CN104078409B - 浅沟槽隔离的工艺方法 - Google Patents

浅沟槽隔离的工艺方法 Download PDF

Info

Publication number
CN104078409B
CN104078409B CN201410359893.9A CN201410359893A CN104078409B CN 104078409 B CN104078409 B CN 104078409B CN 201410359893 A CN201410359893 A CN 201410359893A CN 104078409 B CN104078409 B CN 104078409B
Authority
CN
China
Prior art keywords
layer
hard mask
spacer medium
mask layer
shallow trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410359893.9A
Other languages
English (en)
Other versions
CN104078409A (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410359893.9A priority Critical patent/CN104078409B/zh
Publication of CN104078409A publication Critical patent/CN104078409A/zh
Application granted granted Critical
Publication of CN104078409B publication Critical patent/CN104078409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种浅沟槽隔离的工艺方法，包括：提供一半导体衬底，在衬底上形成硬质掩膜层；采用刻蚀工艺在衬底中形成隔离沟槽；对硬质掩膜层进行回刻，并在隔离沟槽侧壁、底部表面形成内衬层；沉积隔离介质层充满所述隔离沟槽并覆盖硬质掩膜层的表面，并对隔离介质层进行平坦化工艺；对隔离介质层进行第一次回刻；在隔离介质层表面无定形碳侧墙；对所述隔离介质层进行第二次回刻；采用刻蚀工艺去除硬质掩膜层及无定形碳侧墙，以形成浅沟槽隔离结构。本发明可避免在浅沟槽隔离结构与半导体衬底接缝处出现凹槽，提高所形成浅沟槽隔离结构的形貌，进而提高包含所形成浅沟槽隔离结构的半导体器件的电学性能。

Description

浅沟槽隔离的工艺方法
技术领域
本发明涉及一种集成电路工艺制造技术，尤其涉及一种浅沟槽隔离的工艺方法。
背景技术
随着半导体工艺进入深亚微米时代，0.18微米以下的元件(例如CMOS集成电路的有源区之间)大多采用浅沟槽隔离结构(STI)进行横向隔离来制作。集成电路包括许多形成在半导体衬底上的晶体管，一般来说，晶体管是通过绝缘或隔离结构而彼此间隔开。通常用来形成隔离结构的工艺是浅沟槽隔离(shallow trench isolation，简称STI)工艺。
用STI做隔离的器件，一般对STI的漏电的要求都非常高，而STI顶部边缘凹陷的形貌是影响STI边缘漏电的一个重要因素。当STI顶部边缘凹陷变深的时候，会对后期的许多工艺造成影响。例如，在进行多晶硅刻蚀的时候，由于STI顶部边缘凹陷较深，很难将凹陷内的多晶硅刻蚀干净，从而造成STI边缘漏电；在硅化物生长工艺中，如果STI顶部边缘凹陷较深，硅化物则会沿着有源区边缘往下生长，产生漏电。
浅沟槽隔离结构作为一种器件隔离技术，其具体工艺包括：参考图1，提供衬底101；参考图2，在所述衬底101上形成氮化硅层103；参考图3，形成贯穿所述氮化硅层103的开口105，所述开口105具有与界定出有源区的隔离结构对应的形状；参考图4，以包含开口105的氮化硅层103为掩模，刻蚀衬底101以形成隔离沟槽107；参考图5，在图4中隔离沟槽107和开口105内以及开口两侧的氮化硅层103表面沉积无定形碳材料109，所述无定形碳材料109填充满隔离沟槽107和开口105并覆盖开口105两侧的氮化硅层103；参考图6，通过CMP工艺去除图5中氮化硅层103上多余的无定形碳材料109；参考图7，通过湿法刻蚀工艺去除氮化硅层103，形成浅沟槽隔离结构111；参考图8，浅沟槽隔离结构111因图7中湿法刻蚀工艺导致边缘形成凹陷112。
然而，通过上述工艺形成的浅沟槽隔离结构111时，尤其是采用湿法刻蚀工艺去除氮化硅层时，易在所形成的浅沟槽隔离结构111的边缘形成较深的凹陷，导致浅沟槽隔离结构111的隔离性能不佳，包括浅沟槽隔离结构111的半导体器件易发生漏电，严重影响了包含浅沟槽隔离结构111的半导体器件的稳定性。
因此，如何减少浅沟槽隔离结构111边缘的凹陷，提高所形成浅沟槽隔离结构的隔离性能，成为本领域技术人员亟待解决的问题。
发明内容
本发明的目的是提供了一种浅沟槽隔离的工艺方法，可以避免所形成的浅沟槽隔离结构在其边缘处出现凹槽，提高所形成半导体器件的电学性能。
为解决上述问题，本发明提供一种浅沟槽隔离的工艺方法，包括：
步骤S01：提供一半导体衬底，在所述衬底上形成硬质掩膜层，所述硬质掩膜层内形成暴露出所述衬底的开口；
步骤S02：采用刻蚀工艺在所述衬底中形成隔离沟槽；其中，所述隔离沟槽的底部位于所述衬底中；
步骤S03：对所述硬质掩膜层进行回刻，并在所述隔离沟槽侧壁、底部表面形成内衬层；
步骤S04：沉积隔离介质层充满所述隔离沟槽并覆盖所述硬质掩膜层的表面，并对所述隔离介质层进行平坦化工艺至剩余的硬质掩膜层的表面；
步骤S05：沿所述开口对所述隔离介质层进行第一次回刻，使所述隔离介质层的上表面位于所述硬质掩膜层中；
步骤S06：在所述隔离介质层表面形成无定形碳层，并对无定形碳层进行刻蚀以形成无定形碳侧墙；
步骤S07：以无定形碳侧墙为掩膜对所述隔离介质层进行第二次回刻；其中，所述隔离介质层的上表面高于所述衬底的上表面；
步骤S08：采用刻蚀工艺去除所述硬质掩膜层及无定形碳侧墙，以形成浅沟槽隔离结构。
优选的，所述硬质掩膜层为单层结构且厚度大于所述硬质掩膜层的材料为多晶硅、氮化硅或氮化硼其中的一种。
优选的，步骤S07中，对所述隔离介质层进行第二次回刻的深度不小于
优选的，所述无定形碳侧墙的宽度大于
优选的，所述内衬层通过高深宽比工艺形成并覆盖在所述隔离沟槽侧壁、底部表面。
优选的，步骤S06中，所述无定形碳层的上表面与所述硬质掩膜层表面平齐。
优选的，所述隔离介质层的材质为无定形碳。
优选的，所述步骤S04中，采用化学气相沉积工艺将所述隔离介质层填满所述隔离沟槽并覆盖所述硬质掩膜层的表面。
优选的，所述步骤S04中，所述隔离沟槽中所述隔离介质层的上表面与所述硬质掩膜层表面平齐。
优选的，在步骤S02中，所述的刻蚀工艺为等离子刻蚀工艺。
从上述技术方案可以看出，本发明提供的浅沟槽隔离的工艺方法通过对所述隔离介质层进行两次回刻，在所述隔离介质层表面形成无定形碳侧墙，使最终形成的浅沟槽隔离结构呈两端高中间低的台阶结构，由于隔离介质层两端的厚度大大增加，从而能够阻止刻蚀溶液渗入浅沟槽隔离结构与半导体衬底的接缝处，避免接缝处的浅沟槽隔离结构与刻蚀溶液发生反应，进而避免在浅沟槽隔离结构与半导体衬底接缝处出现凹槽，提高所形成浅沟槽隔离结构的形貌，进而提高包含所形成浅沟槽隔离结构的半导体器件的电学性能。
附图说明
图1至图8为现有技术所形成浅沟槽隔离结构的剖面结构示意图；
图9为本发明浅沟槽隔离的工艺方法一个实施方式的流程示意图；
图10至图15为本发明浅沟槽隔离的工艺方法一个实施例中所形成浅沟槽隔离结构的剖面结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
上述及其它技术特征和有益效果，将结合实施例及附图9至图15对本发明的浅沟槽隔离的工艺方法进行详细说明。图9为本发明浅沟槽隔离的工艺方法的一较佳具体实施例的流程示意图；图10～15为采用图9所示形成方法所制造出的浅沟槽隔离结构的示意图。
请参阅图9，在本实施例中，本发明提供一种浅沟槽隔离的工艺方法具体包括以下步骤：
步骤S01：提供一半导体衬底10，且在所述衬底10上形成硬质掩膜层20，所述硬质掩膜层20内形成暴露出所述衬底10的开口21(如图10所示)。其中，半导体衬底10的材料为单晶硅、多晶硅或非晶硅形成的硅材料，或是绝缘硅材料(Silicon on insulator,简称SOI)，还可以是其它半导体材料或其它结构，在此不再赘述。
具体的，所述硬质掩膜层20为单层结构且厚度大于所述硬质掩膜层20的材料为多晶硅、氮化硅或氮化硼其中的一种。
此外，硬质掩膜层20优选为氮化硅层，衬底10与硬质掩膜层20之间可设有衬垫氧化层，衬垫氧化层可以为二无定形碳(SiO2)，衬垫氧化层为后续氮化硅层提供缓冲层，具体地说，衬垫氧化层用于避免直接在衬底10上生长氮化硅层会产生位错的缺点，优选地，氮化硅层形成工艺可以为现有的化学气相沉积工艺。
步骤S02：采用刻蚀工艺在所述衬底10中形成隔离沟槽30；其中，所述隔离沟槽30的底部位于所述衬底10中(如图10所示)。
具体的，沿硬质掩膜层20的开口21刻蚀至衬底10中，形成隔离沟槽30。开口21的形成工艺可以为现有的等离子刻蚀工艺。刻蚀半导体衬底10的工艺可以为现有的等离子刻蚀工艺，也就是说，沿着开口21用等离子刻蚀工艺刻蚀半导体衬底10形成隔离沟槽30。
步骤S03：对所述硬质掩膜层20进行回刻，并在所述隔离沟槽30侧壁、底部表面形成内衬层40(如图11所示)。
具体的，对所述硬质掩膜层20进行回刻，可扩大隔离介质层50顶部的宽度，从而能够阻止刻蚀溶液渗入浅沟槽隔离结构与半导体衬底10的接缝处，避免接缝处的浅沟槽隔离结构与刻蚀溶液发生反应，进而避免在浅沟槽隔离结构与半导体衬底10接缝处出现凹槽。此外，对硬质掩膜层20进行回刻可优化后期的圆角化处理，避免沟槽顶部尖角发生击穿，降低尖端处的电场强度以提高器件的击穿电压，还可以防止沟槽填充物使沟槽过早的封口，从而降低沟槽填充的难度。
此外，内衬层40优选为氧化硅，内衬层40的形成工艺可以为现有的化学气相沉积工艺,所述内衬层也可通过高深宽比工艺形成并覆盖在所述隔离沟槽侧壁、底部表面。
步骤S04：沉积隔离介质层50充满所述隔离沟槽30并覆盖所述硬质掩膜层20的表面，并对所述隔离介质层50进行平坦化工艺至剩余的硬质掩膜层20的表面(如图11所示)。
具体的，所述隔离介质层50的材质优选为无定形碳，采用化学气相沉积工艺将所述隔离介质层50填满所述隔离沟槽30并覆盖所述硬质掩膜层20的表面；采用机械研磨工艺对多余的隔离介质层50及硬质掩膜层20平坦化后，所述隔离沟槽30中所述隔离介质层50的上表面与所述硬质掩膜层20表面平齐。
步骤S05：沿所述开口21对所述隔离介质层50进行第一次回刻，使所述隔离介质层50的上表面位于所述硬质掩膜层20中(如图12所示)。
具体的，沿硬质掩膜层20的开口21对所述隔离介质层50进行回刻，所述隔离介质层50的表面停留在所述硬质掩膜层20的上表面和下表面之间。
步骤S06：在所述隔离介质层50表面形成无定形碳层，并对无定形碳层进行刻蚀以形成无定形碳侧墙60(如图13所示)。
具体的，所述无定形碳侧墙60的宽度优选的大于密度大于2.8g/cm3；当侧墙的宽度大于可以保证后期隔离介质层50两端的凸台宽度较大；较佳的，所述无定形碳层的上表面与所述硬质掩膜层20表面平齐。
步骤S07：以无定形碳侧墙60为掩膜对所述隔离介质层50进行第二次回刻；其中，所述隔离介质层50的上表面高于所述衬底10的上表面(如图14所示)。
具体的，对所述隔离介质层50进行第二次回刻的深度不小于通过对所述隔离介质层50进行两次回刻，使最终形成的浅沟槽隔离结构呈两端高中间低的台阶结构，由于隔离介质层50两端的厚度大大增加，从而能够阻止刻蚀溶液渗入浅沟槽隔离结构与半导体衬底10的接缝处，避免在接缝处产生凹槽。
步骤S08：采用刻蚀工艺去除所述硬质掩膜层20及无定形碳侧墙60，以形成浅沟槽隔离结构(如图15所示)。
综上所述，本发明提供的浅沟槽隔离的工艺方法通过对所述隔离介质层50进行两次回刻，在所述隔离介质层50表面形成无定形碳侧墙60，使最终形成的浅沟槽隔离结构呈两端高中间低的台阶结构，由于隔离介质层50两端的厚度大大增加，从而能够阻止刻蚀溶液渗入浅沟槽隔离结构与半导体衬底10的接缝处，避免接缝处的浅沟槽隔离结构与刻蚀溶液发生反应，进而避免在浅沟槽隔离结构与半导体衬底接缝处出现凹槽，提高所形成浅沟槽隔离结构的形貌，进而提高包含所形成浅沟槽隔离结构的半导体器件的电学性能。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种浅沟槽隔离的工艺方法，其特征在于，包括：
步骤S01：提供一半导体衬底，在所述衬底上形成硬质掩膜层，所述硬质掩膜层内形成暴露出所述衬底的开口；
步骤S02：采用刻蚀工艺在所述衬底中形成隔离沟槽；其中，所述隔离沟槽的底部位于所述衬底中；
步骤S03：对所述硬质掩膜层进行回刻，并在所述隔离沟槽侧壁、底部表面形成内衬层；
步骤S04：沉积隔离介质层充满所述隔离沟槽并覆盖所述硬质掩膜层的表面，并对所述隔离介质层进行平坦化工艺至剩余的硬质掩膜层的表面；
步骤S05：沿所述开口对所述隔离介质层进行第一次回刻，使所述隔离介质层的上表面位于所述硬质掩膜层中；
步骤S06：在所述隔离介质层表面、所述开口侧壁和硬质掩膜层表面形成无定形碳层，并对无定形碳层进行刻蚀，去除隔离介质层表面和硬质掩膜层表面的无定形碳层，以形成位于隔离介质层边缘表面上的无定形碳侧墙；
步骤S07：以无定形碳侧墙为掩膜对所述隔离介质层进行第二次回刻，向下刻蚀无定形碳侧墙之间的隔离介质层；其中，所述隔离介质层的上表面高于所述衬底的上表面，使得隔离介质层呈两端高中间低的台阶结构；
步骤S08：采用刻蚀工艺去除所述硬质掩膜层及无定形碳侧墙，以形成浅沟槽隔离结构，最终形成的浅沟槽隔离结构呈两端高中间低的台阶结构。
2.如权利要求1所述的浅沟槽隔离的工艺方法，其特征在于，所述硬质掩膜层为单层结构且厚度大于所述硬质掩膜层的材料为多晶硅、氮化硅或氮化硼其中的一种。
3.如权利要求1所述的浅沟槽隔离的工艺方法，其特征在于，步骤S07中，对所述隔离介质层进行第二次回刻的深度不小于
4.如权利要求1所述的浅沟槽隔离的工艺方法，其特征在于，所述无定形碳侧墙的宽度大于
5.如权利要求1所述的浅沟槽隔离的工艺方法，其特征在于，所述内衬层通过高深宽比工艺形成并覆盖在所述隔离沟槽侧壁、底部表面。
6.如权利要求1所述的浅沟槽隔离的工艺方法，其特征在于，步骤S06中，所述无定形碳层的上表面与所述硬质掩膜层表面平齐。
7.如权利要求1所述的浅沟槽隔离的工艺方法，其特征在于，所述隔离介质层的材质为无定形碳。
8.如权利要求1所述的浅沟槽隔离的工艺方法，其特征在于，所述步骤S04中，采用化学气相沉积工艺将所述隔离介质层填满所述隔离沟槽并覆盖所述硬质掩膜层的表面。
9.如权利要求1所述的浅沟槽隔离的工艺方法，其特征在于，所述步骤S04中，所述隔离沟槽中所述隔离介质层的上表面与所述硬质掩膜层表面平齐。
10.如权利要求1所述的浅沟槽隔离的工艺方法，其特征在于，在步骤S02中，所述的刻蚀工艺为等离子刻蚀工艺。
CN201410359893.9A 2014-07-25 2014-07-25 浅沟槽隔离的工艺方法 Active CN104078409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410359893.9A CN104078409B (zh) 2014-07-25 2014-07-25 浅沟槽隔离的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410359893.9A CN104078409B (zh) 2014-07-25 2014-07-25 浅沟槽隔离的工艺方法

Publications (2)

Publication Number Publication Date
CN104078409A CN104078409A (zh) 2014-10-01
CN104078409B true CN104078409B (zh) 2017-08-22

Family

ID=51599594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410359893.9A Active CN104078409B (zh) 2014-07-25 2014-07-25 浅沟槽隔离的工艺方法

Country Status (1)

Country Link
CN (1) CN104078409B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114784003B (zh) * 2022-06-21 2022-09-16 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246845A (zh) * 2007-02-15 2008-08-20 海力士半导体有限公司 形成半导体器件的接触孔的方法
CN101459115A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN102339782A (zh) * 2010-07-16 2012-02-01 中芯国际集成电路制造(上海)有限公司 浅沟道隔离区的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246845A (zh) * 2007-02-15 2008-08-20 海力士半导体有限公司 形成半导体器件的接触孔的方法
CN101459115A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN102339782A (zh) * 2010-07-16 2012-02-01 中芯国际集成电路制造(上海)有限公司 浅沟道隔离区的制作方法

Also Published As

Publication number Publication date
CN104078409A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
US7575970B2 (en) Deep trench capacitor through SOI substrate and methods of forming
EP2701186B1 (en) Electronic Device Including Shallow Trench Isolation (STI) Regions with Bottom Nitride Linear and Upper Oxide Linear and Related Methods
CN104078412B (zh) 浅沟槽隔离工艺
US9786606B2 (en) Semiconductor structures with isolated ohmic trenches and stand-alone isolation trenches and related method
US9793364B2 (en) Substrate contact having substantially straight sidewalls to a top surface of the substrate
KR101687603B1 (ko) 하이브리드 반도체 기판의 제조 방법
CN104425278B (zh) 半导体器件及半导体器件的形成方法
US9275891B2 (en) Process for fabricating an integrated circuit having trench isolations with different depths
CN104091779B (zh) 形成浅沟槽隔离结构的方法
CN104078409B (zh) 浅沟槽隔离的工艺方法
CN104157601B (zh) 形成浅沟槽隔离结构的方法
US5923991A (en) Methods to prevent divot formation in shallow trench isolation areas
EP1630863B1 (en) Method of fabricating a monolithically integrated vertical semiconducting device in an soi substrate
EP2893558B1 (en) Method of producing a microelectronic device in a monocrystalline semiconductor substrate with isolation trenches partially formed under an active region
CN104078411A (zh) 浅沟槽隔离结构的制造方法
US20080283930A1 (en) Extended depth inter-well isolation structure
TW395024B (en) The method to shape up a shallow trench for isolation in IC
JP2008186978A (ja) 半導体装置の製造方法
CN104103569A (zh) 浅沟槽隔离结构的形成方法
KR100843883B1 (ko) 반도체 소자의 제조방법
CN103545243B (zh) 一种浅沟槽隔离结构的形成方法
KR20030056602A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100469763B1 (ko) 반도체 소자의 소자 분리막 형성 방법
TWI725151B (zh) 隔離結構及其製造方法
KR20010008607A (ko) 반도체장치의 소자분리막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant