CN104064538A - 具有构造为膜复合物的连接装置的功率组件 - Google Patents
具有构造为膜复合物的连接装置的功率组件 Download PDFInfo
- Publication number
- CN104064538A CN104064538A CN201410105647.0A CN201410105647A CN104064538A CN 104064538 A CN104064538 A CN 104064538A CN 201410105647 A CN201410105647 A CN 201410105647A CN 104064538 A CN104064538 A CN 104064538A
- Authority
- CN
- China
- Prior art keywords
- slit
- pcc
- power
- basic
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Dispersion Chemistry (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Multi-Conductor Connections (AREA)
- Structure Of Printed Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种具有构造为膜复合物的连接装置的功率组件,其带有具有功率半导体器件的衬底和被设计成膜复合物的连接装置,该膜复合物具有绝缘膜和导电膜,它们与功率半导体器件的接触面或与衬底的导体轨迹的接触面连接,其中,膜复合物具有:若干彼此以相同间距延伸的基本狭缝,其中,两个相邻的基本狭缝不具有连续笔直的延伸;和/或第一宽狭缝,其从接触面出发突出超过接触面的边沿;和/或第二宽狭缝,其把导电膜的与接触面形成接触的区段断开为两个不直接彼此导电连接的膜导体轨迹。
Description
技术领域
本发明说明一种功率组件,其例如用于功率半导体模块中或用作为功率电子系统的子部件。这种功率组件具有带有导体轨迹的衬底以及布置在其上的功率半导体器件。这些功率半导体器件彼此或者与导体轨迹借助内部连接装置依据电路地导电连接。
背景技术
本领域常见的是衬底的例如作为具有陶瓷绝缘材料体以及布置其上的导体轨迹的衬底的不同设计方案。同样本领域常见功率半导体器件的不同实施方式和组合,尤其是被设计成功率晶体管往往适用于与功率二极管或功率闸流管连接。此外,连接装置本领域常见是作为打线接合或交替布置导电和绝缘膜层的膜复合物,其中,通常至少其中一个这种膜层自身被结构化并且在导电膜层情况下构成膜的膜导体轨迹。
例如DE10355925A1为此成为基本的现有技术,其中,特别地,在此设置的材料锁合(stoffschlüssig)的连接应仅仅示范性理解为熔焊连接。在该发明范畴内与之功能相同的还有其他的材料锁合的连接,例如钎焊、尤其是扩散钎焊或烧结,尤其是加压烧结。
在这种功率组件中,构件(大多数情况下是功率半导体器件)往往至少局部由绝缘材料包围,如其在DE102007006706A1中公开的那样。然而这种绝缘材料的缺点是其热膨胀系数明显(例如以一个或两个数量级)超过衬底或功率半导体器件的这种热膨胀系数。因而,当功率组件在工作中温度升高时,绝缘材料明显更强地膨胀并通过给定条件离开衬底表面指向地朝向连接装置的方向膨胀。由此,这种连接装置尤其在功率半导体器件的边沿区域承受强应力。这种应力可能使得功率半导体器件和连接装置之间的相邻的材料锁合的连接承受强负荷并且降低了连接的疲劳强度。
发明内容
基于对上述现有技术的认知,本发明任务在于提供一种功率组件,其采用构造为膜复合物的内部连接装置,其中,降低了膜复合物与衬底或功率半导体器件的接触面的材料锁合的连接上的负荷。
根据本发明该任务通过具有权利要求1的特征的功率组件来解决。优选实施方式在从属权利要求中说明。
本发明说明一种功率组件,其带有:具有导体轨迹的衬底、其上布置的功率半导体器件和连接装置。该连接装置被设计成膜复合物,其具有电绝缘膜和导电膜,它们区段式地分别与功率半导体器件的接触面或与衬底的导体轨迹的接触面材料锁合地连接。显然,膜复合物也可以相应具有若干这种膜,其中,绝缘膜和导电膜相交替。
膜复合物具有若干彼此以相同间距延伸的基本狭缝,其中,两个相邻的基本狭缝不具有连续笔直的曲线,而是各个基本狭缝在其延伸中具有至少一个间距点,该间距点与连接基本狭缝角点的直线具有最小间距,该最小间距大于与该方向上相邻的基本狭缝的最大间距。角点被定义为狭缝的起点和终点。间距点确定为与该直线具有最大间距的点。
备选地或同时,膜复合物具有第一宽狭缝,其从衬底的功率半导体器件或导体轨迹的接触面出发突出超过该接触面的边沿。
备选地或同时,膜复合物具有第二宽狭缝,其使导电膜的与衬底的功率半导体器件或导体轨迹的接触面形成接触的区段断开成两个不直接彼此导电连接的子区段(膜导体轨迹)。
“基本狭缝”在此和以下应当理解为至少一个膜层的狭缝状的、其长度受限的断开部,其中,当构成基本狭缝时不会产生边沿间隔。这种基本狭缝例如构造为还借助激光切割工艺产生的切口。“宽狭缝”在此和以下应当理解为至少一个膜层的狭缝状的、其长度受限的断开部,其中,宽狭缝的构造方式自身造成了边沿顺着狭缝延伸的间距。这种宽狭缝例如由材料蚀除构成并且例如可以借助蚀刻方法或通过激光蚀除构成。
“贯穿的狭缝”在此和以下应当理解为完全贯穿连接装置的所有膜层的基本或宽狭缝。“膜层的狭缝”在此和以下应当理解为完全贯穿仅一个膜层的基本或宽狭缝。
狭缝的各种不同类型共同被描述为狭缝的造型。
“填料”在此和以下应当理解为例如胶状的绝缘材料,其布置在功率半导体器件的至少一侧上。填料优选借助灌封方法或镂空版印刷方法布置。
原则上有利的是,在基本狭缝中,间距点与连接角点的直线的间距相当于对应的相邻狭缝的间距的至少1.5倍,尤其是至少2倍。
同样通常还有利的是,基本狭缝、第一宽狭缝或第二宽狭缝作为一个造型的狭缝过渡到另一造型的狭缝中。
另外在此优点还有,当从一个造型的狭缝过渡进入另一造型的狭缝时,这两个狭缝在过渡点彼此围成夹角。在此,过渡点可以处于一个狭缝末端并且处于另一造型的狭缝的延伸中,即,不处于另一造型的狭缝的末端。
备选的是,当从一个狭缝进入另一造型的狭缝时,这两个狭缝在过渡点彼此对准。
本发明一个优选构造方式在于,若干基本狭缝彼此保持相等间距并且具有各三个平行区段,其中,第一和第三平行区段布置在假想的直线上,而其上布置有间距点的第二平行区段相对于其他平行区段保持间隔地平行延伸。
在基本狭缝中还优选的是,这些基本狭缝相应被设计成贯穿的狭缝。相反,在第一和/或第二宽狭缝中优选的可以是,它们相应被设计成导电膜的仅一个膜层的狭缝。
应当理解,本发明不同实施方式可以单独或任意非排他性组合方式实现以达到改进目的。尤其是只要不脱离本发明的范围,之前所述和将要描述的特征不仅能够以给出的组合方式应用,而且也能够以其他的组合方式应用或者被单独地应用。
附图说明
由系统或其中的部分的根据本发明连接装置的在图1至图7中所示出的实施例的如下说明得到本发明进一步阐述、有利的细节和特征。在附图中:
图1和图2以侧向剖面图示出不同热条件下的根据本发明功率组件的示意性局剖图;
图3示出根据本发明功率组件的示意性俯视图;
图4以俯视图示出根据本发明功率组件的示意性局部视图;
图5示出根据本发明功率组件的示意性剖面图;
图6示出根据本发明功率组件的另一示意性俯视图;
图7以示意性局部视图示出根据本发明功率组件。
具体实施方式
图1和图2以侧向剖面图示出在不同热条件的情况下穿过根据本发明的功率组件1的示意性局部剖面图。在此示出衬底2的导体轨迹20的上棱边200。两个功率半导体器件3布置在该导体轨迹20上并且借助连接装置5导电连接。
这些功率半导体器件3例如是两个并联的二极管,尤其是功率二极管。
连接装置在此被构造成由导电和电绝缘的膜50、52组成的膜复合物5。电绝缘膜52在此在所示区域内未结构化,并且因而连续地构造。导电膜50自身被结构化,其中,该导电膜50的区段,即膜导体轨迹500在左侧功率半导体器件3背离衬底2的接触面上触点接通左侧功率半导体器件3。另一区段跨接该接触面与右侧功率半导体器件3的接触面302之间的区域,与此同时,那里的区段502触点接通接触面302。以这种方式,这两个功率半导体器件3,更准确地说它们的背离衬底2的接触面302借助导电膜,更准确地说借助膜导体轨迹500彼此导电连接。
功率半导体器件3的背离衬底2的接触面302与导电膜50的另一膜导体轨迹510触点接通,其中,导电膜50的这两个膜导体轨迹500、510自身不直接导电连接,更确切地说是在它们之间构造有第二宽狭缝8。
在功率半导体器件3的边沿304之间的空隙内,向下由导体轨迹20限定且向上由连接装置5限定地布置有填料4。这种填料4用于导体轨迹20的电势和连接装置5的导电膜50的膜导体轨迹500的电势之间的电绝缘。由于千伏特的数量级的电势差,这种绝缘是必不可少的。
图1示出例如在低温下处于原始状态的填料4,其中,表面40接近平坦地延伸,且该平面由功率半导体器件3的表面所限定。图2示出在功率组件1处于较高温度时的填料40。由于填料4与功率半导体器件3相比热膨胀系数大至少一个数量级、甚至往往是两个数量级,该填料4使连接装置5的膜复合物隆起,这是因为连接装置5与功率半导体器件3和衬底2相比具有最小的机械稳定性。
这种隆起在膜复合物5自身上以及在膜导体轨迹500、510与功率半导体器件3的接触面302的连接上产生机械负荷。按照典型方式功率半导体器件3的接触面302和导电膜50的连接被构造成材料锁合的连接,尤其是加压烧结连接。通常,这种材料锁合的连接,尤其是其边沿306,即,接触面302与功率半导体器件3的不充当接触面的表面之间的过渡部,往往是如下区域,在该区域内,机械负荷会导致损坏材料锁合的连接。这种损坏可能在功率组件1的持续工作中以及通常与此有关的热波动的情况下导致直至功率组件失灵。
图3示出根据本发明的功率组件的示意性俯视图。在此示出基本狭缝6的位置以及两个这种基本狭缝6的截取放大图。基本狭缝6在此被构造成彼此保持相同间距的若干贯穿的基本狭缝。此外,各个基本狭缝6还具有相应三个平行区段604、606、608,其中,第一和第三平行区段604、608布置在一条假想的直线上,而第二平行区段606与其他平行区段彼此保持间隔地平行延伸。各个平行区段604、606、608借助过渡区域彼此连接。间距点600布置在第二平行区段606上,且在那里由于相对于其他平行区段604、608平行的延伸而任意布置在该第二平行区段上。
间距点600与连接角点602的直线(在此是将第一和第三平行区段604、608包含在内的直线)具有约三倍于对应的相邻狭缝的间距610的间距612。
相应两个相邻的基本狭缝6彼此之间构成切割面区段66,该切割面区段66局部地通过填料的热膨胀从其位置扭转。
图3还示出第一宽狭缝7,其从左侧功率半导体器件3的接触面302出发突出超过该接触面302的边沿306,然而在此不凸出于功率半导体器件3自身的边沿304。更确切地说,这些第一宽狭缝7在基本狭缝6开始之前终结于某个横向位置处。
同样给第二功率半导体器件3分配第一宽狭缝7,其也从接触面302出发突出超过该接触面的边沿306。这些第一宽狭缝7对准地过渡到基本狭缝6中,其中,在此不是给每个基本狭缝6都分配第一宽狭缝7。
为了解释相关特征的相应位置,在图1至图3中绘制了点划线,其从左至右地表明了横向延伸的如下位置:
“x1”标明左侧功率半导体器件3的接触面302的边沿306;该功率半导体器件3的不用于导电连接的表面接在该边沿上。
“x2”标明在左侧功率半导体器件3的不属于接触面的表面区域内的第一宽狭缝7的末端,其中,该宽狭缝7的另一末端位于该功率半导体器件3的接触面302的上方。
“x3”标明基本狭缝6的开始端,在此尤其是第一平行区段604的开始端,其在功率半导体器件3的表面上,然而不在功率半导体器件3的接触面302区域内。
“x4”标明基本狭缝6的第一平行区段604的末端,进而标明基本狭缝6通向第二平行区域606的过渡区域的开始端。
“x5”标明左侧功率半导体器件3的边沿304。
“x6”标明基本狭缝6的过渡区域的末端和第二平行区段606的开始端。
“x7”标明右侧功率半导体器件3的边沿304。
“x8”标明右侧功率半导体器件3的接触面302的开始端306。
图4以俯视图示出根据本发明的功率组件的示意性局部视图,其类似于图3的截取放大图,然而是基本狭缝6的另一设计方案。该基本狭缝在中间区段具有弓形的延伸,其中,间距点600与连接角点602的直线具有约两倍于对应的相邻狭缝60、62的间距610的间距612。
图5示出根据本发明的功率组件的局部截取的示意性剖面图,并且在此尤其是示出在填料热膨胀时基本狭缝6的效果。通过这种膨胀,不是如图2所示整个膜复合物在填料上方的区段中隆起,而是各个切割面区段66局部地在其中间区段中通过转动运动由其串联位置运动出来。
通过切割面区段66的中间区段的这种转动运动,填料的热膨胀的力作用被吸收,其因而具有用于膨胀的空间,不会在膜导体轨迹与接触面的相邻连接部上施加可能损坏连接的力。
不仅在切割面区段66的原始位置中而且也在其以转动角度660偏转的位置中示出若干切割面区段66。点划线示意性示出热膨胀时填料的上棱边40。
图6示出根据本发明的功率组件的另一示意性俯视图。示出具有接触面302的功率半导体器件3。该接触面302借助作为连接装置5的部分的导电膜50而连接,其中,在这种情况下该导电膜50具有相同电势的第二膜导体轨迹500、510,然而不具有直接连接。因而,导电膜50具有第二宽狭缝8。两个膜导体轨迹500、510的导电连接借助功率半导体器件3的接触面302间接建立。因而,这种第二宽狭缝8也用于降低膜复合物5与功率半导体器件3的接触面302的连接部上的热感应力。
此外,导电膜50的右侧膜导体轨迹510具有第一宽狭缝7,其中之一过渡到第二宽狭缝8中。在此,这两个狭缝彼此呈直角。此外,第一宽狭缝的过渡点居中地布置在第二宽狭缝内。
同样示出左侧膜导体轨迹500中的基本狭缝6,其原则上相当于根据图4的基本狭缝。
图7以示意性局部图示出根据本发明的功率组件。在此示出衬底2,其具有例如呈陶瓷板形式的电绝缘基体22和电势不同的导体轨迹20,其例如被构造成在基体22上的铜面。
在导体轨迹20上布置有功率半导体器件3,其方式是,功率半导体器件3面对衬底2的接触面300借助材料锁合的连接90(在此是烧结或钎焊连接)与导体轨迹20导电连接。功率半导体器件3背离衬底2的接触面302同样借助材料锁合的连接90与连接装置5的导电膜50连接。在此,导电膜50具有第二宽狭缝8。接触面302与钎焊层或烧结层90组合在此与导电膜50的膜导体轨迹500、510构成间接的电连接,其通过双箭头示出。第二宽狭缝8在此被构造成膜层的狭缝。
导电膜50的膜导体轨迹500(其在功率半导体器件3的接触面302上与功率半导体器件3连接)覆盖填料4并且在其进一步延伸中又借助材料锁合的连接90与另一导体轨迹20连接。
连接装置5除了所述导电膜50之外还具有绝缘膜52以及另一导电膜54,其在此具有与第一导电膜不同的厚度。
可以理解,这些视图相应仅具有说明性的特性。狭缝的不同造型方式、作为贯穿的狭缝或膜层狭缝的设计方案,以及在规定过渡点处在必要时有意义的或需要的连接都与功率组件的应用和具体设计方案有关。
Claims (9)
1.一种功率组件(1),所述功率组件带有:具有导体轨迹(20)的衬底(2)、其上布置的功率半导体器件(3)和构造成膜复合物的连接装置(5),所述膜复合物具有绝缘膜(52)和导电膜(50),所述绝缘膜和导电膜区段式地分别与功率半导体器件(3)的接触面(302)或与所述衬底(2)的导体轨迹(20)的接触面材料锁合地连接,其中,所述膜复合物具有:
·若干彼此以相同间距延伸的基本狭缝(6),其中,两个相邻的基本狭缝(60、62)不具有连续笔直的延伸,而是各个基本狭缝(60)在其延伸中具有至少一个间距点(600),所述间距点与连接该基本狭缝的角点(602)的直线具有最小间距(612),所述最小间距大于与在这个方向上相邻的基本狭缝(62)的最大间距(610);和/或
·第一宽狭缝(7),所述第一宽狭缝从接触面(302)出发突出超过该接触面(302)的边沿(306);和/或
·第二宽狭缝(8),所述第二宽狭缝使所述导电膜(50)与接触面(302)形成接触的区段(502)断开成两个不直接彼此导电连接的子区段,所述子区段因而构成膜导体轨迹(500、510)。
2.根据权利要求1所述的功率组件,其中,
所述间距点(600)与连接所述角点(602)的直线的间距相当于对应的相邻狭缝(60、62)的间距(610)的至少1.5倍,尤其是至少2倍。
3.根据权利要求1所述的功率组件,其中,
基本狭缝(6)、第一宽狭缝(7)或第二宽狭缝(8)过渡到另一造型的狭缝中。
4.根据权利要求3所述的功率组件,其中,
在一个狭缝过渡到另一造型的狭缝时,所述两个狭缝在过渡点彼此围成夹角。
5.根据权利要求4所述的功率组件,其中,
所述过渡点处于一个狭缝末端并且处于另一造型的狭缝的延伸中,即,不处于所述另一造型的狭缝的末端。
6.根据权利要求3所述的功率组件,其中,
当一个狭缝过渡到另一造型的狭缝中时,这两个狭缝在过渡点上彼此对准。
7.根据权利要求1所述的功率组件,其中,
若干基本狭缝(6)彼此以相等间距(610)地构造并且具有各三个平行区段(604、606、608),其中,第一和第三平行区段(604、608)布置在假想的直线上,而其上布置有所述间距点(600)的第二平行区段(606)相对于其他平行区段平行延伸。
8.根据前述权利要求之一所述的功率组件,其中,至少一个基本狭缝(6)构造成贯穿的狭缝。
9.根据前述权利要求之一所述的功率组件,其中,至少一个第一和/或一个第二宽狭缝(7、8)构造成有传导力的膜(50)的膜层的狭缝。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013102828.4A DE102013102828B4 (de) | 2013-03-20 | 2013-03-20 | Leistungsbaugruppe mit einer als Folienverbund ausgebildeten Verbindungseinrichtung |
DE102013102828.4 | 2013-03-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104064538A true CN104064538A (zh) | 2014-09-24 |
CN104064538B CN104064538B (zh) | 2018-04-17 |
Family
ID=50072922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410105647.0A Active CN104064538B (zh) | 2013-03-20 | 2014-03-20 | 具有构造为膜复合物的连接装置的功率组件 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2782132A3 (zh) |
KR (1) | KR20140115252A (zh) |
CN (1) | CN104064538B (zh) |
DE (1) | DE102013102828B4 (zh) |
IN (1) | IN2014MU00494A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015115611A1 (de) * | 2015-09-16 | 2017-03-16 | Karlsruher Institut für Technologie | Verfahren zum Herstellen von elektronischen Modulen |
DE102020121033A1 (de) | 2020-08-10 | 2022-02-10 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Schalteinrichtung, Leistungshalbleitermodul damit und Verfahren zur Herstellung |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101552255A (zh) * | 2008-04-05 | 2009-10-07 | 赛米控电子股份有限公司 | 具有紧密密封的电路布置的功率半导体模块及其制造方法 |
CN102386159A (zh) * | 2010-08-26 | 2012-03-21 | 赛米控电子股份有限公司 | 具有柔性的连接装置的功率组件 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3061954B2 (ja) * | 1991-08-20 | 2000-07-10 | 株式会社東芝 | 半導体装置 |
DE10355925B4 (de) | 2003-11-29 | 2006-07-06 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul und Verfahren seiner Herstellung |
DE102007006706B4 (de) | 2007-02-10 | 2011-05-26 | Semikron Elektronik Gmbh & Co. Kg | Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu |
-
2013
- 2013-03-20 DE DE102013102828.4A patent/DE102013102828B4/de active Active
-
2014
- 2014-02-07 EP EP14154233.2A patent/EP2782132A3/de not_active Withdrawn
- 2014-02-12 IN IN494MU2014 patent/IN2014MU00494A/en unknown
- 2014-03-13 KR KR1020140029456A patent/KR20140115252A/ko not_active Application Discontinuation
- 2014-03-20 CN CN201410105647.0A patent/CN104064538B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101552255A (zh) * | 2008-04-05 | 2009-10-07 | 赛米控电子股份有限公司 | 具有紧密密封的电路布置的功率半导体模块及其制造方法 |
CN102386159A (zh) * | 2010-08-26 | 2012-03-21 | 赛米控电子股份有限公司 | 具有柔性的连接装置的功率组件 |
Also Published As
Publication number | Publication date |
---|---|
CN104064538B (zh) | 2018-04-17 |
EP2782132A3 (de) | 2016-04-20 |
EP2782132A2 (de) | 2014-09-24 |
KR20140115252A (ko) | 2014-09-30 |
DE102013102828A1 (de) | 2014-09-25 |
DE102013102828B4 (de) | 2018-04-12 |
IN2014MU00494A (zh) | 2015-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100517696C (zh) | 具有半导体元件、绝缘基板和金属电极的半导体器件 | |
JP6358129B2 (ja) | 電力変換装置 | |
CN104157622A (zh) | 功率电子开关装置和具有该功率电子开关装置的布置结构 | |
US20230171909A1 (en) | Semiconductor device with stacked terminals | |
CN104160501B (zh) | 开关元件单元 | |
CN102867817A (zh) | 具有冷却装置的功率电子系统 | |
US10748711B2 (en) | Capacitor assembly | |
KR101988064B1 (ko) | 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법 | |
US11881444B2 (en) | Semiconductor device | |
CN1917203B (zh) | 具有线路元件的功率半导体模块 | |
CN104064538A (zh) | 具有构造为膜复合物的连接装置的功率组件 | |
JP6329141B2 (ja) | プラスチック体を含む接続要素を備える電気素子 | |
JP2021114893A (ja) | 電子回路ユニット | |
US10304770B2 (en) | Semiconductor device with stacked terminals | |
CN102576705B (zh) | 电路装置及其制造方法 | |
CN215729205U (zh) | 一种汇流条及电致变色器件 | |
CN108292638B (zh) | 电子功率模块 | |
US9668350B2 (en) | Semiconductor module with low inductance load connections | |
US10074794B2 (en) | Multilayer component comprising an external contact and method for producing a multilayer component comprising an external contact | |
JP6128924B2 (ja) | 高周波ノイズ対策用電源回路 | |
CN101983426B (zh) | 可移动导电体 | |
JP2018530920A (ja) | 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法 | |
EP2802007A1 (en) | Power semiconductor module | |
US9735226B1 (en) | Power module | |
CN117238897B (zh) | Igbt器件结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |