CN104064524A - 射频模块的形成方法 - Google Patents

射频模块的形成方法 Download PDF

Info

Publication number
CN104064524A
CN104064524A CN201410302997.6A CN201410302997A CN104064524A CN 104064524 A CN104064524 A CN 104064524A CN 201410302997 A CN201410302997 A CN 201410302997A CN 104064524 A CN104064524 A CN 104064524A
Authority
CN
China
Prior art keywords
layer
metal
plastic packaging
ground floor
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410302997.6A
Other languages
English (en)
Other versions
CN104064524B (zh
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410302997.6A priority Critical patent/CN104064524B/zh
Publication of CN104064524A publication Critical patent/CN104064524A/zh
Application granted granted Critical
Publication of CN104064524B publication Critical patent/CN104064524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Aerials (AREA)

Abstract

一种射频模块的形成方法，包括：提供包括若干芯片区域和切割道区域的载板；提供射频集成芯片，将射频集成芯片贴合在载板的芯片区域上，每个射频集成芯片包括第一焊盘和第二焊盘；形成覆盖射频集成芯片和载板表面的第一塑封层，第一塑封层中具有与第一焊盘电连接的第一金属柱，以及与第二焊盘电连接的第二金属柱，第一塑封层暴露出第一金属柱与第二金属柱；在第一塑封层上形成射频识别天线，射频识别天线包括第一端和第二端，射频识别天线从第一端向第二端延伸，第一端与第一金属柱电连接，第二端与第二金属柱电连接；沿切割道区域切割第一塑封层和载板，形成若干分立的射频模块。本发明的方法减小射频模块占据的面积，提高射频模块的制作效率。

Description

射频模块的形成方法
技术领域
本发明涉及射频识别技术，特别涉及一种射频模块的形成方法。
背景技术
RFID(射频识别：Radio Frequency Identification)是一种非接触式的自动识别技术，它通过射频信号自动识别目标对象并获取相关数据，识别工作无须人工干预。
基本的RFID系统由阅读器(Reader)与应答器(Transponder)两部份组成，应答器又称之为射频模块，其中应答器(Transponder)：由射频识别天线及射频集成芯片组成。
RFID系统其工作原理为：由阅读器发射一特定频率信号给应答器(Transponder)，用以驱动应答器(Transponder)中的内部电路将内部的数据送出，或者应答器(Transponder)主动发送出内部的数据，此时阅读器便依序接收应答器发送的数据。
现有技术应答器(或射频模块)的形成过程为：射频识别天线一般是通过绕线或直接将导线埋入承载片或者刻蚀的等方式来制作；射频集成芯片的制作，通常在一片晶圆上形成若干射频集成芯片，然后通过切割工艺将晶圆分割成若干分立的射频集成芯片；然后将制作的射频识别天线和射频集成芯片贴于一载板上，通过引线键合工艺形成金属连接线将射频识别天线和射频集成芯片电连接，形成射频模块。
但是现有技术形成的射频模块占据的面积较大，并且制作效率低。
发明内容
本发明解决的问题是怎样减小射频模块占据的面积以及提高射频模块的制作效率。
为解决上述问题，本发明提供一种射频模块的形成方法，包括：提供载板，所述载板包括若干芯片区域和位于芯片区域之间的切割道区域；提供射频集成芯片，将射频集成芯片贴合在载板的芯片区域上，每个射频集成芯片包括第一焊盘和第二焊盘；形成覆盖所述射频集成芯片和载板表面的第一塑封层，所述第一塑封层中具有与第一焊盘电连接的第一金属柱，以及与第二焊盘电连接的第二金属柱，第一塑封层暴露出第一金属柱与第二金属柱的顶部表面；在所述第一塑封层上形成射频识别天线，所述射频识别天线包括第一端和第二端，射频识别天线从第一端向第二端延伸，第一端与第一金属柱电连接，第二端与第二金属柱电连接；沿切割道区域切割所述第一塑封层和载板，形成若干分立的射频模块。
可选的，所述第一焊盘通过第一再布线金属层与第一金属柱电连接，所述第二焊盘通过第二再布线金属层与第二金属柱电连接。
可选的，所述第一再布线金属层、第二再布线金属层、第一金属柱和第二金属柱的形成过程为：形成覆盖所述射频集成芯片和载板的第一子塑封层，所述第一子塑封层具有暴露出第一焊盘表面的第一开口以及暴露出第二焊盘表面的第二开口；在所述第一子塑封层的表面以及第一开口和第二开口的侧壁表面形成第一导电层；在所述第一导电层上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层中具有第三开口和第四开口，所述第三开口暴露出第一开口和部分第一导电层的表面，所述第四开口暴露出第二开口和部分第一导电层的表面；采用电镀工艺在第三开口中形成第一再布线金属层，在第四开口中形成第二再布线金属层；去除所述第一图形化的光刻胶层，在所述第一子塑封层上形成第二图形化的光刻胶层，所述第二图像化的光刻胶层中具有第五开口和第六开口，所述第五开口暴露出第一再布线金属层的一端表面，第六开口暴露出第二再布线金属层的一端表面；采用电镀工艺在所述第五开口中形成第一金属柱，在所述第六开口中形成第二金属柱；去除所述第二图形化的光刻胶层；刻蚀去除第一再布线金属层和第二再布线金属层两侧的第一导电层；形成覆盖所述第一子塑封层、第一再布线金属层、第二再布线金属层、第一金属柱和第二金属柱的第二子塑封层，所述第二子塑封层暴露出第一金属柱和第二金属柱的顶部表面，第一子塑封层和第二子塑封层构成第一塑封层。
可选的，所述射频识别天线为平面射频天线或多层堆叠的射频天线。
可选的，平面射频识别天线为折线型射频识别天线或螺旋环形射频识别天线，折线型射频识别天线的第一端呈折线的方式向第二端延伸，螺旋环形射频识别天线的第一端呈螺旋环形向第二端延伸。
可选的，所述折线型射频识别天线或螺旋环形射频识别天线的形成过程为：在所述第一塑封层上形成金属层；在金属层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述金属层，形成折线型射频识别天线或螺旋环形射频识别天线。
可选的，所述多层堆叠的射频天线包括N层(N≥2)堆叠的第一金属层和将相邻层的第一金属层电连接的第一插塞，N层(N≥2)第二金属层和将相邻层的第二金属层电连接的第二插塞，第一层第一金属层的一端与第一金属柱电连接，第一层第二金属层的一端与第二金属柱电连接，顶层的第一金属层和第二金属层通过顶层金属层电连接。
可选的，所述多层的堆叠的射频天线的形成过程为：在所述第一塑封层上形成第一金属层；刻蚀所述第一金属层，形成第一层第一金属层和第一层第二金属层，第一层第一金属层的一端与第一金属柱电连接，第一层第一金属层与第一金属柱电连接的一端为射频识别天线的第一端，第一层第二金属层的一端与第二金属柱电连接，第一层第二金属层与第二金属柱电连接的一端为射频识别天线的第二端；形成覆盖所述第一层第一金属层，第一层第二金属层和第一塑封层的第一层第二塑封层，所述第一层第二塑封层中具有第一层第一通孔和第一层第二通孔，所述第一层第一通孔暴露出第一层第一金属层的未与第一金属柱连接的一端表面，所述第一层第二通孔暴露出第一层第二金属层的未与第二金属柱电连接的一端表面；在第一层第一通孔中填充满金属形成第一层第一插塞，在第一层第二通孔中填充满金属形成第一层第二插塞；在所述第一层第一金属层上的第一层第二塑封层表面上形成第二层第一金属层，第二层第一金属层的一端与第一层第一插塞电连接，在所述第一层第二金属层上的第一层第二塑封层表面上形成第二层第二金属层，第二层第二金属层的一端与第一层第二插塞的电连接；形成覆盖所述第二层第一金属层、第二层第二金属层和第一层第二塑封层表面的第二层第二塑封层，所述第二层第二塑封层具有第二层第一通孔和第二层第二通孔，所述第二层第一通孔暴露出第二层第一金属层的未与第一层第一插塞电连接的一端表面，所述第二层第二通孔暴露出第二层第一金属层的未与第一层第二插塞电连接的一端表面；在第二层第一通孔中填充金属，形成第二层第一插塞，在第二层第二通孔中填充金属，形成第二层第二插塞；在所述第N-2(N≥4)层第二塑封层上形成第N-1(N≥4)层第一金属层和第N-1(N≥4)层第二金属层，第N-1(N≥4)层第一金属层的一端与第N-2(N≥4)层第一插塞电连接，所述第N-1(N≥4)层第二金属层的一端与第N-2(N≥4)层第二插塞电连接；形成覆盖所述第N-1层第一金属层、第N-1层第二金属层和第N-2层第二塑封层的第N-1层第二塑封层，所述第N-1层第二塑封层中具有第N-1层第一通孔和第N-1层第二通孔，所述第N-1层第一通孔暴露出第N-1层第一金属层的未与第N-2层第一插塞电连接的一端表面，所述第N-1层第二通孔暴露出第N-1层第二金属层的位于第N-2层第二插塞电连接的一端表面；形成填充满第N-1层第一通孔的第N-1层第一插塞，形成填充满第N-1层第二通孔的第N-1层第二插塞；在所述第N-1层第二塑封层上形成第N层第一金属层和第N层第二金属层，所述第N层第一金属层的一端与第N-1层第一插塞电连接，所述第N层第二金属层的一端与第N-1层的第二插塞电连接；形成将顶层的第一金属层和顶层的第二金属层电连接的顶层金属层。
可选的，所述芯片区域的尺寸大于射频集成芯片的尺寸，所述射频识别天线的尺寸大于射频集成芯片的尺寸小于芯片区域的尺寸。
可选的，在进行分割之前，形成覆盖所述射频识别天线的顶层塑封层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的射频模块的形成方法，采用的射频识别芯片已经在晶圆上制作完成，对晶圆进行切割后获得若干射频识别芯片，然后将切割后获得的若干射频集成芯片贴合在载板的芯片区域上，然后通过第一塑封层将若干射频集成芯片塑封，塑封后的相邻射频集成芯片的距离可以较大，然后在第一塑封层上形成与射频集成芯片电连接的射频识别天线时，形成的射频识别天线的尺寸可以较大，使得形成的射频识别天线的长度可以满足使用和设计的要求；
另外，射频识别天线是形成在射频集成芯片上，并且射频识别天线与射频集成芯片通过第一金属柱和第二金属柱电连接，使得形成的射频模块占据的面积和体积减小；
另外，多个射频集成芯片通过第一塑封层塑封，在第一塑封层上可以通过形成若干射频识别天线，后续通过切割工艺可以得到多个射频模块，从而实现射频模块的批量生产，提高了制作的效率，节省了制作成本。
进一步，所述第一焊盘通过第一再布线金属层与第一金属柱电连接，所述第二焊盘通过第二再布线金属层与第二金属柱电连接。通过形成第一再布线金属层和第二再布线金属层将第一焊盘和第二焊盘电连接的位置进行再规划，第一再布线金属层和第二再布线金属层将第一焊盘和第二焊盘电连接点引出，使得第一再布线金属层和第二再布线金属层之间的距离与射频识别天线的第一端和第二端之间的距离匹配，减小了射频模块制作和设计的难度。
进一步，所述射频识别天线为多层堆叠的射频识别天线，相对于平面的射频识别天线，相同长度的多层堆叠的射频识别天线占据的横向的面积相对于平面的射频识别天线的占据的横向的面积要小很多，因而一个载板上形成的射频模块的数量会增加，提高了射频模块的集成度。并且多层堆叠的射频识别天线的第一端和第二端可以很容易确定，第一端和第二端之间的距离可以做得较小。
进一步，多层堆叠的射频识别天线，包括：多层堆叠的第一金属层(包括：第一层第一金属层、第二层第一金属层、第三层第一金属层、第四层第一金属层)和多层堆叠的第二金属层(包括：第一层第二金属层、第二层第二金属层、第三层第二金属层、第四层第二金属层)，以及将相邻层的第一金属层电连接的多层第一插塞(包括：第一层第一插塞、第二层第一插塞、第三层第一插塞)，将相邻层的第二金属层电连接的多层第二插塞(包括：第一层第二插塞、第二层第一插塞、第三层第二插塞)，将第四层第一金属层(顶层的第一金属层)和第四层第二金属层(顶层的第二金属层)电连接的顶层金属层，第一层第一金属层与第一金属柱电连接的一端为射频识别天线的第一端，第一层第二金属层的一端与第二金属柱电连接，第一层第二金属层与第二金属柱电连接的一端为射频识别天线的第二端，本发明的射频识别天线的第一端从空间上向第二端延伸，在使得射频识别天线的长度较大的同时，减小了射频识别天线占据的横向面积，并且若干第一金属层、第二金属层、第一插塞和第二插塞通过半导体集成制作工艺形成，第一金属层、第二金属层、第一插塞和第二插塞的厚度可以做得很薄，使得整个形成的射频识别天线占据的体积较小。
附图说明
图1～图8为本发明一实施例射频模块形成过程的结构示意图；
图9～图14为本发明另一实施例射频模块的形成过程的结构示意图。
具体实施方式
如背景技术所言，现有技术形成的射频模块占据的面积较大，并且制作效率低。
经过研究，现有技术在形成射频模块时，射频识别天线和射频集成芯片是分开制作的，在两者制作完成后，然后通过切割工艺形成单个的射频集成芯片和射频识别天线，然后通过引线键合工艺形成金属连线将单个射频识别天线和射频集成芯片电连接，形成射频模块，制作效率降低，并且射频识别天线和射频集成芯片需要贴于载板上然后通过金属线电连接，使得形成的射频模块占据较大的面积和体积。
经过进一步研究，射频识别天线在使用和设计时需要满足一定的长度，因而形成射频识别天线的尺寸远大于形成的射频集成芯片的尺寸，通过半导体集成制作工艺中，在晶圆上形成若干射频集成芯片后，如果在晶圆上接着进行射频识别天线的制作，由于射频识别天线的尺寸要远大于射频集成芯片的尺寸，难以使得单个的射频识别天线与对应的射频集成芯片电连接，或者通过减小射频识别天线的长度使得射频识别天线的尺寸与射频集成芯片的尺寸对应，但是射频识别天线的长度的减小会造成射频识别天线的性能产生影响，对形成的射频模块的使用造成较大的限制。
为此，本发明提供了一种射频模块及其形成方法，将切割后的若干射频集成芯片贴合在载板的芯片区域上，然后通过第一塑封层将若干射频集成芯片塑封，塑封后的相邻射频集成芯片的距离可以较大，然后在第一塑封层上形成与射频集成芯片电连接的射频识别天线时，形成的射频识别天线的尺寸可以较大，使得形成的射频识别天线的长度可以满足使用和设计的要求，射频识别天线是形成在射频集成芯片上，并且射频识别天线与射频集成芯片通过第一金属柱和第二金属柱电连接，使得形成的射频模块占据的面积和体积减小，另外，多个射频集成芯片通过第一塑封层塑封，在第一塑封层上可以通过形成若干射频识别天线，后续通过切割工艺可以得到多个射频模块，从而实现射频模块的额批量生产，提高了制作的效率，节省了制作成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1～图8为本发明一实施例射频模块形成过程的结构示意图。
参考图1，提供载板200，所述载板200包括若干芯片区域11和位于芯片区域11之间的切割道区域12；提供射频集成芯片201，将射频集成芯片201贴合在载板200的芯片区域11上，每个射频集成芯片201包括第一焊盘203和第二焊盘204。
所述载板200作为后续工艺的平台，并且后续形成射频模块后的底层支撑和保护基板。所述载板200包括若干芯片区域11和位于芯片区域11之间的切割道区域12，所述芯片区域11上后续形成射频模块，通过切割切割道区域12形成若干分立的射频模块。在具体的实施例中，所述载板200上的若干芯片区域呈行列分布。
所述载板200可以为硅基板、玻璃基板或高分子树脂基板等。
所述射频集成芯片201通过半导体集成工艺形成在晶圆上，然后通过切割工艺将晶圆进行分割形成若干分立的射频集成芯片201，通过半导体集成工艺制作的射频集成芯片201的尺寸较小并且晶圆上相邻的射频集成芯片之间的间距也较小，在一片8英寸晶圆上可以形成几百到上千个的射频集成芯片201。
所述射频集成芯片201和后续形成的射频识别天线构成射频识别系统的应答器(或射频模块)，所述射频集成芯片201用于存储与目标对象相关的信息，对射频识别天线接收的信号进行处理，并可以将存储的相关信息通过射频识别天线发送。所述射频识别天线用于接收外部(阅读器)的射频信号，以及用于向外发送射频信号。
所述射频集成芯片201还具有身份验证功能，当阅读器的读取信号时，所述射频集成芯片201可以发送验证信息对阅读器的身份进行验证。
本实施例的应答器(或射频模块)可以为无源、有源或半有源形式的应答器(或射频模块)，所述射频识别天线还可以作为耦合器件产生感应电流，向射频集成芯片和射频识别天线提供驱动能量。
所述射频集成芯片201包括第一焊盘203和第二焊盘204，所述第一焊盘203和第二焊盘204与射频集成芯片201的内部电路电连接，所述第一焊盘203和第二焊盘204后续还分别与射频识别天线的第一端和第二端电连接。
提供若干射频集成芯片201后，将若干射频集成芯片201贴合在载板200的芯片区域11上。
可以通过直接键合或阳极键合工艺等将射频集成芯片201的背面与载板200的芯片区域11表面键合在一起，使得射频集成芯片201贴合在载板200的芯片区域11表面上。
在一实施例中，可以在所述射频集成芯片201的背面或者载板200的芯片区域11表面形成一层胶合层，通过胶合层将射频集成芯片201与芯片区域11表面贴合。所述胶合层的材料为环氧树脂胶、聚酰亚胺胶、苯并环丁烯胶或聚苯并恶唑胶等，通过湿膜、干膜、点胶或者网板印刷等工艺形成所述胶合层。
本实施例中，每个芯片区域11至少贴合有一个射频集成芯片201，芯片区域11的尺寸大于射频集成芯片201的尺寸，后续在区域11上的第一塑封层上具有足够的空间形成射频识别天线。
参考图2，形成覆盖所述射频集成芯片201和载板200表面的第一塑封层205，所述第一塑封层205中具有与第一焊盘203电连接的第一金属柱206，以及与第二焊盘204电连接的第二金属柱207，第一塑封层205暴露出第一金属柱206与第二金属柱207的顶部表面。
所述第一塑封层205作为保护层和隔离层。第一塑封层205的材料为高分子聚合物，第一塑封层205的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述树脂也可以为聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。所述第一塑封层205还可以为其他合适的塑封材料。
第一塑封层205形成工艺为注塑、转塑工艺或其他合适的工艺。
在形成第一塑封层205后，在第一塑封层205中形成第一开口和第二开口，所述第一开口暴露出第一焊盘203的表面，所述第二开口暴露出第二焊盘204的表面；接着采用电镀工艺或者溅射工艺在第一开口和第二开口中填充满金属，形成第一金属柱206和第二金属柱207；去除第一塑封层表面上的多余的金属层；所述第一金属柱206和第二金属柱207作为第一焊盘203和第二焊盘204与后续的射频识别天线连接时的过渡连接端。
在本发明的其他实施例中，所述第一金属柱206和第二金属柱207也可以在半导体集成制作工艺形成射频集成芯片201制作，即在晶圆上制作形成射频集成芯片201后，在第一焊盘203上形成第一金属柱206，在第二焊盘204上形成第二金属柱207，然后再对晶圆进行分割形成若干分立的射频集成芯片。
由于射频集成芯片201的第一焊盘203和第二焊盘204之间的间距相对较小，而射频识别天线的第一端和第二端之间的间距相对较大，因而在集成制作工艺中，将两者直接进行电连接存在较大的设计和制作难度。在本发明的一实施例中，所述第一焊盘通过第一再布线金属层与第一金属柱电连接，所述第二焊盘通过第二再布线金属层与第二金属柱电连接。通过形成第一再布线金属层和第二再布线金属层将第一焊盘和第二焊盘电连接的位置进行再规划，第一再布线金属层和第二再布线金属层将第一焊盘和第二焊盘电连接点引出，使得第一再布线金属层和第二再布线金属层之间的距离与射频识别天线的第一端和第二端之间的距离匹配。
具体的，所述第一再布线金属层、第二再布线金属层、第一金属柱和第二金属柱的形成过程为：形成覆盖所述射频集成芯片和载板的第一子塑封层，所述第一子塑封层具有暴露出第一焊盘表面的第一开口以及暴露出第二焊盘表面的第二开口；在所述第一子塑封层的表面以及第一开口和第二开口的侧壁表面形成第一导电层；在所述第一导电层上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层中具有第三开口和第四开口，所述第三开口暴露出第一开口和部分第一导电层的表面，所述第四开口暴露出第二开口和部分第一导电层的表面；采用电镀工艺在第三开口中形成第一再布线金属层，在第四开口中形成第二再布线金属层；去除所述第一图形化的光刻胶层，在所述第一子塑封层上形成第二图形化的光刻胶层，所述第二图像化的光刻胶层中具有第五开口和第六开口，所述第五开口暴露出第一再布线金属层的一端(未于第一焊盘电连接的一端)表面，第六开口暴露出第二再布线金属层的一端(未与第二焊盘电连接的一端)表面；采用电镀工艺在所述第五开口中形成第一金属柱，在所述第六开口中形成第二金属柱；去除所述第二图形化的光刻胶层；刻蚀去除第一再布线金属层和第二再布线金属层两侧的第一导电层；形成覆盖所述第一子塑封层、第一再布线金属层、第二再布线金属层、第一金属柱和第二金属柱的第二子塑封层，所述第二子塑封层暴露出第一金属柱和第二金属柱的顶部表面，第一子塑封层和第二子塑封层构成第一塑封层。
参考图3，在所述第一塑封层205上形成第一金属层；刻蚀所述第一金属层，形成第一层第一金属层208a和第一层第二金属层209a，第一层第一金属层208a的一端与第一金属柱206电连接，第一层第二金属层209a的一端与第二金属柱207电连接。
本实施例中，形成的射频识别天线为多层堆叠的射频识别天线，相对于平面的射频识别天线，相同长度的多层堆叠的射频识别天线占据的横向的面积相对于平面的射频识别天线的占据的横向的面积要小很多，因而一个载板200上形成的射频模块的数量会增加，提高了射频模块的集成度。并且多层堆叠的射频识别天线的第一端和第二端可以很容易确定，第一端和第二端之间的距离可以做得较小，使得设计和制作工艺的难度降低，本实施例第一层第一金属层208a和第一层第二金属层209a作为射频识别天线的一部分，将第一层第一金属层208a与第一金属柱206电连接的一端作为射频识别天线的第一端，将第一层第二金属层209a与第二金属柱207电连接的一端作为射频识别天线的第二端。
所述第一层第一金属层208a未与第一金属柱206电连接的另一端位于射频集成芯片201一侧的第一塑封层205上，第一层第二金属层209a未与第二金属柱207电连接的另一端位于射频集成芯片201另一侧的第一塑封层205上，且第一层第一金属层208a和第一层第二金属层209a均位于第一区域11上的第一塑封层205表面上。
所述第一金属层的材料为Al、Cu、Ag、Au、Pt或W等，采用电镀工艺或金属压膜工艺形成所述第一金属层。所述第一金属层的厚度为100埃～50微米。
通过湿法或干法刻蚀工艺刻蚀所述第一金属层形成第一层第一金属层208a和第一层第二金属层209a。本实施例中，采用各向异性的干法刻蚀刻蚀所述第一金属层，比如可以采用等离子刻蚀工艺，等离子刻蚀工艺采用的刻蚀气体可以为SF6、NH3、Cl2、HBr中的一种或几种。
在本发明的其他实施例中，也可以采用电镀工艺形成所述第一层第一金属层208a和第一层第二金属层209a。
参考图4，形成覆盖所述第一层第一金属层208a，第一层第二金属层209a和第一塑封层205的第一层第二塑封层212a，所述第一层第二塑封层212a中具有第一层第一通孔和第一层第二通孔，所述第一层第一通孔暴露出第一层第一金属层208a的未与第一金属柱206连接的一端表面，所述第一层第二通孔暴露出第一层第二金属层209a的未与第二金属柱207电连接的一端表面；在第一层第一通孔中填充满金属形成第一层第一插塞210a，在第一层第二通孔中填充满金属形成第一层第二插塞211a。
第一层第一插塞210a和第一层第二插塞211a的材料与第一层第一金属层208a和第一层第二金属层209a的材料相同，所述第一层第一插塞210a和第一层第二插塞211a的形成工艺为电镀或溅射工艺，并采用化学机械研磨工艺去除第一层第二塑封层212a表面上多余的金属层材料。
所述第一层第二塑封层212a保护和隔离结构。第一层第二塑封层212a的材料为高分子聚合物，第一层第二塑封层212a的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述树脂也可以为聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。所述第一层第二塑封层212a还可以为其他合适的塑封材料。
第一层第二塑封层212a形成工艺为注塑、转塑工艺或其他合适的工艺。
参考图5，在所述第一层第一金属层208a上的第一层第二塑封层212a表面上形成第二层第一金属层208b，第二层第一金属层208b的一端与第一层第一插塞210a电连接，在所述第一层第二金属层209a上的第一层第二塑封层212a表面上形成第二层第二金属层209b，第二层第二金属层209b的一端与第一层第二插塞211a的电连接。
所述第二层第一金属层208b和第二层第二金属层209b的形成工艺和材料与第一层第一金属层208a和第一层第二金属层209a的形成工艺和材料相同，在此不再赘述。
所述第二层第一金属层208b的位置与第一层第一金属层208a的位置对应，即第二层第一金属层208b位于第一层第一金属层208a的正上方的第一层第二塑封层212a的表面上，第二层第一金属层208b的尺寸(包括宽度、长度和厚度)与第一层第一金属层208a的尺寸相等。
第二层第二金属层209b的位置与第一层第二金属层209a的位置对应，即第二层第二金属层209b位于第一层第二金属层209a的正上方的第一层第二塑封层212a的表面上，第二层第二金属层209b的尺寸(包括宽度、长度和厚度)与第一层第二金属层209a的尺寸相等。
结合参考图6和图7，形成覆盖所述第二层第一金属层208b、第二层第二金属层209b和第一层第二塑封层212a表面的第二层第二塑封层212b，所述第二层第二塑封层212b具有第二层第一通孔和第二层第二通孔，所述第二层第一通孔暴露出第二层第一金属层208b的未与第一层第一插塞210a电连接的一端表面，所述第二层第二通孔暴露出第二层第一金属层209b的未与第一层第二插塞211a电连接的一端表面；在第二层第一通孔中填充金属，形成第二层第一插塞210b，在第二层第二通孔中填充金属，形成第二层第二插塞211b；在所述第N-2(N≥4)层第二塑封层上形成第N-1(N≥4)层第一金属层和第N-1(N≥4)层第二金属层，第N-1(N≥4)层第一金属层的一端与第N-2(N≥4)层第一插塞电连接，所述第N-1(N≥4)层第二金属层的一端与第N-2(N≥4)层第二插塞电连接；形成覆盖所述第N-1层第一金属层、第N-1层第二金属层和第N-2层第二塑封层的第N-1层第二塑封层，所述第N-1层第二塑封层中具有第N-1层第一通孔和第N-1层第二通孔，所述第N-1层第一通孔暴露出第N-1层第一金属层的未与第N-2层第一插塞电连接的一端表面，所述第N-1层第二通孔暴露出第N-1层第二金属层的位于第N-2层第二插塞电连接的一端表面；形成填充满第N-1层第一通孔的第N-1层第一插塞，形成填充满第N-1层第二通孔的第N-1层第二插塞；在所述第N-1层第二塑封层上形成第N层第一金属层和第N层第二金属层，所述第N层第一金属层的一端与第N-1层第一插塞电连接，所述第N层第二金属层的一端与第N-1层的第二插塞电连接；形成将顶层的第一金属层和顶层的第二金属层电连接的顶层金属层，形成射频识别天线212。
本发明实施例中以形成四层(N＝4)的射频识别天线作为示例，包括第一层第一金属层208a、第二层第一金属层208b、第三层第一金属层208c、第四层第一金属层208d，第一层第二金属层209a、第二层第二金属层209b、第三层第二金属层209c、第四层第二金属层209d，以及将相邻层的第一金属层电连接的第一层第一插塞210a、第二层第一插塞210b、第三层第一插塞210c，将相邻层的第二金属层电连接的第一层第二插塞211a、第二层第二插塞211b、第三层第二插塞211c，将第四层第一金属层208d和第四层第二金属层209d电连接的顶层金属层213。在本发明的其他实施例中，所述射频识别天线中第一金属层和第二金属层的层数N可以大于4。
具体的，参考图7，所述第三层第一金属层208c、第四层第一金属层208d、第三层第二金属层209c、第四层第二金属层209d、第三层第一插塞210c、第三层第二插塞211c、顶层金属层213的形成过程为：在所述第二层第二塑封层212b上形成第三层第一金属层208c和第三层第二金属层209c，第三层第一金属层208a的一端与第二层第一插塞210b电连接，所述第三层第二金属层209c的一端与第二层第二插塞211b电连接；形成覆盖所述第三层第一金属层208c、第三层第二金属层209c和第二层第二塑封层212b的第三层第二塑封层212c，所述第三层第二塑封层212c中具有第三层第一通孔和第三层第二通孔，所述第三层第一通孔暴露出第三层第一金属层208c的未与第二层第一插塞210b电连接的一端表面，所述第三层第二通孔暴露出第三层第二金属层209c的位于第二层第二插塞211b电连接的一端表面；形成填充满第三层第一通孔的第三层第一插塞210c，形成填充满第三层第二通孔的第三层第二插塞211c；在所述第三层第二塑封层212c上形成第四层第一金属层208d和第四层第二金属层209d，所述第四层第一金属层208d的一端与第三层第一插塞210c电连接，所述第四层第二金属层209d的一端与第三层的第二插塞211c电连接；形成顶层金属层213，所述底层金属层213将第四层第一金属层208d的未与第三层第一插塞210c电连接的一端以及第四层第二金属层209d的未与第三层的第二插塞211c电连接的一端电连接。
本实施例中所述第四层第一金属层208d为顶层的第一金属层、第四层第二金属层209d为顶层的第二金属层。
本发明实施例形成的射频识别天线212，包括：多层堆叠的第一金属层(包括：第一层第一金属层208a、第二层第一金属层208b、第三层第一金属层208c、第四层第一金属层208d)和多层堆叠的第二金属层(包括：第一层第二金属层209a、第二层第二金属层209b、第三层第二金属层209c、第四层第二金属层209d)，以及将相邻层的第一金属层电连接的多层第一插塞(包括：第一层第一插塞210a、第二层第一插塞210b、第三层第一插塞210c)，将相邻层的第二金属层电连接的多层第二插塞(包括：第一层第二插塞211a、第二层第二插塞211b、第三层第二插塞211c)，将第四层第一金属层208d(顶层的第一金属层)和第四层第二金属层209d(顶层的第二金属层)电连接的顶层金属层213，第一层第一金属层与第一金属柱电连接的一端为射频识别天线的第一端，第一层第二金属层的一端与第二金属柱电连接，第一层第二金属层与第二金属柱电连接的一端为射频识别天线的第二端，即射频识别天线212的第一端从空间上向第二端延伸，在使得射频识别天线212的长度(长度是指从第一端到第二端之间导通路径的长度)较大的同时，减小了射频识别天线212占据的横向面积。
所述第二层第二塑封层212b的材料和形成工艺与第一层第二塑封层212a的材料和形成工艺相同。
还包括：形成覆盖所述射频识别天线212的顶层塑封层(图中未示出)。
结合参考图7和图8，沿切割道区12切割所述顶层塑封层、第二塑封层、第一塑封层205和载板200，形成若干分立的射频模块21。
所述切割工艺可以为刀片切割或激光切割工艺。
本发明实施例提供了一种射频模块，请参考图7，所述射频模块包括：
载板200，所述载板200包括若干芯片区域11和位于芯片区域11之间的切割道区域12；
贴合在载板200的芯片区域11上的射频集成芯片201，每个射频集成芯片201包括第一焊盘203和第二焊盘204；
覆盖所述射频集成芯片201和载板200表面的第一塑封层205，所述第一塑封层205中具有与第一焊盘203电连接的第一金属柱206，以及与第二焊盘204电连接的第二金属柱207，第一塑封层205暴露出第一金属柱206与第二金属柱207的顶部表面；
位于第一塑封层205上的射频识别天线212，所述射频识别天线212包括第一端和第二端，射频识别天线212从第一端向第二端延伸，第一端与第一金属柱206电连接，第二端207与第二金属柱电连接。
具体的，所述射频识别天线212为多层堆叠的射频天线，所述多层的堆叠的射频天线包括：位于第一塑封层205上的第一层第一金属层208a和第一层第二金属层209a，第一层第一金属层208a的一端与第一金属柱206电连接，第一层第一金属层208a与第一金属柱206电连接的一端为射频识别天线212的第一端，第一层第二金属层209a的一端与第二金属柱207电连接，第一层第二金属层209a与第二金属柱207电连接的一端为射频识别天线212的第二端；覆盖所述第一层第一金属层208a，第一层第二金属层209a和第一塑封层205的第一层第二塑封层212a，所述第一层第二塑封层212a中具有第一层第一通孔和第一层第二通孔，所述第一层第一通孔暴露出第一层第一金属层208a的未与第一金属柱206连接的一端表面，所述第一层第二通孔暴露出第一层第二金属层209a的未与第二金属柱207电连接的一端表面；填充满第一层第一通孔的第一层第一插塞210a，填充满第一层第二通孔的第一层第二插塞211a；位于所述第一层第一金属层208a上的第一层第二塑封层212a表面上的第二层第一金属层208b，第二层第一金属层208b的一端与第一层第一插塞210b电连接，位于第一层第二金属层209a上的第一层第二塑封层212a表面上的第二层第二金属层209b，第二层第二金属层209b的一端与第一层第二插塞211a的电连接；覆盖所述第二层第一金属层208b、第二层第二金属层209b和第一层第二塑封层212a表面的第二层第二塑封层212b，所述第二层第二塑封层212b具有第二层第一通孔和第二层第二通孔，所述第二层第一通孔暴露出第二层第一金属层208b的未与第一层第一插塞210a电连接的一端表面，所述第二层第二通孔暴露出第二层第一金属层209b的未与第一层第二插塞211a电连接的一端表面；在第二层第一通孔中填充金属，形成第二层第一插塞210b，在第二层第二通孔中填充金属，形成第二层第二插塞211b；在所述第N-2(N≥4)层第二塑封层上形成第N-1(N≥4)层第一金属层和第N-1(N≥4)层第二金属层，第N-1(N≥4)层第一金属层的一端与第N-2(N≥4)层第一插塞电连接，所述第N-1(N≥4)层第二金属层的一端与第N-2(N≥4)层第二插塞电连接；形成覆盖所述第N-1层第一金属层、第N-1层第二金属层和第N-2层第二塑封层的第N-1层第二塑封层，所述第N-1层第二塑封层中具有第N-1层第一通孔和第N-1层第二通孔，所述第N-1层第一通孔暴露出第N-1层第一金属层的未与第N-2层第一插塞电连接的一端表面，所述第N-1层第二通孔暴露出第N-1层第二金属层的位于第N-2层第二插塞电连接的一端表面；形成填充满第N-1层第一通孔的第N-1层第一插塞，形成填充满第N-1层第二通孔的第N-1层第二插塞；在所述第N-1层第二塑封层上形成第N层第一金属层和第N层第二金属层，所述第N层第一金属层的一端与第N-1层第一插塞电连接，所述第N层第二金属层的一端与第N-1层的第二插塞电连接；形成将顶层的第一金属层和顶层的第二金属层电连接的顶层金属层。
本发明实施例中以形成四层(N＝4)的射频识别天线作为示例，除了前述的第一层第一金属层208a、第二层第一金属层208b、第一层第二金属层209a和第二层第二金属层209b，还包括：位于所述第二层第二塑封层212b上的第三层第一金属层208c和第三层第二金属层209c，第三层第一金属层208a的一端与第二层第一插塞210b电连接，所述第三层第二金属层209c的一端与第二层第二插塞211b电连接；覆盖所述第三层第一金属层208c、第三层第二金属层209c和第二层第二塑封层212b的第三层第二塑封层212c，所述第三层第二塑封层212c中具有第三层第一通孔和第三层第二通孔，所述第三层第一通孔暴露出第三层第一金属层208c的未与第二层第一插塞210b电连接的一端表面，所述第三层第二通孔暴露出第三层第二金属层209c的位于第二层第二插塞211b电连接的一端表面；形成填充满第三层第一通孔的第三层第一插塞210c，形成填充满第三层第二通孔的第三层第二插塞211c；在所述第三层第二塑封层212c上形成第四层第一金属层208d和第四层第二金属层209d，所述第四层第一金属层208d的一端与第三层第一插塞210c电连接，所述第四层第二金属层209d的一端与第三层第二插塞211c电连接；形成顶层金属层213，所述底层金属层213将第四层第一金属层208d的未与第三层第一插塞210c电连接的一端以及第四层第二金属层209d的未与第三层的第二插塞211c电连接的一端电连接。
所述芯片区域11的尺寸大于射频集成芯片201的尺寸，所述射频识别天线212的尺寸大于射频集成芯片201的尺寸小于芯片区域11的尺寸。
图9～图14为本发明另一实施例射频模块的形成过程的结构示意图，需要说明的，本实施例中，对与前述实施例中相同结构的限定和描述不做赘述，具体请参考前述实施例。
请参考图9，提供载板300，所述载板300包括若干芯片区域11和位于芯片区域11之间的切割道区域12；提供射频集成芯片301，将射频集成芯片301贴合在载板300的芯片区域11上，每个射频集成芯片301包括第一焊盘303和第二焊盘304；形成覆盖所述射频集成芯片301和载板300的第一子塑封层305a，所述第一子塑封层305a具有暴露出第一焊盘303表面的第一开口以及暴露出第二焊盘304表面的第二开口；在所述第一子塑封层305a的表面以及第一开口和第二开口的侧壁表面形成第一导电层；在所述第一导电层上形成第一图形化的光刻胶层(图中未示出)，所述第一图形化的光刻胶层中具有第三开口和第四开口，所述第三开口暴露出第一开口和部分第一导电层的表面，所述第四开口暴露出第二开口和部分第一导电层的表面；采用电镀工艺在第三开口中形成第一再布线金属层309，在第四开口中形成第二再布线金属层310。
本实施例中，后续形成的射频识别天线为平面的射频识别天线，射频识别天线第一端和第二端之间的距离大于射频集成芯片301的第一焊盘303和第二焊盘304之间的间距。在实施例中，在第一焊盘303上形成第一再布线金属层309，在所述第二焊盘304上形成第二再布线金属层310，通过形成第一再布线金属层309和第二再布线金属层310将第一焊盘303和第二焊盘304电连接的位置进行再规划，第一再布线金属层309和第二再布线金属层310将第一焊盘303和第二焊盘304电连接点引出，使得第一再布线金属层309和第二再布线金属层310之间的距离与后续形成的射频识别天线的第一端和第二端之间的距离匹配。
参考图10，去除所述第一图形化的光刻胶层，在所述第一子塑封层305a上形成第二图形化的光刻胶层(图中未示出)，所述第二图像化的光刻胶层中具有第五开口和第六开口，所述第五开口暴露出第一再布线金属层309的一端(未与第一焊盘303电连接的一端)表面，第六开口暴露出第二再布线金属层310的一端(未与第二焊盘304电连接的一端)表面；采用电镀工艺在所述第五开口中形成第一金属柱306，在所述第六开口307中形成第二金属柱307；去除所述第二图形化的光刻胶层；刻蚀去除第一再布线金属层309和第二再布线金属层310两侧的第一导电层，第一再布线金属层309底部剩余的第一导电层作为第一再布线金属层的一部分，第二再布线金属层310底部剩余的第二导电层作为第二再布线金属层的一部分；形成覆盖所述第一子塑封层305a、第一再布线金属层309、第二再布线金属层310、第一金属柱306和第二金属柱307的第二子塑封层305b，所述第二子塑封层305b暴露出第一金属柱306和第二金属柱307的顶部表面，第一子塑封层305a和第二子塑封层305b构成第一塑封层。
请继续参考图10，在所述第一塑封层上形成射频识别天线308，所述射频识别天线308包括第一端31和第二端32，射频识别天线从第一端向第二端延伸，第一端31与第一金属柱306电连接，第二端32与第二金属柱307电连接。
本实施例中形成的射频识别天线308为平面射频识别天线。
平面射频识别天线为折线型射频识别天线或螺旋环形射频识别天线，折线型射频识别天线的第一端呈折线的方式向第二端延伸，螺旋环形射频识别天线的第一端呈螺旋环形向第二端延伸。
射频识别天线的形成过程为：在所述第一塑封层上形成金属层；在金属层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述金属层，形成折线型射频识别天线或螺旋环形射频识别天线。
下面将对几种形成的射频识别天线做具体的介绍。
请参考图11，图11为形成的一种折线型射频识别天线的结构示意图，所述折线型的射频识别天线308包括第一端31和第二端32，第一端31呈折线的方式向第二端32延伸，本实施例中，所述第一端31呈方形的折线向第二端32延伸，即本发明的射频识别天线的第一端首先沿x轴正方向延伸第一距离，然后沿y轴负方向(垂直于x轴的方向)延伸第二距离，然后再沿x轴负方向延伸第三距离，接着沿y轴负方向延伸第四距离，然后重复沿x轴正方向延伸第一距离、然后沿y轴负方向延伸第二距离、沿x轴负方向延伸第三距离、沿y轴负方向延伸第四距离的过程，直至达到第二端32。为了节省形成的射频识别天线占据的空间，以及保证射频识别天线的性能，所述第一距离等于第三距离，第二距离等于第四距离。在本发明的其他实施例中，所述第一端可以呈三角形的射线、或者其他形状的折线向第二端延伸。
请参考图12，为形成的一种螺旋环状的射频识别天线的结构示意图，所述螺旋环状的射频识别天线308包括：第一端31，所述第一端31呈方形螺旋环由内向外延伸到第二端32。
请参考图13，为形成的另外一种螺旋环状的射频识别天线的结构示意图，所述螺旋环状的射频识别天线308包括：第一端31，所述第一端31呈圆形螺旋环由内向外延伸到第二端32。
请参考图14，为形成的另外一种螺旋环状的射频识别天线的结构示意图，所述螺旋环状的射频识别天线308包括：位于中间的第一端31和第二端32，所述第一端31呈螺旋环状延伸到第三端33，所述第二端32以平行于第一端31延伸方向呈螺旋环状延伸到第四端34，第三端33和第四端34通过连接金属线310电连接。本实施例的螺旋环状的射频识别天线308的第一端31和第二端32均位于射频识别天线的中间区域，第一端31和第二端32之间距离可以较小，因而很容易跟射频集成芯片301(参考图10)上的第一焊盘303和第二焊盘304匹配。所述螺旋环状为方形螺旋或圆形螺旋或其他形状的螺旋，本是实施例中，所述螺旋环状为方形螺旋。
请继续参考图10，在形成射频识别天线后，还包括：形成覆盖所述射频识别天线308的顶层塑封层(未图示)；然后沿切割道区域12对载板300进行分割，形成若干分立的射频模块。
本发明实施例还提供了一种射频模块，请参考图10，包括：
载板300，所述载板300包括若干芯片区域11和位于芯片区域11之间的切割道区域12；
贴合在载板300的芯片区域11上的射频集成芯片301，每个射频集成芯片301包括第一焊盘303和第二焊盘304；
覆盖所述射频集成芯片301和载板300的第一子塑封层305a，所述第一子塑封层305a具有暴露出第一焊盘303表面的第一开口以及暴露出第二焊盘304表面的第二开口；位于第三开口中和部分第一子塑封层305上的第一再布线金属层309，在第四开口中和部分第一子塑封层305a上的第二再布线金属层310；位于第一再布线金属层309的未与第一焊盘303电连接的一端表面上的第一金属柱306；位于第二再布线金属层310的未与第二焊盘304电连接一端表面上的第二金属柱；覆盖所述第一子塑封层305a、第一再布线金属层309、第二再布线金属层310、第一金属柱306和第二金属柱307的第二子塑封层305b，所述第二子塑封层305b暴露出第一金属柱306和第二金属柱307的顶部表面，第一子塑封层305a和第二子塑封层305b构成第一塑封层；
位于第一塑封层上的射频识别天线308，所述射频识别天线308包括第一端31和第二端32，射频识别天线从第一端31向第二端32延伸，第一端31与第一金属柱306电连接，第二端32与第二金属柱307电连接。
所述射频识别天线308为平面射频天线或多层堆叠的射频天线。
平面射频识别天线为折线型射频识别天线或螺旋环形射频识别天线，折线型射频识别天线的第一端呈折线的方式向第二端延伸，螺旋环形射频识别天线的第一端呈螺旋环形向第二端延伸。
关于平面射频识别天线的结构具体请参考图11～图14。
请参考图11，图11为一种折线型射频识别天线的结构示意图，所述折线型的射频识别天线308包括第一端31和第二端32，第一端31呈折线的方式向第二端32延伸，本实施例中，所述第一端31呈方形的折线向第二端32延伸，即本发明的射频识别天线的第一端首先沿x轴正方向延伸第一距离，然后沿y轴负方向(垂直于x轴的方向)延伸第二距离，然后再沿x轴负方向延伸第三距离，接着沿y轴负方向延伸第四距离，然后重复沿x轴正方向延伸第一距离、然后沿y轴负方向延伸第二距离、沿x轴负方向延伸第三距离、沿y轴负方向延伸第四距离的过程，直至达到第二端32。
请参考图12，图12为一种螺旋环状的射频识别天线的结构示意图，所述螺旋环状的射频识别天线308包括：第一端31，所述第一端31呈方形螺旋环由内向外延伸到第二端32。
请参考图13，图13为另外一种螺旋环状的射频识别天线的结构示意图，所述螺旋环状的射频识别天线308包括：第一端31，所述第一端31呈圆形螺旋环由内向外延伸到第二端32。
请参考图14，图14为另外一种螺旋环状的射频识别天线的结构示意图，所述螺旋环状的射频识别天线308包括：位于中间的第一端31和第二端32，所述第一端31呈螺旋环状延伸到第三端33，所述第二端32以平行于第一端31延伸方向呈螺旋环状延伸到第四端34，第三端33和第四端34通过连接金属线310电连接。本实施例的螺旋环状的射频识别天线308的第一端31和第二端32均位于射频识别天线的中间区域，第一端31和第二端32之间距离可以较小，因而很容易跟射频集成芯片301(参考图10)上的第一焊盘303和第二焊盘304匹配。
所述射频模块，还包括：覆盖所述射频识别天线308的顶层塑封层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种射频模块的形成方法，其特征在于，包括：
提供载板，所述载板包括若干芯片区域和位于芯片区域之间的切割道区域；
提供射频集成芯片，将射频集成芯片贴合在载板的芯片区域上，每个射频集成芯片包括第一焊盘和第二焊盘；
形成覆盖所述射频集成芯片和载板表面的第一塑封层，所述第一塑封层中具有与第一焊盘电连接的第一金属柱，以及与第二焊盘电连接的第二金属柱，第一塑封层暴露出第一金属柱与第二金属柱的顶部表面；
在所述第一塑封层上形成射频识别天线，所述射频识别天线包括第一端和第二端，射频识别天线从第一端向第二端延伸，第一端与第一金属柱电连接，第二端与第二金属柱电连接；
沿切割道区域切割所述第一塑封层和载板，形成若干分立的射频模块。
2.如权利要求1所述的射频模块的形成方法，其特征在于，所述第一焊盘通过第一再布线金属层与第一金属柱电连接，所述第二焊盘通过第二再布线金属层与第二金属柱电连接。
3.如权利要求2所述的射频模块的形成方法，其特征在于，所述第一再布线金属层、第二再布线金属层、第一金属柱和第二金属柱的形成过程为：形成覆盖所述射频集成芯片和载板的第一子塑封层，所述第一子塑封层具有暴露出第一焊盘表面的第一开口以及暴露出第二焊盘表面的第二开口；在所述第一子塑封层的表面以及第一开口和第二开口的侧壁表面形成第一导电层；在所述第一导电层上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层中具有第三开口和第四开口，所述第三开口暴露出第一开口和部分第一导电层的表面，所述第四开口暴露出第二开口和部分第一导电层的表面；采用电镀工艺在第三开口中形成第一再布线金属层，在第四开口中形成第二再布线金属层；去除所述第一图形化的光刻胶层，在所述第一子塑封层上形成第二图形化的光刻胶层，所述第二图像化的光刻胶层中具有第五开口和第六开口，所述第五开口暴露出第一再布线金属层的一端表面，第六开口暴露出第二再布线金属层的一端表面；采用电镀工艺在所述第五开口中形成第一金属柱，在所述第六开口中形成第二金属柱；去除所述第二图形化的光刻胶层；刻蚀去除第一再布线金属层和第二再布线金属层两侧的第一导电层；形成覆盖所述第一子塑封层、第一再布线金属层、第二再布线金属层、第一金属柱和第二金属柱的第二子塑封层，所述第二子塑封层暴露出第一金属柱和第二金属柱的顶部表面，第一子塑封层和第二子塑封层构成第一塑封层。
4.如权利要求1所述的射频模块的形成方法，其特征在于，所述射频识别天线为平面射频天线或多层堆叠的射频天线。
5.如权利要求4所述的射频模块的形成方法，其特征在于，平面射频识别天线为折线型射频识别天线或螺旋环形射频识别天线，折线型射频识别天线的第一端呈折线的方式向第二端延伸，螺旋环形射频识别天线的第一端呈螺旋环形向第二端延伸。
6.如权利要求5所述的射频模块的形成方法，其特征在于，所述折线型射频识别天线或螺旋环形射频识别天线的形成过程为：在所述第一塑封层上形成金属层；在金属层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述金属层，形成折线型射频识别天线或螺旋环形射频识别天线。
7.如权利要求4所述的射频模块的形成方法，其特征在于，所述多层堆叠的射频天线包括N层(N≥2)堆叠的第一金属层和将相邻层的第一金属层电连接的第一插塞，N层(N≥2)第二金属层和将相邻层的第二金属层电连接的第二插塞，第一层第一金属层的一端与第一金属柱电连接，第一层第二金属层的一端与第二金属柱电连接，顶层的第一金属层和第二金属层通过顶层金属层电连接。
8.如权利要求7所述的射频模块的形成方法，其特征在于，所述多层的堆叠的射频天线的形成过程为：在所述第一塑封层上形成第一金属层；刻蚀所述第一金属层，形成第一层第一金属层和第一层第二金属层，第一层第一金属层的一端与第一金属柱电连接，第一层第一金属层与第一金属柱电连接的一端为射频识别天线的第一端，第一层第二金属层的一端与第二金属柱电连接，第一层第二金属层与第二金属柱电连接的一端为射频识别天线的第二端；形成覆盖所述第一层第一金属层，第一层第二金属层和第一塑封层的第一层第二塑封层，所述第一层第二塑封层中具有第一层第一通孔和第一层第二通孔，所述第一层第一通孔暴露出第一层第一金属层的未与第一金属柱连接的一端表面，所述第一层第二通孔暴露出第一层第二金属层的未与第二金属柱电连接的一端表面；在第一层第一通孔中填充满金属形成第一层第一插塞，在第一层第二通孔中填充满金属形成第一层第二插塞；在所述第一层第一金属层上的第一层第二塑封层表面上形成第二层第一金属层，第二层第一金属层的一端与第一层第一插塞电连接，在所述第一层第二金属层上的第一层第二塑封层表面上形成第二层第二金属层，第二层第二金属层的一端与第一层第二插塞的电连接；形成覆盖所述第二层第一金属层、第二层第二金属层和第一层第二塑封层表面的第二层第二塑封层，所述第二层第二塑封层具有第二层第一通孔和第二层第二通孔，所述第二层第一通孔暴露出第二层第一金属层的未与第一层第一插塞电连接的一端表面，所述第二层第二通孔暴露出第二层第一金属层的未与第一层第二插塞电连接的一端表面；在第二层第一通孔中填充金属，形成第二层第一插塞，在第二层第二通孔中填充金属，形成第二层第二插塞；在所述第N-2(N≥4)层第二塑封层上形成第N-1(N≥4)层第一金属层和第N-1(N≥4)层第二金属层，第N-1(N≥4)层第一金属层的一端与第N-2(N≥4)层第一插塞电连接，所述第N-1(N≥4)层第二金属层的一端与第N-2(N≥4)层第二插塞电连接；形成覆盖所述第N-1层第一金属层、第N-1层第二金属层和第N-2层第二塑封层的第N-1层第二塑封层，所述第N-1层第二塑封层中具有第N-1层第一通孔和第N-1层第二通孔，所述第N-1层第一通孔暴露出第N-1层第一金属层的未与第N-2层第一插塞电连接的一端表面，所述第N-1层第二通孔暴露出第N-1层第二金属层的位于第N-2层第二插塞电连接的一端表面；形成填充满第N-1层第一通孔的第N-1层第一插塞，形成填充满第N-1层第二通孔的第N-1层第二插塞；在所述第N-1层第二塑封层上形成第N层第一金属层和第N层第二金属层，所述第N层第一金属层的一端与第N-1层第一插塞电连接，所述第N层第二金属层的一端与第N-1层的第二插塞电连接；形成将顶层的第一金属层和顶层的第二金属层电连接的顶层金属层。
9.如权利要求1所述的射频模块的形成方法，其特征在于，所述芯片区域的尺寸大于射频集成芯片的尺寸，所述射频识别天线的尺寸大于射频集成芯片的尺寸小于芯片区域的尺寸。
10.如权利要求1所述的射频模块的形成方法，其特征在于，在进行分割之前，形成覆盖所述射频识别天线的顶层塑封层。
CN201410302997.6A 2014-06-27 2014-06-27 射频模块的形成方法 Active CN104064524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410302997.6A CN104064524B (zh) 2014-06-27 2014-06-27 射频模块的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410302997.6A CN104064524B (zh) 2014-06-27 2014-06-27 射频模块的形成方法

Publications (2)

Publication Number Publication Date
CN104064524A true CN104064524A (zh) 2014-09-24
CN104064524B CN104064524B (zh) 2017-03-29

Family

ID=51552173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410302997.6A Active CN104064524B (zh) 2014-06-27 2014-06-27 射频模块的形成方法

Country Status (1)

Country Link
CN (1) CN104064524B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107742778A (zh) * 2017-10-25 2018-02-27 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN109742056A (zh) * 2019-02-18 2019-05-10 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN109768031A (zh) * 2019-03-04 2019-05-17 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800941B2 (en) * 2001-12-31 2004-10-05 Megic Corporation Integrated chip package structure using ceramic substrate and method of manufacturing the same
US8278749B2 (en) * 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800941B2 (en) * 2001-12-31 2004-10-05 Megic Corporation Integrated chip package structure using ceramic substrate and method of manufacturing the same
US8278749B2 (en) * 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107742778A (zh) * 2017-10-25 2018-02-27 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN109742056A (zh) * 2019-02-18 2019-05-10 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN109768031A (zh) * 2019-03-04 2019-05-17 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法

Also Published As

Publication number Publication date
CN104064524B (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
US5872025A (en) Method for stacked three dimensional device manufacture
KR0160211B1 (ko) 집적 회로 칩의 평면 배열의 적층에 의한 모노리드식 전자 모듈 형성 방법
US10483239B2 (en) Semiconductor device including dual pad wire bond interconnection
US8012802B2 (en) Method of manufacturing layered chip package
CN104091789A (zh) 射频模块
US20170018485A1 (en) Flipped die stack assemblies with leadframe interconnects
CN108206169B (zh) 包含在裸芯边缘处的裸芯接合垫的半导体装置
US10249587B1 (en) Semiconductor device including optional pad interconnect
CN104064524A (zh) 射频模块的形成方法
CN103219303B (zh) 一种tsv背面漏孔的封装结构及方法
CN111418062A (zh) 具有探针后可配置度的半导体装置
US20090325342A1 (en) Method of fabricating stacked semiconductor package with localized cavities for wire bonding
US20230268229A1 (en) Methods of forming semiconductor dies with perimeter profiles for stacked die packages
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
US9533473B2 (en) Chip card substrate and method of forming a chip card substrate
US10418334B2 (en) Semiconductor device including corner recess
CN104021415A (zh) 电子标签
CN111668110A (zh) 半导体芯片的封装方法
US20170246844A1 (en) Chip card substrate and method of forming a chip card substrate
CN104051839B (zh) 射频识别天线的形成方法
CN103811536A (zh) 圆片级封装工艺晶圆减薄结构
US20210391316A1 (en) Separation method and assembly for chip-on-wafer processing
CN109950223B (zh) 包含双垫引线键合体互连的半导体装置
KR101054492B1 (ko) 적층용 단위 칩의 제조방법과, 단위 칩을 이용한 3차원 적층 칩 및 그 제조방법
CN104051847B (zh) 射频识别天线

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant