CN104063343A - 数据总线扩展的单片机 - Google Patents

数据总线扩展的单片机 Download PDF

Info

Publication number
CN104063343A
CN104063343A CN201410281175.4A CN201410281175A CN104063343A CN 104063343 A CN104063343 A CN 104063343A CN 201410281175 A CN201410281175 A CN 201410281175A CN 104063343 A CN104063343 A CN 104063343A
Authority
CN
China
Prior art keywords
chip microcomputer
data
data field
data bus
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410281175.4A
Other languages
English (en)
Other versions
CN104063343B (zh
Inventor
蔡秉铨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Jieli Technology Co Ltd
Original Assignee
Zhuhai Jieli Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=51551062&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN104063343(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Zhuhai Jieli Technology Co Ltd filed Critical Zhuhai Jieli Technology Co Ltd
Priority to CN201410281175.4A priority Critical patent/CN104063343B/zh
Publication of CN104063343A publication Critical patent/CN104063343A/zh
Application granted granted Critical
Publication of CN104063343B publication Critical patent/CN104063343B/zh
Ceased legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明数据总线扩展的单片机，包括内核处理器、数据总线控制器、地址总线控制器以及集成内置的数据存储器，由于数据存储器内置不需要占用I/O资源，能节省数据存储器的硬件成本，节省系统I/O资源，另外，扩展内部数据区为多个区域，且各个区域之间建立有物理连接，在单片机的内部数据区设立处理器访问内部数据区的空间地址，在单片机的外部数据区设立处理器访问外部数据区的空间地址，实现内部数据区和外部数据区的扩展，从而能够实现更高的访问效率。

Description

数据总线扩展的单片机
技术领域
本发明涉及处理器技术领域，特别是涉及数据总线扩展的单片机。
背景技术
对于现有的单片机应用方案，由于方案的复杂程度和功能的日益增长，数据区的使用也越来越紧张，为此，出现了多种外部数据区扩展的解决方案，但是，这种扩展是需要以扩展地址线总线和控制总线为代价的，与此同时，单片机的I/O资源也相应减少，从而造成I/O资源紧张。
另外，受限于数据区访问速度的原因，部分数据需要存放在访问速度较快的内部数据区，然而，在应用方案对数据使用越来越多的今天，内部数据区的使用也更加紧张。
为解决上述问题，目前常采用的方法是通过控制线来完成数据存储器的控制，地址线作为寻址空间控制，数据线作为数据交换，来完成整个数据总线的扩展，现在的技术方案均需要以增加外部硬件和占用本身的I/O资源为代价，造成成本的增加和本身资源的消耗。
发明内容
基于此，有必要针对目前单片机数据总线扩展实施成本高、自身I/O资源利用率低的问题，提供一种成本低廉、I/O资源利用率高的数据总线扩展的单片机。
一种数据总线扩展的单片机，包括内核处理器、数据总线控制器、地址总线控制器以及集成内置的数据存储器；
所述内核处理器分别与所述数据总线控制器以及所述地址总线控制器连接，所述数据存储器分别与所述数据总线控制器以及所述地址总线控制器连接；
所述数据存储器将数据映射于单片机的内部数据区和外部数据区，所述单片机内部数据区扩展为多区域，且各个区域之间物理连接，所述单片机的内部数据区设有内核处理器访问内部数据区的空间地址，所述单片机的外部数据区设有内核处理器访问外部数据区的空间地址。
本发明数据总线扩展的单片机，包括内核处理器、数据总线控制器、地址总线控制器以及集成内置的数据存储器，由于数据存储器内置不需要占用I/O资源，能节省数据存储器的硬件成本，节省系统I/O资源，另外，扩展内部数据区为多个区域，且各个区域之间建立有物理连接，在单片机的内部数据区设立处理器访问内部数据区的空间地址，在单片机的外部数据区设立处理器访问外部数据区的空间地址，实现内部数据区和外部数据区的扩展，从而能够实现更高的访问效率，所以本发明数据总线扩展的单片机是一种成本低廉、I/O资源利用率高的处理器。
附图说明
图1为本发明数据总线扩展的单片机其中一个实施例的结构示意图；
图2为本发明数据总线扩展的单片机其中一个实施例中内部数据区和外部数据区的区域划分示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下根据附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施仅仅用以解释本发明，并不限定本发明。
如图1所示，一种数据总线扩展的单片机，其特征在于，包括内核处理器100、数据总线控制器200、地址总线控制器300以及集成内置的数据存储器400；
所述内核处理器100分别与所述数据总线控制器200以及所述地址总线控制器300连接，所述数据存储器400分别与所述数据总线控制器200以及所述地址总线控制器300连接；
所述数据存储器400将数据映射于单片机的内部数据区和外部数据区，所述单片机内部数据区扩展为多区域，且各个区域之间物理连接，所述单片机的内部数据区设有内核处理器100访问内部数据区的空间地址，所述单片机的外部数据区设有内核处理器100访问外部数据区的空间地址。
地址空间的映射，将数据存储器的数据区映射到系统的内部数据区和外部数据区，让内核处理器可以访问到整个数据区，更快、更好实现数据交互。
本发明数据总线扩展的单片机，包括内核处理器、数据总线控制器、地址总线控制器以及集成内置的数据存储器，由于数据存储器内置不需要占用I/O资源，能节省数据存储器的硬件成本，节省系统I/O资源，另外，扩展内部数据区为多个区域，且各个区域之间建立有物理连接，在单片机的内部数据区设立处理器访问内部数据区的空间地址，在单片机的外部数据区设立处理器访问外部数据区的空间地址，实现内部数据区和外部数据区的扩展，从而能够实现更高的访问效率，所以本发明数据总线扩展的单片机是一种成本低廉、I/O资源利用率高的处理器。
在其中一个实施例中，所述单片机内部数据区支持直接寻址和间接寻址的寻址方式。
单片机内部数据区支持直接寻址和间接寻址的寻址方式使得访问数据更快。
如图2所示，在其中一个实施例中，所述单片机内部数据区扩展为4个区域。
在其中一个实施例中，所述内核处理器为51内核处理器。
51内核处理器是一种性能优良的内核处理器。
如图2所示，在其中一个实施例中，所述单片机内部数据区扩展为4个区域的范围分别为0x0000～0x00ff、0x0100～0x01ff、0x0200～0x02ff和0x0300～0x03ff。
如图2所示，在其中一个实施例中，所述单片机外部数据区域范围为0x0400～0xffff。
在上述三个实施例中，将单片机内部数据区扩展为四份，除了物理的连接以外，还需要同时增加处理器访问内部数据区的地址空间内部数据区的范围扩展到0x0000～0x00ff，0x0100～0x01ff，0x0200～0x02ff，0x0300～0x03ff，这四个区域，同时还增加了外部数据区，增加处理器的外部数据的访问地址空间，外部数据区的范围为0x0400～0xffff，从而实现内部数据区和外部数据区的扩展。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种数据总线扩展的单片机，其特征在于，包括内核处理器、数据总线控制器、地址总线控制器以及集成内置的数据存储器；
所述内核处理器分别与所述数据总线控制器以及所述地址总线控制器连接，所述数据存储器分别与所述数据总线控制器以及所述地址总线控制器连接；
所述数据存储器将数据映射于单片机的内部数据区和外部数据区，所述单片机内部数据区扩展为多区域，且各个区域之间物理连接，所述单片机的内部数据区设有内核处理器访问内部数据区的空间地址，所述单片机的外部数据区设有内核处理器访问外部数据区的空间地址。
2.根据权利要求1所述的数据总线扩展的单片机，其特征在于，所述单片机内部数据区支持直接寻址和间接寻址的寻址方式。
3.根据权利要求1或2所述的数据总线扩展的单片机，其特征在于，所述单片机内部数据区扩展为4个区域。
4.根据权利要求1或2所述的数据总线扩展的单片机，其特征在于，所述内核处理器为51内核处理器。
5.根据权利要求3所述的数据总线扩展的单片机，其特征在于，所述单片机内部数据区扩展为4个区域的范围分别为0x0000～0x00ff、0x0100～0x01ff、0x0200～0x02ff和0x0300～0x03ff。
6.根据权利要求4所述的数据总线扩展的单片机，其特征在于，所述单片机外部数据区域范围为0x0400～0xffff。
CN201410281175.4A 2014-06-20 2014-06-20 数据总线扩展的单片机 Ceased CN104063343B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410281175.4A CN104063343B (zh) 2014-06-20 2014-06-20 数据总线扩展的单片机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410281175.4A CN104063343B (zh) 2014-06-20 2014-06-20 数据总线扩展的单片机

Publications (2)

Publication Number Publication Date
CN104063343A true CN104063343A (zh) 2014-09-24
CN104063343B CN104063343B (zh) 2017-03-29

Family

ID=51551062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410281175.4A Ceased CN104063343B (zh) 2014-06-20 2014-06-20 数据总线扩展的单片机

Country Status (1)

Country Link
CN (1) CN104063343B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165641A (ja) * 1991-04-30 1993-07-02 Toshiba Corp シングルチップマイクロコンピュータ
JP2001209763A (ja) * 2000-01-24 2001-08-03 Sharp Corp １チップマイクロコンピュータおよびそれを内蔵したｉｃカード
US20040172515A1 (en) * 2003-02-27 2004-09-02 Cheng-Te Chuang Method for managing an external memory of a microprocessor
CN101339498A (zh) * 2007-07-05 2009-01-07 华东师范大学 采用risc结构的单片机
CN102063120A (zh) * 2010-12-03 2011-05-18 王学生 汽车故障诊断仪
CN103208021A (zh) * 2012-12-31 2013-07-17 成都凯路威电子有限公司 内置双存储器的rfid电子标签芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165641A (ja) * 1991-04-30 1993-07-02 Toshiba Corp シングルチップマイクロコンピュータ
JP2001209763A (ja) * 2000-01-24 2001-08-03 Sharp Corp １チップマイクロコンピュータおよびそれを内蔵したｉｃカード
US20040172515A1 (en) * 2003-02-27 2004-09-02 Cheng-Te Chuang Method for managing an external memory of a microprocessor
CN101339498A (zh) * 2007-07-05 2009-01-07 华东师范大学 采用risc结构的单片机
CN102063120A (zh) * 2010-12-03 2011-05-18 王学生 汽车故障诊断仪
CN103208021A (zh) * 2012-12-31 2013-07-17 成都凯路威电子有限公司 内置双存储器的rfid电子标签芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘志京: "基于C8051F02x单片机外部存储器的设计", 《北京印刷学院学报》 *

Also Published As

Publication number Publication date
CN104063343B (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
US20140359225A1 (en) Multi-core processor and multi-core processor system
US9734056B2 (en) Cache structure and management method for use in implementing reconfigurable system configuration information storage
TWI645334B (zh) 用於管理操作狀態資料之方法、記憶體模組及主機裝置
US9965384B2 (en) Method for managing multi-channel memory device to have improved channel switch response time and related memory control system
CN102226895B (zh) 协处理器和主处理器共享存储器的系统及访问方法
CN103902013B (zh) 存储器控制装置及方法
CN104102586B (zh) 一种地址映射处理的方法、装置
CN108845958B (zh) 一种交织器映射和动态内存管理系统及方法
CN103294641A (zh) 用于系统管理的有限状态机
CN108604211B (zh) 用于片上系统中的多区块数据事务的系统和方法
CN104798058B (zh) 功率状态转换期间高效存储/恢复状态信息的方法及设备
CN101504632B (zh) 一种dma数据传输方法、系统及一种dma控制器
CN103116475B (zh) 一种自动精简配置扩容的方法
CN104035903A (zh) 一种基于可重构技术的二维数据访问动态自适应方法
CN103412829A (zh) 扩大mcu程序地址空间的方法及装置
WO2013186430A2 (en) Method, apparatus, and computer program product for fast context switching of application specific processors
US10318428B2 (en) Power aware hash function for cache memory mapping
CN104808950A (zh) 对嵌入式存储器元件的模式依赖性访问
CN104063343A (zh) 数据总线扩展的单片机
CN205302306U (zh) 一种嵌入式系统
CN104750425A (zh) 一种存储系统及其非易失性存储器的控制方法
CN203966110U (zh) 数据总线扩展的单片机
CN103383652A (zh) 计算机平台多个操作系统的切换方法
US20140351546A1 (en) Method and apparatus for mapping a physical memory having a plurality of memory regions
US10852810B2 (en) Adaptive power down of intra-chip interconnect

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 519085 Guangdong city of Zhuhai province Jida West Road No. 107 Building 9 Building (1-4)

Applicant after: Zhuhai jelee Polytron Technologies Inc

Address before: 603 housing units of T 519085 in Guangdong city of Zhuhai Province town Harbour Road technology road main building 10 floor Sixth

Applicant before: Zhuhai Jieli Technology Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
IW01 Full invalidation of patent right

Decision date of declaring invalidation: 20171228

Decision number of declaring invalidation: 34196

Granted publication date: 20170329

IW01 Full invalidation of patent right