CN104052604B - 一种防破解puf结构 - Google Patents

一种防破解puf结构 Download PDF

Info

Publication number
CN104052604B
CN104052604B CN201410221390.5A CN201410221390A CN104052604B CN 104052604 B CN104052604 B CN 104052604B CN 201410221390 A CN201410221390 A CN 201410221390A CN 104052604 B CN104052604 B CN 104052604B
Authority
CN
China
Prior art keywords
puf
switched
capacitive
circuits
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410221390.5A
Other languages
English (en)
Other versions
CN104052604A (zh
Inventor
万美琳
贺章擎
韩爽
李聪
戴葵
邹雪城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201410221390.5A priority Critical patent/CN104052604B/zh
Publication of CN104052604A publication Critical patent/CN104052604A/zh
Application granted granted Critical
Publication of CN104052604B publication Critical patent/CN104052604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种防破解物理不可克隆函数PUF结构。首先PUF基本单元为容性电路采用开关电容电路捕获电容的工艺偏差，将其转变为电压偏差，以实现物理不可克隆函数；其次采用电容敏感的输入输出耦合正反馈比较器将开关电容电路产生的电压偏差值放大，转变为PUF 0/1密钥；然后采用多个PUF容性基本单元构成容性阵列，保护整个芯片：将每个PUF容性基本单元中所采样电容的上极板以顶层金属走线，并与地线混合绕线，将每个PUF容性基本单元中所采样电容的下极板以次顶层金属走线，并与地线混合绕线。所有走线都覆盖PUF电路、内核电路和需要保护的其他电路。本发明防破解PUF结构在获得良好物理不可克隆特性的同时，能够有效防止探针、破坏重建等外部攻击。

Description

一种防破解PUF结构
技术领域
本发明主要涉及基于PUF的身份认证、密钥生成和防伪技术等的设计领域，特指一种防破解PUF结构。
背景技术
物理不可克隆函数(Physical Unclonable Function，简称PUF)最早由Pappu于2001年3月在《Physical One-Way Functions》中提出，随后很快就出现了基于光学、电磁学和电子学等原理的多种PUF结构，并被广泛的用于身份认证、安全密钥生成和防伪技术等领域。随着集成电路技术的迅速发展，采用PUF技术的集成电路芯片也很快出现，并在芯片安全和防伪领域得到广泛的应用。PUF电路主要通过捕获芯片在制造过程中不可避免产生的工艺偏差，从而生成无限多的，具有唯一性和不可克隆性的输出，这些输出不可预测，即使芯片制造商也无法复制，因此极大的提高了芯片的安全级别。
近些年来，出现了许多种PUF电路结构。因为这些PUF电路对工艺的敏感性和自身结构的特性存在很多不同之处，所以其表现出不同的性能。比如，基于双堆叠反向延迟单元的PUF电路对工艺的敏感特性较差，但是随着电源电压的变化，其延迟单元的延迟时间基本不变，于是PUF输出的唯一性很差，稳定性较好；基于电流饥饿型延迟单元的PUF电路对工艺的敏感特性较好，但是随着电源电压的变化，其延迟单元的延迟时间有较大的变化，于是对应PUF输出的唯一性较好，稳定性很差。因此，亟需设计一种新型的PUF电路结构，来保证对应PUF的输出同时具备良好的唯一性和稳定性。
同时，现有的PUF结构都不具有完备的防破解功能，无法同时防止外部探针探测和破坏-重建等攻击。对于分压型或SRAM等阻性敏感PUF而言，PUF输出值捕获的是电阻的工艺随机特性，现今外部探针可以做到非常高的接触电阻，当探针探测PUF输出值时，并不会引起采样电阻的变化，从而存在PUF密钥被探针盗取的风险。同样，对于延迟类的PUF而言，虽然该类为容性敏感PUF，当外部探针探测时，会引起采样单元电容的变化，从而可能导致PUF的输出值发生变化。但是该类PUF并不不能防止外部小范围破坏-重建攻击，即将所采样单元保护线在小范围内破坏，留出探测点，然后在外围对保护线进行重建，这样对采样单元电容的影响非常小，而探针可以直接透过保护线探测内部核心信号，从而实现破解PUF的目的。可以看出，现有的分压型、SRAM和延迟类的PUF都不能实现完备的防破解功能，因此亟需设计一种防破解PUF结构，在保证对应PUF输出具备良好的唯一性和稳定性的同时，还具有完备的防破解特性。
发明内容
本发明要解决的问题就在于：针对现有芯片安全等技术问题，本发明提供一种输出统计分布特性好、稳定性高，具有完备防破解功能，可用于安全密钥生成、芯片身份认证和防伪技术等领域的新型的防破解PUF结构。
为解决上述技术问题，本发明提出的解决方案为：
一种防破解PUF结构，由多个PUF容性基本单元构成容性阵列，其特征在于：每个PUF容性基本单元包含开关电容电路、控制电路、比较器、顶层金属走线及次顶层金属走线，控制电路分别与开关电容电路和比较器相连，开关电容电路的信号输出经比较器放大后输出；开关电容电路分别与顶层金属走线及次顶层金属走线相连，在顶层金属和次顶层金属分别采用电容上极板和电容下极板作为敏感的信号线，并分别与地线混合绕线，且混合绕线覆盖PUF电路、内核电路和芯片需要保护的电路；所述的比较器为电容敏感的输入输出耦合正反馈比较器；
多个PUF容性基本单元构成容性阵列覆盖整个芯片的PUF电路、内核电路和芯片需要保护的电路；
开关电容电路捕获芯片电容的工艺偏差，并转换为电压偏差，以实现物理不可克隆函数；比较器将开关电容电路产生的电压偏差值放大，转变为PUF输出0/1密钥，控制电路对PUF基本单元的工作状态进行使能，产生PUF密钥后，控制电路关闭PUF基本单元。
所述的电容敏感的输入输出耦合正反馈比较器为锁存器latch，latch将开关电容电路产生的电压偏差值放大，转变为PUF 0/1密钥；由于latch所有节点的电容值都参加开关电容电路的电容分压，进而会影响PUF输出密钥的值。由此，实现了从工艺采样路径到电压放大路径，再到信号输出路径都为容性敏感的目的。
本发明针对PUF输出值的唯一性和稳定性，采用开关电容电路捕获金属电容的工艺偏差，将其转变为电压偏差，以实现物理不可克隆函数。由于开关电容电路采样的是电容的比值，而金属电容具有很好的工艺差异性，其比值不随温度、电压等变化，因此该基于开关电容采样电路的PUF结构具有良好的唯一性和稳定性；同时，针对防破解特性，本发明提出了完备的防破解方法：首先，基本PUF电路为容性电路，由于开关电容电路不仅能实现良好的唯一性和稳定性，还能进行容值变化检测。当存在外部探针攻击和破坏-重建攻击时，必然会破坏PUF电路中相应节点的电容值，而开关电容电路能够非常灵敏地检测该电容变化，并最终反映到PUF输出值的变化，从而能够有效防止外部攻击；其次，采用latch作为一种容性敏感的输入输出耦合正反馈比较器将开关电容电路产生的电压偏差值放大，转变为PUF 0/1密钥。由于该比较器的输入输出信号连接在一起，这样整个比较器的输入和输出端都是电容敏感的，其所有节点电容值都参与开关电容电路的电容分压，比较器任何节点的电容变化都会引起整个PUF输出值的变化，能够充分保证PUF基本单元的所有通路都为电容敏感点，不被外部攻击所探测；最后，采用多个PUF容性基本单元构成容性阵列，并将其容性敏感的信号线覆盖所有电路，保护整个芯片：将PUF容性基本单元中所采样电容的上极板以顶层金属走线，并与地线混合绕线，覆盖PUF电路、内核电路(CORE)和芯片需要保护的电路；将PUF容性基本单元中所采样电容的下极板以次顶层金属走线，并与地线混合绕线，覆盖PUF电路、内核电路(CORE)和需要保护的其他电路。在顶层和次顶层金属层，容性保护线与地线混合紧密绕线，任何外部小范围破坏-重建攻击和探针攻击将直接影响顶层金属和次顶层金属中的容性敏感信号线的电容值，从而影响PUF电路的输出密钥值。这样，整个芯片处于容性敏感的保护线下，能够有效保护整个芯片。
与现有技术相比，本发明的优点就在于：
1、PUF的输出具备高的稳定性。与传统的PUF电路结构相比，本发明通过对金属电容(包括MIM电容和寄生电容)比值进行采样，当电压和温度变化时，虽然电容的绝对值会发生变化，但它们的比值是恒定的，因而保证PUF的输出在大的温度和电压变化范围内保持不变。这也符合PUF电路输出对制造工艺敏感，而对其它诸如温度和电压物理参数不敏感的要求。
2、PUF具有完备的防破解特性。与传统的PUF电路结构相比，本发明在顶层金属层和次顶层金属层采用容性敏感信号线保护整个芯片，且PUF整个通路(包括开关电容电路、容性敏感比较器等)都是容性敏感的，能够有效防止外部探针攻击。同时，采用信号线盒地线交叉混合紧密绕线，能够有效防止外部破坏-重建攻击。
附图说明
图1是传统的PUF电路结构示意图；
图2是本发明PUF结构图；
图3是本发明PUF结构中开关电容电路结构图；
图4是本发明PUF结构中输入输出耦合正反馈比较器结构图；
图5是本发明PUF结构顶层金属走线示意图；
图6是本发明PUF结构次顶层金属走线示意图。
具体实施方式
以下将结合附图和具体实施例对本发明做进一步详细说明。
图2所示为本发明的新型防破解PUF结构的示例图，由多个PUF容性基本单元构成容性阵列，每个PUF容性基本单元包括控制电路、开关电容电路、比较器、顶层金属走线及次顶层金属走线；控制电路分别与开关电容电路和比较器相连，开关电容电路的信号输出经比较器放大后输出；开关电容电路分别与顶层金属走线及次顶层金属走线相连，在顶层金属和次顶层金属分别采用电容上极板和电容下极板作为敏感的信号线，并分别与地线混合绕线，且混合绕线覆盖PUF电路、内核电路和芯片需要保护的电路；所述的比较器为锁存器(latch)，作为电容敏感的输入输出耦合正反馈比较器；
多个PUF容性基本单元构成容性阵列覆盖整个芯片的PUF电路、内核电路和芯片需要保护的电路；
开关电容电路捕获芯片电容的工艺偏差，并转换为电压偏差，以实现物理不可克隆函数；比较器将开关电容电路产生的电压偏差值放大，转变为PUF输出0/1密钥，控制电路对PUF基本单元的工作状态进行使能，产生PUF密钥后，控制电路关闭PUF基本单元。
在该结构中，在顶层金属和次顶层金属，分别采用电容上、下极板作为敏感的信号线与地线混合绕线覆盖PUF电路、内核电路和芯片需要保护的电路；开关电容电路对信号线电容差值进行采样，并将其转换为电压差值；电容敏感的比较器则检测该电压差值并进一步放大，进而转变为PUF 0/1输出值。当出现外部攻击时，顶层金属和次顶层金属的电容值必然发生改变，开关电容电路检测到电容值的变化，并进一步转变为电压的变化，而比较器检测该电压变化并进一步放大，从而引起PUF输出值的变化，最终导致PUF密钥的变化，从而达到防破解的功能。
图3所示为本发明PUF结构中开关电容电路结构图。当使能信号EN＝0时，电路处于放/充电状态，所有电容存储的电荷都为固定值。当使能EN信号EN＝1时，电路处于电荷再分布状态，此时根据电荷守恒，由于N、P两条支路的电路环境相同，可知N、P两点的电压相同。但在实际生产过程中，由于存在工艺偏差，电容偏离设计值，此时N、P两点的电压差约为VN-VP≈K(ΔCN/C-ΔCP/C)，从而实现了将电容偏差转换为电压偏差的功能。可以看出，由工艺偏差造成的电容偏差经过开关电容电路采样后转变为了电压偏差。其中C2N，C2P，C1N和C1P可以是具体的MOS电容或者MIM电容，也可以是金属线之间的寄生电容或者MOS管的寄生电容。
当开关电容电路将由工艺偏差造成的电容偏差转变为电压偏差后，采用图4所示的锁存器(latch)，输入输出耦合正反馈比较器电路将电压偏差进一步放大至轨到轨信号，从而输出0/1序列PUF密钥。由于输入端和输出端连在一起，该比较器的任何一个节点的寄生电容都参与开关电容电路的电荷再分配，这也就意味着比较器所有节点都会直接影响PUF输出密钥值，从而可以全方位防止外部攻击。
图5和图6所示为本发明PUF结构中PUF电容单元阵列顶层金属和次顶层金属走线示意图，将每个PUF基本单元的开关电容电路所采样电容C1N和C1P的上极板以顶层金属走线，并与地线混合绕线，覆盖PUF电路、内核电路和其他需要保护的电路；将每个PUF基本单元的开关电容电路所采样电容C1N和C1P的下极板以次顶层金属走线，并与地线混合绕线，覆盖PUF电路、内核电路和其他需要保护的电路。在顶层和次顶层金属层，保护线与地线混合紧密绕线，能够有效防止外部小范围破坏-重建攻击。而整个芯片处于容性敏感的保护线下，能够对整个芯片进行有效保护。
综上所述，基于本发明结构的PUF电路利用开关电容电路检测IC制造过程中的电容工艺偏差，产生具有良好唯一性和稳定性不可克隆的物理输出。同时，在顶层和次顶层用电容敏感的信号线与地线混合绕线覆盖整个芯片，并用一种输入输出耦合正反馈比较器检测信号线电容偏差引起的电压偏差，能够有效检测外部探针探测攻击和破坏-重建攻击并最终引起PUF输出密钥的变化，从而能起到防止探针探测和破坏-重建外部攻击的作用。由此可见，本发明防破解PUF结构在获得良好的物理不可克隆特性的同时，能够有效防止探针、破坏重建等外部攻击，具有完备的防攻击特性。

Claims (2)

1.一种防破解PUF结构，由多个PUF容性基本单元构成容性阵列，其特征在于：每个PUF容性基本单元包含开关电容电路、控制电路、比较器、顶层金属走线及次顶层金属走线，控制电路分别与开关电容电路和比较器相连，开关电容电路的信号输出经比较器放大后输出；开关电容电路分别与顶层金属走线及次顶层金属走线相连，在顶层金属和次顶层金属分别采用电容上极板和电容下极板作为敏感的信号线，并分别与地线混合绕线，且混合绕线覆盖PUF电路、内核电路和芯片需要保护的电路；所述的比较器为电容敏感的输入输出耦合正反馈比较器；
多个PUF容性基本单元构成容性阵列覆盖整个芯片的PUF电路、内核电路和芯片需要保护的电路；
开关电容电路捕获芯片电容的工艺偏差，并转换为电压偏差，以实现物理不可克隆函数；比较器将开关电容电路产生的电压偏差值放大，转变为PUF输出0/1密钥；控制电路对PUF基本单元进行使能，产生PUF密钥后，控制电路关闭PUF基本单元。
2.根据权利要求1所述的一种防破解PUF结构，其特征在于：所述的电容敏感的输入输出耦合正反馈比较器为锁存器latch，latch将开关电容电路产生的电压偏差值放大，转变为PUF 0/1密钥；由于latch所有节点的电容值都参加开关电容电路的电容分压，进而会影响PUF输出密钥的值。
CN201410221390.5A 2014-05-23 2014-05-23 一种防破解puf结构 Active CN104052604B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410221390.5A CN104052604B (zh) 2014-05-23 2014-05-23 一种防破解puf结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410221390.5A CN104052604B (zh) 2014-05-23 2014-05-23 一种防破解puf结构

Publications (2)

Publication Number Publication Date
CN104052604A CN104052604A (zh) 2014-09-17
CN104052604B true CN104052604B (zh) 2017-04-19

Family

ID=51504989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410221390.5A Active CN104052604B (zh) 2014-05-23 2014-05-23 一种防破解puf结构

Country Status (1)

Country Link
CN (1) CN104052604B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092885A (ja) * 2015-11-17 2017-05-25 ソニー株式会社 信号処理回路および方法
CN106353619B (zh) * 2016-09-14 2019-02-12 电子科技大学 芯片防伪电路
CN107220563B (zh) * 2017-04-29 2020-02-14 苏州芯动科技有限公司 一种基于电容偏差的puf电路
CN107292200B (zh) * 2017-05-02 2018-07-10 湖北工业大学 基于开关电容的强puf电路结构
CN108875417B (zh) * 2017-05-09 2020-05-08 中芯国际集成电路制造(上海)有限公司 Puf特征值的生成方法和具有puf的器件
CN107729774B (zh) * 2017-10-13 2021-02-19 东南大学 一种基于反馈延时差调整的高稳定apuf电路
CN111436210B (zh) * 2018-11-15 2023-09-22 深圳市汇顶科技股份有限公司 一种基于芯片的puf结构与方法
CN111241600B (zh) * 2018-11-29 2023-04-11 裕太微电子股份有限公司 一种基于电阻加工不确定性的puf电路及其工作方式
CN109934021B (zh) * 2019-01-28 2023-08-08 湖北大学 防探针探测的开关电容puf电路的布局方法
CN109871716A (zh) * 2019-02-25 2019-06-11 湖北工业大学 针对sc puf电路的可靠性增强结构及其增强方法
CN111832234B (zh) * 2019-03-26 2024-07-12 北京普安信科技有限公司 一种芯片布局方法
CN110633777B (zh) * 2019-08-07 2021-06-15 杭州未名信科科技有限公司 一种物理不可复制功能标签产生方法及电路
CN111916400B (zh) * 2020-07-22 2023-06-27 湖北大学 基于衬底耦合容性puf的芯片防半侵入式攻击方法
CN115630408B (zh) * 2022-12-21 2023-03-31 湖北工业大学 一种pcb-芯片混合指纹的安全提取结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103336930A (zh) * 2013-05-28 2013-10-02 戴葵 一种新型的puf电路体系结构
CN103778374A (zh) * 2014-02-19 2014-05-07 邹候文 可信终端、双信道卡、抗克隆芯片、芯片指纹和抗信道攻击的方法
CN103810446A (zh) * 2012-11-15 2014-05-21 中国科学院研究生院 基于片上全局互连随机延时网络的物理不可克隆函数电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2337263B1 (en) * 2009-12-17 2020-02-12 Nxp B.V. Token comprising improved physical unclonable function

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103810446A (zh) * 2012-11-15 2014-05-21 中国科学院研究生院 基于片上全局互连随机延时网络的物理不可克隆函数电路
CN103336930A (zh) * 2013-05-28 2013-10-02 戴葵 一种新型的puf电路体系结构
CN103778374A (zh) * 2014-02-19 2014-05-07 邹候文 可信终端、双信道卡、抗克隆芯片、芯片指纹和抗信道攻击的方法

Also Published As

Publication number Publication date
CN104052604A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN104052604B (zh) 一种防破解puf结构
CN109493898B (zh) 物理不可克隆函数单元
Wan et al. An invasive-attack-resistant PUF based on switched-capacitor circuit
EP3123395B1 (en) Capacitive fingerprint sensor with improved sensing element
CN103730165B (zh) 对物理元件进行特定有序的执行的系统和方法
CN107544607B (zh) 一种利用基准电流源的电流型puf电路
CN104252636B (zh) 具有电容式安全屏蔽的设备
CN104283549B (zh) 一种基于mosfet零温度系数点的puf电路
CN106257427A (zh) 热检测电路
Rozenberg et al. The metal–insulator transition in the hubbard model at zero temperature ii
TW201624345A (zh) 具有在感測元件內的解調變電路系統之電容式指紋感測裝置
CN105760785B (zh) 一种基于时域差分电流测量的物理不可克隆芯片电路
JP2020501438A (ja) 裏面セキュリティ・シールド
Sahay et al. Recent trends in hardware security exploiting hybrid CMOS-resistive memory circuits
CN105158674B (zh) 利用寄生效应的硬件木马检测方法和系统
CN108352985A (zh) 信号处理电路与方法
Vivekraja et al. Circuit-level techniques for reliable physically uncloneable functions
Jeon et al. Towards zero bit-error-rate physical unclonable function: Mismatch-based vs. physical-based approaches in standard CMOS technology
CN102880840A (zh) 一种用于防御攻击的电流型物理不可克隆函数电路
Arafin et al. A survey on memristor modeling and security applications
CN111684721A (zh) 用于生成随机比特样本的方法和系统
Wang et al. A low-overhead PUF based on parallel scan design
CN108169694A (zh) 一种具有温度、工艺补偿功能的毛刺检测电路
CN107292200B (zh) 基于开关电容的强puf电路结构
CN106353619B (zh) 芯片防伪电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant