CN104052406A - 一种倍频电路及倍频方法 - Google Patents
一种倍频电路及倍频方法 Download PDFInfo
- Publication number
- CN104052406A CN104052406A CN201410322106.3A CN201410322106A CN104052406A CN 104052406 A CN104052406 A CN 104052406A CN 201410322106 A CN201410322106 A CN 201410322106A CN 104052406 A CN104052406 A CN 104052406A
- Authority
- CN
- China
- Prior art keywords
- frequency
- output
- type flip
- flip flop
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及一种倍频电路及倍频方法。该倍频电路利用D触发器产生与输入脉冲同频的脉冲，接入与非门的一个输入端，利用信号的传输延迟产生高频脉冲，通过12位的二进制计数器对其计数，并通过数模转换芯片和运放将其转换为电压模拟量，采用比较器与倍频设定值相比较，如果产生的脉冲频率比设定值高，输出高电平，将D触发器复位，与非门停止输出高频脉冲，如果产生的脉冲频率比设定值低，则继续输出高频脉冲，直到达到设定的频率。本发明电路结构简单，易于实现，成本低廉，可广泛在应用各个领域。
Description
技术领域
本发明涉及一种倍频电路及倍频方法。
背景技术
目前常用的倍频方法是锁相环法，锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如图1所示。
发明内容
本发明的目的在于提供一种倍频电路及倍频方法，该倍频电路电路结构简单，易于实现，成本低廉，可广泛在应用各个领域。
为实现上述目的，本发明的技术方案是：一种倍频电路，包括一D触发器、一与非门、一二进制计数器、一数模转换芯片、一运放、一比较器、第一至第四电阻、一可变电阻器、第一至第二电容和一二极管；所述D触发器的时钟输入端连接至一脉冲信号输出端，所述D触发器的S端接GND，所述D触发器的R端经第一电阻连接至GND，所述D触发器的正相输出端连接至所述与非门的第一输入端，所述D触发器的反相输出端分别连接至所述D触发器的D端和所述二进制计数器的R端；所述与非门的第二输入端与所述与非门的输出端和所述二进制计数器的时钟信号输入端连接，所述与非门的输出端作为高频脉冲输出端；所述二进制计数器的并行输出端连接至所述数模转换芯片的并行输入端；所述数模转换芯片的ref端接至+12V，所述数模转换芯片的FB端经第二电阻与所述第一电容的一端、所述运放的输出端和第三电阻的一端连接，所述数模转换芯片的第一输出端接GND，所述数模转换芯片的第二输出端与所述第一电容的另一端和所述运放的反相输入端连接，所述运放的正相输入端连接至GND；所述第三电阻的另一端分别连接至所述比较器的正相输入端和第四电阻的一端连接，所述第四电阻的另一端与所述可变电阻器的变阻端和所述第二电容的一端连接，所述第二电容的另一端连接至地；所述可变电阻器的一端连接至+2.5V，所述可变电阻器的另一端连接至GND；所述比较器的的反相输入端连接至GND，所述比较器的输出端经所述二极管连接至所述D触发器的R端。
在本发明实施例中，所述D触发器为CMOS4013。
在本发明实施例中，所述与非门为CMOS4011。
在本发明实施例中，所述二进制计数器为12位二进制计数器，该二进制计数器为CMOS 4040。
在本发明实施例中，所述数模转换芯片为AD7521。
在本发明实施例中，所述运放为LF347。
在本发明实施例中，所述比较器为LF347。
本发明还提供了一种基于上述倍频电路的倍频方法，包括如下步骤，
步骤S1：利用D触发器产生与输入脉冲同频的脉冲，并经所述与非门的一个输入引脚，利用信号的传输延迟产生高频脉冲；
步骤S2：通过二进制计数器对步骤S1产生的高频脉冲进行计数，并通过数模转换芯片和运放将该计数值转换为电压模拟量；
步骤S3：将所述步骤S2的电压模拟量通过比较器与倍频设定值相比较；
步骤S4：若电压模拟量比倍频设定值高，则比较器输出端输出高电平，将D触发器复位，使得与非门停止输出高频脉冲，若电压模拟量比倍频设定值低，则与非门继续输出高频脉冲，直到达到倍频设定值。
相较于现有技术，本发明具有以下有益效果：本发明电路结构简单，易于实现，成本低廉，可广泛在应用各个领域。
附图说明
图1为现有锁相环原理框图。
图2是本发明的倍频电路原理框图。
具体实施方式
下面结合附图，对本发明的技术方案进行具体说明。
如图2所示，本发明的一种倍频电路，包括一D触发器（本实施例中采用CMOS4013）、一与非门（本实施例中采用CMOS4011）、一二进制计数器（本实施例中采用12位二进制计数器CMOS4040）、一数模转换芯片（本实施例中采用AD7521）、一运放（本实施的运放采用集成4运放的LF347的其中一运放）、一比较器（本实施的比较器采用集成4运放的LF347的其中一运放）、第一至第四电阻、一可变电阻器、第一至第二电容和一二极管；所述D触发器的时钟输入端连接至一脉冲信号输出端，所述D触发器的S端接GND，所述D触发器的R端经第一电阻连接至GND，所述D触发器的正相输出端连接至所述与非门的第一输入端，所述D触发器的反相输出端分别连接至所述D触发器的D端和所述二进制计数器的R端；所述与非门的第二输入端与所述与非门的输出端和所述二进制计数器的时钟信号输入端连接，所述与非门的输出端作为高频脉冲输出端；所述二进制计数器的并行输出端连接至所述数模转换芯片的并行输入端（即12位二进制计数器的12位并行输出端与数模转换芯片的12位并行输入端一一对应连接）；所述数模转换芯片的ref端接至+2.5V，所述数模转换芯片的FB端经第二电阻与所述第一电容的一端、所述运放的输出端和第三电阻的一端连接，所述数模转换芯片的第一输出端接GND，所述数模转换芯片的第二输出端与所述第一电容的另一端和所述运放的反相输入端连接，所述运放的正相输入端连接至GND；所述第三电阻的另一端分别连接至所述比较器的正相输入端和第四电阻的一端连接，所述第四电阻的另一端与所述可变电阻器的变阻端和所述第二电容的一端连接，所述第二电容的另一端连接至地；所述可变电阻器的一端连接至+12V，所述可变电阻器的另一端连接至GND；所述比较器的的反相输入端连接至GND，所述比较器的输出端经所述二极管连接至所述D触发器的R端。
本发明的倍频电路的基本原理：如图2所示，利用D触发器（IC1）产生与输入脉冲同频的脉冲，接入与非门（IC2）的一个输入引脚，利用信号的传输延迟产生高频脉冲，通过12位的二进制计数器（IC3）对其计数，并通过数模转换芯片（IC4）和运放（IC5A）将其转换为电压模拟量，并用比较器（IC5B）与倍频设定值（电压值）相比较，如果产生的脉冲频率比设定值高，输出高电平，将D触发器（IC1）复位，与非门（IC2）停止输出高频脉冲，如果产生的脉冲频率比设定值低，则继续输出高频脉冲，直到达到设定的频率。
本发明通过简单的CMOS4000系列通用数字集成电路搭建了倍频电路，该电路通过电位器输出倍频连续可调的脉冲，具有较低的成本，可广泛在应用各个领域。
本发明还提供了一种基于上述倍频电路的倍频方法，包括如下步骤，
步骤S1：利用D触发器产生与输入脉冲同频的脉冲，并经所述与非门的一个输入引脚，利用信号的传输延迟产生高频脉冲；
步骤S2：通过二进制计数器对步骤S1产生的高频脉冲进行计数，并通过数模转换芯片和运放将该计数值转换为电压模拟量；
步骤S3：将所述步骤S2的电压模拟量通过比较器与倍频设定值相比较；
步骤S4：若电压模拟量比倍频设定值高，则比较器输出端输出高电平，将D触发器复位，使得与非门停止输出高频脉冲，若电压模拟量比倍频设定值低，则与非门继续输出高频脉冲，直到达到倍频设定值。
以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。
Claims (8)
1.一种倍频电路，其特征在于：包括一D触发器、一与非门、一二进制计数器、一数模转换芯片、一运放、一比较器、第一至第四电阻、一可变电阻器、第一至第二电容和一二极管；所述D触发器的时钟输入端连接至一脉冲信号输出端，所述D触发器的S端接GND，所述D触发器的R端经第一电阻连接至GND，所述D触发器的正相输出端连接至所述与非门的第一输入端，所述D触发器的反相输出端分别连接至所述D触发器的D端和所述二进制计数器的R端；所述与非门的第二输入端与所述与非门的输出端和所述二进制计数器的时钟信号输入端连接，所述与非门的输出端作为高频脉冲输出端；所述二进制计数器的并行输出端连接至所述数模转换芯片的并行输入端；所述数模转换芯片的ref端接至+2.5V，所述数模转换芯片的FB端经第二电阻与所述第一电容的一端、所述运放的输出端和第三电阻的一端连接，所述数模转换芯片的第一输出端接GND，所述数模转换芯片的第二输出端与所述第一电容的另一端和所述运放的反相输入端连接，所述运放的正相输入端连接至GND；所述第三电阻的另一端分别连接至所述比较器的正相输入端和第四电阻的一端连接，所述第四电阻的另一端与所述可变电阻器的变阻端和所述第二电容的一端连接，所述第二电容的另一端连接至地；所述可变电阻器的一端连接至+12V，所述可变电阻器的另一端连接至GND；所述比较器的的反相输入端连接至GND，所述比较器的输出端经所述二极管连接至所述D触发器的R端。
2.根据权利要求1所述的一种倍频电路，其特征在于：所述D触发器为CMOS4013。
3.根据权利要求1所述的一种倍频电路，其特征在于：所述与非门为CMOS4011。
4.根据权利要求1所述的一种倍频电路，其特征在于：所述二进制计数器为12位二进制计数器，该二进制计数器为CMOS4040。
5.根据权利要求1所述的一种倍频电路，其特征在于：所述数模转换芯片为AD7521。
6.根据权利要求1所述的一种倍频电路，其特征在于：所述运放为LF347。
7.根据权利要求1所述的一种倍频电路，其特征在于：所述比较器为LF347。
8.一种基于权利要求1倍频电路的倍频方法，其特征在于：包括如下步骤，
步骤S1：利用D触发器产生与输入脉冲同频的脉冲，并经所述与非门的一个输入引脚，利用信号的传输延迟产生高频脉冲；
步骤S2：通过二进制计数器对步骤S1产生的高频脉冲进行计数，并通过数模转换芯片和运放将该计数值转换为电压模拟量；
步骤S3：将所述步骤S2的电压模拟量通过比较器与倍频设定值相比较；
步骤S4：若电压模拟量比倍频设定值高，则比较器输出端输出高电平，将D触发器复位，使得与非门停止输出高频脉冲，若电压模拟量比倍频设定值低，则与非门继续输出高频脉冲，直到达到倍频设定值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410322106.3A CN104052406B (zh) | 2014-07-08 | 2014-07-08 | 一种倍频电路及倍频方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410322106.3A CN104052406B (zh) | 2014-07-08 | 2014-07-08 | 一种倍频电路及倍频方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104052406A true CN104052406A (zh) | 2014-09-17 |
| CN104052406B CN104052406B (zh) | 2016-10-05 |
Family
ID=51504852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410322106.3A Expired - Fee Related CN104052406B (zh) | 2014-07-08 | 2014-07-08 | 一种倍频电路及倍频方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104052406B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10215153A (ja) * | 1997-01-30 | 1998-08-11 | Toshiba Corp | クロック逓倍回路及び半導体集積回路 |
| CN1841921A (zh) * | 2005-04-03 | 2006-10-04 | 鸿富锦精密工业（深圳）有限公司 | 倍频电路 |
| CN1866744A (zh) * | 2005-10-10 | 2006-11-22 | 华为技术有限公司 | 数字逻辑锁相环的实现装置 |
| CN2884690Y (zh) * | 2005-11-11 | 2007-03-28 | 中兴通讯股份有限公司 | 时钟同步倍频电路 |
| US7236557B1 (en) * | 2003-07-11 | 2007-06-26 | Xilinx, Inc. | Counter-based clock multiplier circuits and methods |
| CN102158205A (zh) * | 2011-03-14 | 2011-08-17 | 北京龙芯中科技术服务中心有限公司 | 一种时钟倍频器和装置及时钟倍频方法 |
| CN203933570U (zh) * | 2014-07-08 | 2014-11-05 | 福州大学 | 一种倍频电路 |
-
2014
- 2014-07-08 CN CN201410322106.3A patent/CN104052406B/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10215153A (ja) * | 1997-01-30 | 1998-08-11 | Toshiba Corp | クロック逓倍回路及び半導体集積回路 |
| US7236557B1 (en) * | 2003-07-11 | 2007-06-26 | Xilinx, Inc. | Counter-based clock multiplier circuits and methods |
| CN1841921A (zh) * | 2005-04-03 | 2006-10-04 | 鸿富锦精密工业（深圳）有限公司 | 倍频电路 |
| CN1866744A (zh) * | 2005-10-10 | 2006-11-22 | 华为技术有限公司 | 数字逻辑锁相环的实现装置 |
| CN2884690Y (zh) * | 2005-11-11 | 2007-03-28 | 中兴通讯股份有限公司 | 时钟同步倍频电路 |
| CN102158205A (zh) * | 2011-03-14 | 2011-08-17 | 北京龙芯中科技术服务中心有限公司 | 一种时钟倍频器和装置及时钟倍频方法 |
| CN203933570U (zh) * | 2014-07-08 | 2014-11-05 | 福州大学 | 一种倍频电路 |
Non-Patent Citations (1)
| Title |
|---|
| 田玉敏等: ""一种实用倍频电路的设计及其应用"", 《电子计算机与外部设备》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104052406B (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7816959B1 (en) | Clock circuit for reducing long term jitter | |
| US10009166B2 (en) | Hybrid clock data recovery circuit and receiver | |
| US20140266353A1 (en) | Mixed signal tdc with embedded t2v adc | |
| CN101510777A (zh) | 相位同步电路和接收器 | |
| US8368436B1 (en) | Programmable frequency synthesizer with I/Q outputs | |
| CN105024693A (zh) | 一种低杂散锁相环频率综合器电路 | |
| CN111404545B (zh) | 带数字修调功能的振荡器电路和时钟信号生成方法 | |
| TW201820790A (zh) | 頻率合成裝置及其方法 | |
| US7859313B2 (en) | Edge-missing detector structure | |
| CN107565956B (zh) | 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法 | |
| CN105656479B (zh) | 一种宽锁定范围低压控振荡器增益的锁相环电路 | |
| JP4733152B2 (ja) | 周波数制御回路およびｃｄｒ回路 | |
| CN101431331B (zh) | 一种锁相环的自校准方法及电路 | |
| US8373511B2 (en) | Oscillator circuit and method for gain and phase noise control | |
| Prasad et al. | A review of phase locked loop | |
| CN203933570U (zh) | 一种倍频电路 | |
| CN104052406A (zh) | 一种倍频电路及倍频方法 | |
| JP2007142791A (ja) | 周波数シンセサイザ | |
| CN110581708B (zh) | 锁频环型全数字频率综合器 | |
| CN113193868A (zh) | 锁相检测装置和锁相检测方法、锁相环 | |
| CN102811052A (zh) | 一种锁相环电路 | |
| CN107342767B (zh) | 判断锁相环锁定状态的方法和装置 | |
| CN215186702U (zh) | 锁相检测装置、锁相环 | |
| CN204068935U (zh) | 低相位噪声的集成化小数微波频率合成器 | |
| KR100640598B1 (ko) | 듀티 보정회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161005 Termination date: 20200708 |