CN104052042A - 用于为电路提供瞬态事件保护的方法和装置 - Google Patents

用于为电路提供瞬态事件保护的方法和装置 Download PDF

Info

Publication number
CN104052042A
CN104052042A CN201410095435.9A CN201410095435A CN104052042A CN 104052042 A CN104052042 A CN 104052042A CN 201410095435 A CN201410095435 A CN 201410095435A CN 104052042 A CN104052042 A CN 104052042A
Authority
CN
China
Prior art keywords
circuit
voltage
signal node
reference voltage
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410095435.9A
Other languages
English (en)
Other versions
CN104052042B (zh
Inventor
F·史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of CN104052042A publication Critical patent/CN104052042A/zh
Application granted granted Critical
Publication of CN104052042B publication Critical patent/CN104052042B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/02—Fault tolerance, e.g. for transient fault suppression

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)

Abstract

本发明公开了用于为电路提供瞬态事件保护的方法和装置。一种示例装置包括第一钳位电路。第一电源电路提供第一基准电压。第一钳位电路响应于导致信号节点处的电压低于第二基准电压的瞬态将能量从信号节点引导到第一电源电路。该装置也包括第二钳位电路。第二钳位电路包括晶体管。防止该晶体管的集电极端具有低于第二基准电压的电压。第二电源电路提供低于第一基准电压的第二基准电压。第二钳位电路响应于导致信号节点处的电压高于第一基准电压的瞬态将能量从信号节点引导到第二电源电路。

Description

用于为电路提供瞬态事件保护的方法和装置
背景技术
航空航天环境呈现出对电子组件的挑战条件。例如，在暴露于潮湿、温度循环和/或振动后，集成电路和下层衬底之间的电气互连和机械互连可能失效。金属腐蚀、焊料蠕动、材料疲劳以及金属间化合物形成也是众所周知的引起电子系统中互连失效的原因。此外，在一些系统中，互连失效可能导致电路中不期望的现象，例如信号串扰。
在一个这样的系统中，某些互连失效可能通过使电流在信号线上循环流过静电放电保护电路而引起信号串扰。因此，仍然存在对在互连失效的情况下减少或消除循环电流的流动的静电放电保护电路的需求。
发明内容
公开的示例性装置包括第一结隔离钳位电路和第二结隔离钳位电路，所述第一结隔离钳位电路被耦合在第一电源电路和信号节点之间，所述第一电源电路用于提供第一基准电压，并且第一钳位电路用于响应于导致所述信号节点处的电压低于第二基准电压的瞬态事件将能量从所述信号节点引导到所述第一电源电路，并且所述第二结隔离钳位电路被耦合在第二电源电路和所述信号节点之间，所述第二结隔离钳位电路包括至少一个结隔离晶体管，所述结隔离晶体管的集电极端被防止具有低于所述第二基准电压的电压，所述第二电源电路用于提供所述第二基准电压，所述第二基准电压是低于第一基准电压的电压，并且所述第二钳位电路用于响应于导致所述信号节点处的电压高于所述第一基准电压的瞬态事件将能量从所述信号节点引导到所述第二电源电路。
公开的示例性方法包括：使用处理器识别被电耦合在电路设计数据文件中的信号节点与第一电源节点之间的第一电路，所述第一电源节点与第一基准电压相关联；使用所述处理器识别被电耦合在所述电路设计数据文件中的所述信号节点与第二电源节点之间的第二电路，所述第一基准电压高于与所述第二电源节点相关联的第二基准电压；使用所述处理器确定所述第二电路中的任一集电极端是否可以具有低于所述第二基准电压的施加电压；以及当所述第二电路中的任一所述集电极端能够具有低于所述第二基准电压的电压时，记录事件。
进一步，本发明包括根据以下条款所述的实施例：
条款1.一种装置，其包括：第一结隔离钳位电路，其被耦合在第一电源电路和信号节点之间，所述第一电源电路用于提供第一基准电压，并且所述第一钳位电路响应于导致所述信号节点处的电压低于第二基准电压的瞬态事件将能量从所述信号节点引导到所述第一电源电路；以及第二结隔离钳位电路，其被耦合在第二电源电路和所述信号节点之间，所述第二结隔离钳位电路包括至少一个结隔离晶体管，所述结隔离晶体管的集电极端被防止具有低于所述第二基准电压的电压，所述第二电源电路用于提供所述第二基准电压，所述第二基准电压是低于所述第一基准电压的电压，并且所述第二钳位电路响应于导致所述信号节点处的电压高于所述第一基准电压的瞬态事件将能量从所述信号节点引导到所述第二电源电路。
条款2.根据条款1所述的装置，其中所述第二钳位电路包括多个晶体管，并且所述第二钳位电路用于防止所述晶体管的相应集电极端具有小于所述第二基准电压的相应电压。
条款3.根据条款2所述的装置，其中当所述第二电源电路与电源断开时，所述第二钳位电路的所述晶体管的所述集电极端被防止具有小于所述第二基准电压的电压。
条款4.根据条款1所述的装置，其中当所述第二电源电路与电源断开时，所述第二结隔离钳位电路减少所述信号节点处的信号串扰。
条款5.根据条款1所述的装置，其中所述第二钳位电路包括：第一晶体管，其具有在所述信号节点和所述第二电源电路之间的反向偏置；第二晶体管，其具有在所述信号节点和所述第二电源电路间的正向偏置，当所述信号节点处的瞬态电压大于所述第一晶体管的反向偏置电压与所述第二晶体管的正向偏置电压之和时，所述第二钳位电路将能量从所述信号节点引导到所述第二电源电路；以及二极管，其将所述第一或第二晶体管中的至少一个的集电极端与所述信号节点的所述瞬态电压隔开。
条款6.根据条款5所述的装置，其中所述第一和第二晶体管的各自基极端被电连接，并且所述第二钳位电路进一步包括电阻器以提供电阻通路，所述电阻通路具有在所述第一和第二晶体管的所述基极端与所述第二电源电路之间的至少一个阈值电阻。
条款7.根据条款1所述的装置，其中所述第二钳位电路包括：第一晶体管，其具有从所述信号节点到所述第二电源电路的针对第一p-n结的反向偏置电压并且具有集电极端；以及第二晶体管，其具有从所述信号节点到所述第二电源电路的针对第一p-n结的正向偏置电压并且具有集电极端，所述第一和第二晶体管的所述集电极端被电连接，所述第二钳位电路用于防止所述集电极端具有小于所述第二基准电压的电压，并且当所述信号节点处的瞬态电压大于所述反向偏置电压和所述正向偏置电压之和时，所述第二钳位电路用于将能量从所述信号节点引导到所述第二电源电路。
条款8.根据条款1所述的装置，其中所述第一和第二钳位电路包括被电连接到所述第二电源电路的集成电路。
条款9.根据条款1所述的装置，其中所述第二钳位电路包括：第一集成电路部分，其包括在第一p型阱内的第一n+型掺杂端和第一p+型掺杂端以及在第一n型阱内的第二n+型掺杂端；以及第二集成电路部分，其包括在第二p型阱内的第三n+型掺杂端和p+型掺杂端以及在第二n型阱内的第四n+型掺杂端。
条款10.根据条款9所述的装置，其中所述第一集成电路部分包括第一深n型阱，并且所述第二集成电路部分包括第二深n型阱，所述第一和第二深n型阱用于提供结隔离。
条款11.根据条款1所述的装置，其中所述第二钳位电路包括：第一集成电路部分，其包括第一p型掺杂部分内的第一n+型掺杂端和邻近所述第一p型掺杂部分的第二n+型掺杂端；以及第二集成电路部分，其包括第二p型掺杂部分内的第三n+掺杂端和第四n+型掺杂端。
条款12.根据条款11所述的装置，其中所述第二集成电路部分进一步包括n型外延层，所述n型外延层的一部分隔开所述第四n+型掺杂端和所述第二p型掺杂部分。
条款13.一种方法，其包括：使用处理器识别被电耦合在电路设计数据文件中的信号节点与第一电源节点之间的第一电路，所述第一电源节点与第一基准电压相关联；使用所述处理器识别被电耦合在所述电路设计数据文件中的所述信号节点与第二电源节点之间的第二电路，所述第一基准电压高于与所述第二电源节点相关联的第二基准电压；使用所述处理器确定所述第二电路中的任一集电极端是否可能具有低于所述第二基准电压的施加电压；以及当所述第二电路中的任一所述集电极端能够具有低于所述第二基准电压的电压时，记录事件。
条款14.根据条款13所述的方法，其进一步包括：确定当所述第二电源节点不被耦合到电源时所述信号节点是否经受信号串扰；以及响应于确定当所述第二电源节点不被耦合到所述电源时所述信号节点经受信号串扰，记录第二事件。
条款15.根据条款13所述的方法，其中所述集电极端包括各个结隔离晶体管的集电极端。
条款16.根据条款13所述的方法，其进一步包括使用所述处理器响应于瞬态电压被施加到所述信号节点而确定所述第二电路的任一所述集电极端是否可能具有低于所述第二基准电压的施加电压。
条款17.根据权利要求13所述的方法，其进一步包括：使用所述处理器确定所述第二电路是否至少包括耦合在所述信号节点与所述第二电源节点之间的正向偏置基极-发射极结和反向偏置基极-发射极结；以及当所述第二电路不包括耦合在所述信号节点与所述第二电源节点之间的正向偏置基极-发射极结和反向偏置基极-发射极结时，记录事件。
条款18.根据条款13所述的方法，其中确定任一所述集电极端是否具有低于所述第二基准电压的施加电压包括模拟由所述信号节点处的瞬态事件引起的最终电压。
条款19.一种计算机可读存储介质，其包括机器可读指令，当被执行时，所述机器可读指令促使处理器：识别被电耦合在电路设计数据文件中的信号节点与第一电源节点之间的第一电路，所述第一电源节点与第一基准电压相关联；识别被电耦合在所述电路设计数据文件中的所述信号节点与第二电源节点之间的第二电路，所述第一基准电压高于与所述第二电源节点相关联的第二基准电压；确定所述第二电路中的任一集电极端是否可能具有低于所述第二基准电压的施加电压；以及当所述第二电路中的任一所述集电极端能够具有低于所述第二基准电压的电压时，记录事件。
条款20.根据条款19所述的存储介质，其中所述指令进一步促使所述处理器：确定当所述第二电源节点不被耦合到电源时所述信号节点是否经受信号串扰；以及响应于确定当所述第二电源节点不被耦合到所述电源时所述信号节点经受信号串扰，记录第二事件。
条款21.根据条款19所述的存储介质，其中所述集电极端包括各个结隔离晶体管的集电极端。
条款22.根据条款19所述的存储介质，其中所述指令将进一步促使所述处理器：响应于瞬态电压被施加到所述信号节点而确定所述第二电路的任一所述集电极端是否具有低于所述第二基准电压的施加电压。
条款23.根据条款19所述的存储介质，其中所述指令进一步促使所述处理器：使用所述处理器确定所述第二电路是否至少包括耦合在所述信号节点与所述第二电源节点之间的正向偏置基极-发射极结和反向偏置基极-发射极结；以及当所述第二电路不包括耦合在所述信号节点与所述第二电源节点之间的正向偏置基极-发射极结和反向偏置基极-发射极结时，记录事件。
条款24.根据条款19的所述存储介质，其中所述指令促使所述处理器：通过模拟由所述信号节点处的瞬态事件引起的最终电压来确定任一所述集电极端是否可能具有低于所述第二基准电压的施加电压。
已经讨论的特征、功能和优点可以在各种实施例中被单独实现或者可以在其他实施例中进行组合，其进一步细节可以参见下列描述和附图。
附图说明
图1是示例性集成电路的框图。
图2A是可以用于提供静电放电保护的示例性钳位电路的电路图。
图2B是针对图2A的一部分示例性钳位电路的示例性集成电路版图。
图3A是可以用于提供静电放电保护的示例性钳位电路的电路图。
图3B是针对图3A的一部分示例性钳位电路的示例性集成电路版图。
图4A是可以用于提供静电放电保护的示例性钳位电路的电路图。
图4B是针对图4A的一部分示例性钳位电路的示例性集成电路版图。
图5是表示执行电路设计规则检查的示例性方法的流程图。
图6是表示执行电路设计规则检查的另一个示例性方法的流程图。
图7是平台制造和服务方法的流程图。
图8是平台的框图。
图9是可以用于实施本文描述的方法与装置的示例性处理器平台的框图。
具体实施方式
电子系统和现代航空电子子系统可以采用不同半导体处理技术的若干集成电路（IC）。示例性半导体处理技术包括双极型、互补金属氧化物半导体（CMOS），BiCMOS、砷化镓（GaAs）、氮化镓（GaN）和硅锗（SiGe）。使用这些技术的IC的操作可能要求一个或多个电源电路和/或一个或多个偏置电压。例如，相控阵列通信天线系统可以包括使用CMOS IC和/或GaAs IC的数百个独立无线电频率电子模块。为了适当操作这种系统可能需要多个直流（DC）电源（例如，多个电压的能量源）。
本文公开的示例性方法和装置提供防止IC中的瞬态电气事件例如静电放电的保护。在已知的IC中，不同通信线（例如，时钟线、串行数据线等）之间的信号串扰可能由允许电流在不同信号线之间流动的静电放电（ESD）保护电路引起（例如，在失效的互连如与电源的互连的情况下）。本文公开的示例性方法和装置减少或防止IC中的循环电流引起信号串扰（例如，在互连失效诸如与电源的互连失效的情况下），同时其提供防止瞬态事件。本文公开的方法和装置可以被有利地用于要求高可靠性的应用中（例如，航空航天应用）。这种高可靠性应用的示例包括如下应用，在这些应用中由于互连失效而导致对系统操作或功能性的干扰将被减轻（例如，防止引起通信线之间的串扰）。
此外，本文公开的示例性方法和装置提供针对表示电路版图的数据文件的电路设计规则检查。示例性方法和装置包括用于验证IC版图具有瞬态保护和/或验证IC不遭受信号串扰的电路设计规则检查。
图1是示例性IC100的框图。图1的示例性IC100将电源和/或信号提供给用于与远程设备无线通信的天线阵列102。然而，图1的示例性IC100被展示用于图示说明的目的并且可以被修改或用执行任何其他任务的IC替换。
IC100包括或被电耦合到高电源电路104和低电源电路106。高电源电路104和低电源电路106提供来源于一个或多个电源108的高基准电压（例如Vdd）和低基准电压（例如，Vss）。例如，电源电路104、106可能对来自电源108（例如，12伏直流电（VDC）、24VDC等）的电源进行缩放、平滑化、平移和/或其他变换以便转换成更适用于IC100中的电路系统的电压（例如，±1.8VDC、±2.2VDC等）。例如，GaAs IC可能同时要求相对于公共接地基准的正电源和负电源（例如，±5VDC）。相反，CMOS IC可能仅要求相对于CMOS接地基准的单个正电源。
图1的IC100包括用于时钟110和数据112的串行通信线。通信线110、112被通信地耦合到控制器118并且被通信地耦合到天线阵列102。通信线110、112被选择性地在天线阵列102处互连和/或断开以发射和/或接收信号。天线阵列102包括互连矩阵，该互连矩阵包括多行和多列信号线，通信线110、112是所述多行和多列信号线的一个示例。
图1的示例性IC100被安装在电路板或组件衬底上。IC100经由接触垫上的焊线、焊料引脚和/或焊料凸块连接到电路板。如果电源108和低电源电路106之间的互连经由开路而断开时（例如，机械、热、化学或电气引起的失效），每个通信线110、112上的信号可能被叠加到其他线110、112的信号上。信号串扰可能是由电流循环流过通信线110、112之间的IC100而导致的。这种流过IC的内部电路系统的电流没有在图1中示出。这种现象通常被称为信号串扰。已知的ESD保护方法例如在通信线110、112和电源电路104、106之间使用二极管和/或栅极接地的N型金属氧化物半导体（NMOS）晶体管的使用不能防止信号串扰（例如，在互连失效的情况下）。
示例性IC100包括ESD保护电路114、116以便保护IC100免受发生在示例性通信线110、112上的高电压静电放电的伤害。与已知的ESD保护方法不同，图1的ESD保护电路114、116提供ESD保护并且也减少或防止由IC100中的循环电流引起的串扰。例如，ESD保护电路114、116可以被设计为防止ESD保护电路内的一个或多个选定节点超过基于电源电路104、106定义的电压范围。
图2A-2B示出可以用于实施图1的ESD保护电路114、116的示例性电路和对应的IC版图。然而，这些电路仅被提供用于图示说明，并且ESD保护电路114、116的许多其他实施方式是可能的。
图2A是可以用于提供ESD保护的示例性钳位电路200的电路图。图2A的示例性钳位电路200可以实现图1的ESD保护电路114、116中的任一个以保护通信线（例如，通信线110、112）和/或其他电路系统免受由瞬态事件例如ESD引起的损害。示例性钳位电路200不影响正常操作下（例如，没有瞬态事件出现在通信线110、112上）的电路功能。
钳位电路200的下部部分（lower portion）202提供对抗静电电压的保护，此静电电压可能导致通信线204（例如，时钟或数据）的电压高于高基准电压Vdd（假如钳位电路200不存在）。示例性下部部分202包括二极管206、第一和第二晶体管208、210以及电阻器212。下部部分202被配置为防止通信线204上的信号串扰（例如，在基准电压Vss和电源之间的互连失效的情况下）。为此，晶体管208、210的集电极端不允许具有低于Vss电势的电压。
晶体管208的集电极端和基极端被连接以使得晶体管208用作具有比典型二极管更低的电阻和更少的存储时间的二极管。钳位电路200的下部部分202钳住相对Vss为正超过晶体管208的基极-发射极结击穿电压与晶体管210的正向结阈值电压之和的电压瞬态。晶体管208的基极-发射极结击穿电压和晶体管210的正向结阈值电压可以被选择以使得它们的总和高于Vdd与Vss之间的电压差，但是低于选定的IC工艺的最大击穿电压。示例性二极管206将晶体管210的集电极端与通信线204上的负瞬态隔离开。电阻器212是为晶体管210的基极-发射极结提供高电阻通路的泄放电阻器。示例性电阻器212可以被包括以改进下部部分202在高温环境中的性能。
在提供基准电压Vss的低电源电路失效（例如，与电源断开、开路等）的情况下，示例性下部部分202减少或防止串扰信号214影响通信线204。在图2A的示例中，电阻器212和晶体管208的正向结阈值电压防止小串扰信号214影响通信线204。在其他示例中（例如，在正常和/或低温环境中），可以从下部部分202中省略示例性电阻器212，并且晶体管210的基极-发射极结击穿电压防止串扰信号影响通信线204。
图2A中的钳位电路200的上部部分218提供对抗静电电压的ESD保护，该静电电压可能导致通信线204（例如，信号节点，例如时钟或数据）的电压小于电压Vss（假如钳位电路200不存在）。示例性上部部分218包括第一和第二晶体管220、222以及电阻器224。
为了钳住通信线204，上部部分218钳住相对Vdd为负超过晶体管222的基极-发射极结击穿电压与晶体管220的正向结阈值电压之和的电压瞬态。晶体管220、222被配置为使得晶体管222的基极-发射极结击穿电压与晶体管220的正向结阈值电压之和大于Vdd但是低于选定的IC工艺的击穿电压。电阻器224是为晶体管220的基极-发射极结提供高电阻通路的泄放电阻器。
示例性钳位电路200进一步包括限流电阻器226。电阻器226限制由ESD事件导致的从通信线204流过钳位电路200的电流。
如果发生将导致通信线204上的电压升高超过Vdd的瞬态事件，则通信线204和基准电压Vss之间的电压差导致晶体管208的基极-发射极结击穿。由该瞬态事件引发的电压进一步导致电流流过电阻器212和/或正向偏置晶体管210的基极-发射极结，从而提供从通信线204到提供基准电压Vss的电源电路的电流通路，由此钳住通信线204上的电压。与此相反，如果瞬态事件将导致通信线204上的电压下降到Vss之下，则通信线204与基准电压Vdd之间的电压差导致晶体管222的基极-发射极结击穿。由该瞬态事件引发的电压进一步导致电流流过电阻器224和/或正向偏置晶体管220的基极-发射极结，从而提供从提供基准电压Vdd的电源电路到通信线204的电流通路，由此钳住通信线204上的电压。
图2B是图2A的示例性钳位电路200的上部部分218的示例性IC版图201。钳位电路200的上部部分218可以被布置在利用图2B的IC版图201的IC中。IC版图201表示使用结隔离IC工艺的构造。结隔离IC工艺是一种使用反向偏置p-n半导体结电隔离IC中的组件的IC制造工艺。类似的参考数字在图2B中使用以示出图2A中相对应的元件。
图2B中示出的晶体管220包括第一n+型掺杂端228（例如，集电极端）和在p型掺杂部分232（例如，基极端）内的第二n+型掺杂端230（例如，发射极端）。晶体管220进一步包括n型外延层234和n+型掺杂势垒层236。术语“n+”型和“p+”型掺杂指的是分别比“n”型或“p”型掺杂相对更高的掺杂浓度或掺杂量。与此相反，术语“n-”型和“p-”型掺杂指的是分别比“n”型或“p”型掺杂相对更低的掺杂浓度或掺杂量。
图2B中示出的晶体管222包括在p型掺杂部分240（例如，基极端）内的第一n+型掺杂端238（例如，发射极端）以及邻近p型掺杂部分240的第二n+型掺杂端242（例如，集电极端）。晶体管222进一步包括n型外延层244和n+型掺杂势垒层246。与晶体管222不同，晶体管220包括处于集电极端228与基极端232之间的若干n型外延层244（例如，间隙），同时p型掺杂部分240和第二n+型掺杂端242是相邻的并且被电连接。
图2B中示出的电阻器224包括n+型掺杂部分248以提供期望的电阻。n+型掺杂部分248包括第一端250和第二端252，并且电阻位于终端250、252之间。n+型掺杂部分248在n型外延层254内。
图2B的晶体管220、222以及电阻器224被包括在p型掺杂衬底256内。如图2A-2B所示，终端232、242和250被耦合到公共节点258。终端228和238被耦合到Vdd，同时终端230和252被耦合到通信线204（例如，时钟，数据）。n型外延层234、244、254提供结隔离。
图3A是可以用于提供ESD保护的示例性钳位电路300的电路图。图3B是图3A中的示例性钳位电路300的下部部分302的示例性集成电路版图301。图3A的示例性钳位电路300可以实施图1中的ESD保护电路114、116中的任一个以保护通信线304免受ESD引起的伤害。示例性钳位电路300在正常操作下不起作用。
钳位电路300的下部部分302包括晶体管306、308。晶体管306、308的基极端和集电极端被电连接，使得晶体管306、308用作具有比典型二极管更低的电阻和更少的存储时间的二极管。钳位电路300的下部部分302提供免受静电电压损害的ESD保护，该静电电压可能导致通信线304（例如，时钟或数据）的电压比基准电压Vdd高出超过晶体管308的基极-发射极结击穿电压与晶体管306的正向结阈值电压之和。
钳位电路300的上部部分310包括晶体管312、314。晶体管312、314的基极端和发射极端被电连接以用作具有比典型二极管更低的电阻和更少的存储时间的二极管。上部部分310钳住相对于Vdd为负超过晶体管312的基极-发射极结击穿电压与晶体管314的基极-发射极正向结阈值电压之和的电压瞬态。晶体管308的基极-发射极结击穿电压与晶体管306的基极-发射极正向结阈值电压之和以及/或者晶体管312的基极-发射极结击穿电压与晶体管314的基极-发射极正向结阈值电压之和被配置为大于Vdd与Vss之间的差值，但是低于选定的IC工艺（例如，结隔离过程）的击穿电压。
示例性钳位电路300进一步包括限流电阻器316。电阻316限制由ESD事件导致的从通信线304流过钳位电路300的电流。
如果发生将导致通信线304上的电压升高超过Vdd的瞬态事件，则通信线304和基准电压Vss之间的电压差导致晶体管308的基极-发射极结击穿。由该瞬态事件引发的电压也正向偏置晶体管306的基极-发射极结，从而提供从通信线304到提供基准电压Vss的电源电路的电流通路，由此钳住通信线304上的电压。与此相反，如果瞬态事件将导致通信线304上的电压下降到Vss之下，则通信线304与基准电压Vdd之间的电压差导致晶体管312的基极-发射极结击穿。由该瞬态事件引发的电压也正向偏置晶体管314的基极-发射极结，从而提供从提供基准电压Vdd的电源电路到通信线304的电流通路，由此钳住通信线304上的电压。
钳位电路300的下部部分302可以被布置在使用图3B的IC版图301的IC中。IC版图301表示使用结隔离IC工艺的构造。类似的参考数字在图3B中使用以示出图3A中相对应的元件。
图3B的晶体管306包括在p型阱322内的n+型掺杂端318（例如，发射极端）和p+型掺杂端320（例如，基极端）。发射极端318被耦合到低电源电路Vss。晶体管306进一步包括在n型阱326内的n+型掺杂端324（例如，集电极端）。晶体管306被形成在深n型阱328里。
图3B的晶体管308类似于或等同于晶体管306，并且包括在p型阱334内的n+型掺杂端330（例如，发射极端）和p+型掺杂端332（例如，基极端）。发射极端330被耦合到通信线304（例如，时钟、数据）。晶体管308进一步包括在n型阱338内的n+型掺杂端336（例如，集电极端）。晶体管308被形成在深n型阱340里。深n型阱328、340提供结隔离。
晶体管306、308被包括在p型掺杂衬底342中。如图3A-3B所示，基极端和集电极端320、324、332和336被耦合到公共节点334。终端318被耦合到Vss，并且终端330被耦合到通信线304（例如，时钟、数据）。
在提供基准电压Vss的低电源电路失效（例如，与电源断开、开路等）的情况下，晶体管306的基极-发射极结击穿电压防止串扰信号346经由电路300的下部部分302影响通信线304。
图4A是可以用于提供ESD保护的示例性钳位电路400的电路图。图4B是图4A的示例性钳位电路400的下部部分402的示例性集成电路版图401。图4A的示例性钳位电路400可以实施图1的ESD保护电路114、116中的任一个以保护通信线404免受由ESD引起的损害。示例性钳位电路400在正常操作下不起作用。
钳位电路400的下部部分402提供对抗静电电压的ESD保护，该静电电压可能导致通信线404（例如，时钟或数据）的电压高于电压Vdd（如果钳位电路400不存在）。示例性下部部分402包括晶体管406、408和二极管410。示例性下部部分402被配置使得晶体管406、408的集电极端不允许具有小于Vss的电压。晶体管406的集电极端和基极端被连接到晶体管408的基极端。示例性二极管410将晶体管408的集电极端与通信线404上的负瞬态隔离开。
图4A的钳位电路400的上部部分416提供对抗静电电压的ESD保护，该静电电压可能导致通信线404（例如，时钟或数据）的电压低于电压Vss（如果钳位电路400不存在）。示例性上部部分416包括晶体管418、420。
为了钳住通信线404，上部部分416钳住相对于Vdd为负超过晶体管418的基极-发射极结击穿电压与晶体管420的正向结阈值电压之和的电压瞬态。晶体管418、420被配置为使得晶体管418的基极-发射极结击穿电压与晶体管420的正向结阈值电压之和大于Vdd但是低于选定的IC工艺的击穿电压。
示例性钳位电路400进一步包括限流电阻器422。电阻器422限制由ESD事件导致的从通信线404流过钳位电路400的电流。
如果发生可能导致通信线404上的电压增大超过Vdd的瞬态事件，则通信线404与基准电压Vss之间的电压差导致晶体管406的基极-发射极结击穿。由该瞬态事件引发的电压也正向偏置晶体管408的基极-发射极结，从而提供从通信线404到提供基准电压Vss的电源电路的电流通路，由此钳住通信线404上的电压。与此相反，如果瞬态事件将导致通信线404上的电压减小到Vss之下，则通信线404与基准电压Vdd之间的电压差导致晶体管418的基极-发射极结击穿。由该瞬态事件引发的电压也正向偏置晶体管420的基极-发射极结，从而提供从提供基准电压Vdd的电源电路到通信线404的电流通路，由此钳住通信线404上的电压。
在提供基准电压Vss的低电源电路失效（例如，与电源断开、开路等）的情况下，晶体管408的基极-发射极结击穿电压防止串扰信号414经由电路400的下部部分402影响通信线404。
如图4B所示，示例性晶体管406包括在p型掺杂部分426（例如，基极端）内的第一n+型掺杂端424（例如，发射极端）和邻近p型掺杂部分426的第二n+掺杂端428（例如，集电极端）。晶体管406进一步包括n型外延层430和n+型掺杂势垒层432。
图4B中示出的晶体管408包括在p型部分436（例如，基极端）内的第一n+型掺杂端434（例如，发射极端）和第二n+型掺杂端438（例如，集电极端）。晶体管408进一步包括n型外延层440和n+型掺杂势垒层442。与晶体管406不同，晶体管408包括在集电极端438与基极端436之间的若干n型外延层440（例如，间隙），同时p型掺杂部分426和第二n+型掺杂端428是相邻的并且被电连接。
图4B中示出的二极管410包括在n型外延层446内的p+型掺杂部分444。p+型掺杂部分444和n型外延层446提供p-n结。二极管410进一步包括n+型掺杂势垒层448。
图4B中的晶体管406、408和二极管410被包括在p型掺杂衬底450里。如图4A-4B所示，终端428和436被耦合到公共节点452，并且终端438、446被耦合到公共节点454。终端424、444被耦合到通信节点404（例如，时钟，数据），并且终端434被耦合到Vss。
任何示例性IC版图201、301、401和/或其互补电路都可以进行组合以获得保护免受高电压和低电压瞬态事件伤害的IC版图。例如，图2B中的版图201可以与图3B中的版图301或图4B中的版图401中的任一个进行组合以构建IC中的钳位电路。作为另一个示例，通过将终端330连接到VDD并且将终端318连接到相应的通信线，图3B可以被修改以用作钳位电路的上部部分。然后所得到的上部部分可以与下部部分（例如IC版图301、401）进行组合以构建IC中的钳位电路。
图1中的示例性IC100、图2A-4B中的示例性钳位电路200、300、400和/或示例性IC版图201、301、401可以经由自动电路设计规则检查而被评估和/或测试以便适应设计规则。电路设计规则检查是对描述所提出的集成电路版图设计如图2B、图3B和/或图4B的示例性版图201、301、401的数据文件执行的。在一些示例中，计算机或其他处理平台可以获得集成电路数据文件。这种集成电路数据文件可能与电路设计工具（例如由Cadence、Synopsys和/或其他软件提供的工具）兼容和/或由所述电路设计工具生成。图2B-4B的示例性IC版图201、301、401可以经由电路设计规则检查而被检查以确定例如版图201、301、401提供瞬态事件（例如ESD）保护和/或确定通信线204、304、404不经由版图201、301、401而受到信号串扰。
处理器识别数据文件中的节点，这些节点将被检查是否遵循ESD保护规则，例如由上述示例性钳位电路200-400示出的提供ESD保护的规则。ESD保护设计规则是用电路设计规则检查语言描述的。通过上述示例性钳位电路提供ESD保护的示例性设计规则可以规定结隔离晶体管的集电极端不允许具有比低压源导电轨更低的电压（例如，在任何时候和/或响应于电路遭受瞬态电压）。附加地或替换地，设计规则可以要求：电路需要在通信线（例如，时钟信号、串行数据信号等）与基准电压节点（例如，电源电路）之间至少具有正向偏置基极-发射极结和反向偏置基极-发射极结。
图5和图6中示出表示用于执行针对图2A-4B中的电路200、300、400的电路设计规则检查的示例性方法的流程图。在这些示例中，方法可以由包括程序的机器可读指令来实施，所述程序由处理器（例如下面结合图9所讨论的示例性处理器平台900中所示的处理器912）执行。所述程序可以被具体化成存储在有形计算机可读存储介质（例如，CD-ROM、软盘、硬盘驱动器、数字多功能光盘（DVD）、蓝光光盘或与处理器912相关联的存储器）上的软件，但是整个程序和/或其一部分可以可替换地由不同于处理器912的设备执行和/或具体化为固件或专用硬件。进一步地，虽然示例性程序是参考图5和/或图6中示出的流程图进行描述的，但是也可以替换地使用执行电路设计规则检查的许多其他方法。例如，方框的执行顺序可以被改变，和/或所描述的一些方框可以被改变、消除或组合。
如上所述，可以利用存储在有形计算机可读存储介质上的编码指令（例如计算机可读指令）来实施图5和/或图6中的示例性方法，所述有形计算机可读存储介质例如为硬盘驱动器、闪速存储器、只读存储器（ROM）、高密度光盘（CD），数字通用光盘（DVD）、高速缓冲存储器、随机存取存储器（RAM）和/或信息在其中存储任何持续时间（例如，存储延长的时间段、永久存储、短暂情况、暂时缓存和/或信息的高速缓存）的任何其它存储介质。如本文中所用，术语“有形计算机可读存储介质”被明确地定义成包括除了传播的信号以外的任何类型的计算机可读介质。附加地或替换地，可以利用存储在非瞬时计算机可读存储介质上的编码指令（例如计算机可读指令）来实施图5-7中的示例性方法，所述非瞬时计算机可读存储介质例如为硬盘驱动器、闪速存储器、只读存储器、高密度光盘、数字通用光盘、高速缓冲存储器、随机存取存储器和/或信息在其中存储任何持续时间（例如，存储延长的时间段、永久存储、短暂情况、暂时缓存和/或信息的高速缓存）的任何其它存储介质。如本文中所用，术语“非瞬时计算机可读介质”被明确地定义成包括除了传播的信号以外的任何类型的计算机可读介质。如本文中所用，当短语“至少”被用作权利要求前序部分中的过渡术语时，它是开放式的，正如术语“包括”是开放式的一样。
图5是表示用于执行电路设计规则检查的示例性方法500的流程图。可以通过计算机或其他处理平台（例如，图9中的处理平台900）来实施图5中的示例性方法500以确定由数据文件表示的电路是否提供ESD保护。
示例性方法500开始于获得表示IC的数据文件（框502）。例如，包含IC版图的数据文件可以从存储设备载入或经由网络连接接收。示例性处理器识别集成电路中的信号节点（例如图2A-4B中的通信线204、304、404）和电源节点（例如，Vss、Vdd）（框504）。在本文公开的示例中，集成电路包括两个不同的电源基准电压Vss和Vdd。
示例性处理器识别耦合在信号节点与高电源节点（例如，Vdd）之间的第一电路（框506）。示例性处理器也识别耦合在信号节点与低电源节点（例如，Vss）之间的第二电路（框508）。集成电路可以具有同时耦合到已识别信号线和高电源节点的多个电路或子电路以及/或者同时耦合到已识别信号线和低电源节点的多个电路或子电路。基于来自用户（例如，电路设计者）的输入和/或基于电路组件的识别和/或第一电路的特征（例如，耦合在第一电路与高电源节点之间的组件、层、结和/或触点的类型和/或模式），第一和/或第二电路可以从IC中的多个电路或子电路中被识别。
处理器识别第二电路中的p-n结和p-n结的负端（框510）。针对将要利用结工艺构造的IC，可以执行框510中的p-n结和负端的识别。在其他示例中，框510可以被修改以识别其他IC工艺方法的其他类型的结、层和/或触点。
处理器模拟发生在信号节点处的瞬态事件（框512）。例如，基于IC经由信号节点遭受瞬态事件（例如ESD），处理器确定IC的响应。该瞬态事件可以是正电压瞬态事件或负电压瞬态事件。在示例性方法500中，处理器模拟至少一个正电压瞬态事件以测试第二电路的响应。处理器确定第二电路中的任何负终端（例如，p-n结的负终端，结工艺晶体管的集电极端）是否具有（例如，遭受）比低电源节点Vss的电压更低的电压（框514）。例如，处理器可以确定任何负端在瞬态事件之前、期间和/或之后的任何时间是否具有比低电源节点Vss更负的电压。
如果第二电路中没有负端具有比低电源节点的电压更低的电压（框514），处理器确定第二电路是否包括在信号节点与低电源节点之间的至少一个正向偏置基极-发射极结和反向偏置基极-发射极结（框516）。在图5中的示例中，处理器可以进一步规定正向偏置基极-发射极结和反向偏置基极-发射极结应具有特定的布置，例如被配置为串联在信号节点与低电源节点之间。附加地或替换地，处理器可以确定存在提供对抗瞬态事件的保护的结、层和/或组件的另一种布置。
如果在第二电路中有至少一个负终端可以具有比低电源节点Vss的电压更低的电压（框514），或者如果第二电路不包括在信号节点与低电源节点Vss之间的至少一个正向偏置基极-发射极结和反向偏置基极-发射极结（框516），则示例性处理器记录设计规则检查事件（框518）。设计规则检查事件可以包括误差、警告或提供给执行IC的设计规则检查的用户或设计者的关于IC不符合要求保护IC对抗瞬态事件的设计规则的另一个通知。
如果第二电路中的负端都不具有比低电源节点的电压更低的电压（框514）并且第二电路包括在信号节点与低电源节点Vss之间的至少一个正向偏置基极-发射极结和反向偏置基极-发射极结（框516），则示例性处理器可以确定IC符合瞬态事件保护设计规则检查并且不记录事件。在记录设计规则检查事件（框518）或不记录事件之后，示例性方法500结束。在一些示例中，处理器继续执行针对附加设计规则的设计规则检查和/或重复方法500以执行针对另一个IC的瞬态事件保护设计规则检查。
图6是表示用于执行电路设计规则检查的示例性方法600的流程图。图6中的示例性方法600可以由计算机或其他处理平台（例如，图9中的处理平台900）来实现以确定由数据文件表示的电路是否被保护免于信号串扰。方法600可以与图5的示例性方法500一起被使用以便例如证明IC被保护免于瞬态事件并且不遭受信号串扰。
示例性方法600开始于获得表示IC的数据文件（框602）。例如，包含IC版图的数据文件可以从计算机可读介质（例如，图9中的存储器913、914、916和/或大容量存储设备928）载入或者经由网络连接（例如图9中的接口902）接收。示例性处理器识别集成电路中的信号节点（例如图2A-4B中的信号节点204、304、404和电源节点（例如，Vss、Vdd））（框604）。在本文公开的示例中，集成电路包括两个不同的电源基准电压Vss和Vdd。示例性处理器识别耦合在信号节点与高电源节点（例如，Vdd）之间的第一电路（框606）。示例性处理器也识别耦合在信号节点与低电源节点（例如，Vss）之间的第二电路（框608）。图6中的框602-608可以类似于或等同于图5中对应的框502-508。
处理器模拟低电源节点（例如，Vss）与相应电源的断开（框610）。例如，框610可以模拟低电源电路与向低电源电路供应电力的电源电气断开（例如，断路）的环境。处理器模拟在已识别信号节点中的第一个上接收的输入信号（例如，时间信号、数据信号等）（框612）。处理器（例如经由IC的模拟）确定串扰是否出现在信号节点中的第二个上（框614）。例如，处理器可以确定是否存在任何通路，穿过该通路的循环电流可能引起第一信号节点上的信号导致第二信号节点上的串扰。
如果确定在第二信号节点上出现串扰（框614），示例性处理器记录设计规则检查事件（框616）。设计规则检查事件可以包括误差、警告或提供给执行IC的设计规则检查的用户或设计者的关于IC不符合应防止信号串扰的设计规则（例如，在电源断开的情况下）的另一个通知。在记录设计规则检查事件之后（框616），或者如果串扰没有出现在第二信号节点上（框614），示例性方法600可以结束或针对IC的其他部分重复执行设计规则检查。
本公开的示例可以在如图7所示的平台制造和维护方法700以及如图8所示的平台800如飞机和/或航天器的背景下进行描述。平台制造和维护方法700以及平台800可以包括大量的IC，这些IC可以由通信数据总线连接，这些通信数据总线在其预期领域应用中经受瞬态事件。在预生产期间，示例性方法700可以包括平台800（例如，飞机、航空器）的规格和设计（框702），例如示例性IC100、示例性天线阵列102、示例性电源108和/或示例性控制器118的布置和/或设计。预生产可以进一步包括执行将被包括在平台800上的IC的设计规则检查，例如针对IC的瞬态事件保护和/或针对减少和/或防止IC中的信号串扰的设计规则检查。预生产可以进一步包括材料采购（框704）。在生产期间，进行平台800（例如，飞机、航空器）的组件和子配件制造（框706）和系统整合（框708）。在组件和子配件制造（框706）和/或系统整合期间（框708），示例性IC100、示例性天线阵列102、示例性电源108和/或示例性控制器118可以被附连（例如，固定）到结构位置。此后，平台800（例如，飞机、航空器）可以经历检验和交付（框710）以便投入使用（框712）。当由消费者使用时，平台800（例如，飞机、航空器）定期进行日常维修和维护（框714），其也可以包括改进、重新配置、翻新等。
示例性方法700的每个操作可以由系统集成商、第三方和/或操作者（例如消费者）来执行或实施。为了本说明书的目的，系统集成商可以包括但不限于任何数量的平台（例如，飞机）制造者和主系统分包商；第三方可以包括但不限于任何数量的供应商、分包商和供应商；并且操作者可以是航空公司、租赁公司、军方、服务组织等。
如图8所示，由示例性方法700生产的平台800（例如，飞机、航空器）可以包括具有多个系统804的机身802和内部806。高级系统804的示例包括推进系统808、电气系统810、液态系统812和环境系统814中的一个或多个。本文公开的示例性方法和装置可以被集成到示例性系统808-814中以防止数据总线受到数据总线上的信号串扰污染，该信号串扰是由系统808-814的组件内的个体IC的互连失效引起的。在相应的IC互连已经在现场应用中失效之后，本文公开的示例性方法和装置进一步隔离系统808-814的个体组件。可以被包括任何数量的其他系统。
本文中具体化的装置和方法可以被用在生产和维修方法700的任意一个或多个阶段中。例如，对应于生产过程706的组件或子组装件可以以类似于当平台800（例如，飞机、航空器）处在服役中712时所生产的组件或子组装件的方式被制造或加工。此外，一个或多个装置实施例、方法实施例或其组合可以在生产阶段706和708期间被实施，例如，通过显著加速组装平台800（例如，飞机、航空器）或降低平台800（例如，飞机、航空器）的成本。类似地，一个或多个装置实施例、方法实施例或其组合可以在平台800（例如，飞机、航空器）处在服役中712时使用，例如但不限于用于维护和维修714。
图9是实施图5和/或图6和/或图7的方法的示例性处理器平台900的框图。处理器平台900可以是例如服务器、个人计算机或任何其他类型的计算设备或计算设备的组合。
当前示例的处理器平台900包括处理器912。例如，处理器912可以由来自任何期望族群或制造商的一个或多个微处理器或控制器来实现。
处理器912包括本地存储器913（例如，快速缓冲存储器）并且其经由总线918与包括易失性存储器914和非易失性存储器916的主存储器通信。易失性存储器914可以由同步动态随机存取存储器（SDRAM）、动态随机存取存储器（DRAM）、RAMBUS动态随机存取存储器（RDRAM）和/或任何其他类型的随机存取存储设备来实现。非易失性存储器916可以由闪存和/或任何其他期望类型的存储器设备来实现。对主存储器914、916的访问是由存储控制器控制的。
处理器平台900也包括接口电路920。接口电路920可以由任何类型的接口标准例如以太网接口、通用串行总线（USB）和/或PCI高速接口来实现。
一个或多个输入设备922被连接到接口电路920。输入设备922允许用户输入数据和命令到处理器912中。输入设备可以由例如键盘、鼠标、触摸屏、声音识别系统和/或任何其他输入方法或输入设备来实现。
一个或多个输出设备924也被连接到接口电路920。例如，输出设备924可以由显示设备（例如，液晶显示器、阴极射线管显像管（CRT）、打印机和/或扬声器）来实现。因此，接口电路920通常包括图像驱动卡。
接口电路920也包括通信设备例如调制解调器或网络接口卡，以便经由网络926例如以太网连接、无线局域网（WLAN）连接、同轴电缆、蜂窝电话系统等与外部计算机交换数据。
处理器平台900也包括用于存储软件和数据（例如电路设计和/或版图文件）的一个或多个大容量存储设备928。这种大容量存储设备928的示例包括软盘驱动器、硬盘驱动器、高密度盘驱动器和数字多功能盘（DVD）驱动器。
用于实施图5和/或图6的方法的编码指令932可以被存储在大容量存储设备928、易失性存储器914、非易失性存储器916和/或可移动存储器（例如CD或DVD）中。
虽然本文已经描述了某些示例性装置和方法，但本发明的覆盖范围并不局限于此。相反，本发明覆盖合理地落在随附的权利要求范围内的所有装置和方法。

Claims (18)

1.一种装置，其包括：
第一结隔离钳位电路，其被耦合在第一电源电路和信号节点之间，所述第一电源电路用于提供第一基准电压，所述第一钳位电路响应于导致所述信号节点处的电压低于第二基准电压的瞬态事件将能量从所述信号节点引导到所述第一电源电路；以及
第二结隔离钳位电路，其被耦合在第二电源电路和所述信号节点之间，所述第二结隔离钳位电路包括至少一个结隔离晶体管，所述结隔离晶体管的集电极端被防止具有低于所述第二基准电压的电压，所述第二电源电路用于提供所述第二基准电压，所述第二基准电压是低于所述第一基准电压的电压，并且所述第二钳位电路响应于导致所述信号节点处的电压高于所述第一基准电压的瞬态事件将能量从所述信号节点引导到所述第二电源电路。
2.根据权利要求1所述的装置，其中所述第二钳位电路包括多个晶体管，并且所述第二钳位电路用于防止所述晶体管的相应集电极端具有小于所述第二基准电压的相应电压。
3.根据权利要求2所述的装置，其中当所述第二电源电路与电源断开时，所述第二钳位电路的所述晶体管的所述集电极端被防止具有小于所述第二基准电压的电压。
4.根据权利要求1所述的装置，其中当所述第二电源电路与电源断开时，所述第二结隔离钳位电路减少所述信号节点处的信号串扰。
5.根据权利要求1所述的装置，其中所述第二钳位电路包括：
第一晶体管，其具有在所述信号节点和所述第二电源电路之间的反向偏置；
第二晶体管，其具有在所述信号节点和所述第二电源电路间的正向偏置，当所述信号节点处的瞬态电压大于所述第一晶体管的反向偏置电压与所述第二晶体管的正向偏置电压之和时，所述第二钳位电路将能量从所述信号节点引导到所述第二电源电路；以及
二极管，其将所述第一或第二晶体管中的至少一个的集电极端与所述信号节点的所述瞬态电压隔开。
6.根据权利要求5所述的装置，其中所述第一和第二晶体管的各自基极端被电连接，并且所述第二钳位电路进一步包括电阻器以提供电阻通路，所述电阻通路具有在所述第一和第二晶体管的所述基极端与所述第二电源电路之间的至少一个阈值电阻。
7.根据权利要求1所述的装置，其中所述第二钳位电路包括：
第一晶体管，其具有从所述信号节点到所述第二电源电路的针对第一p-n结的反向偏置电压并且具有集电极端；以及
第二晶体管，其具有从所述信号节点到所述第二电源电路的针对第一p-n结的正向偏置电压并且具有集电极端，所述第一和第二晶体管的所述集电极端被电连接，所述第二钳位电路用于防止所述集电极端具有小于所述第二基准电压的电压，并且当所述信号节点处的瞬态电压大于所述反向偏置电压和所述正向偏置电压之和时，所述第二钳位电路用于将能量从所述信号节点引导到所述第二电源电路。
8.根据权利要求1所述的装置，其中所述第一和第二钳位电路包括被电连接到所述第二电源电路的集成电路。
9.根据权利要求1所述的装置，其中所述第二钳位电路包括：
第一集成电路部分，其包括在第一p型阱内的第一n+型掺杂端和第一p+型掺杂端以及在第一n型阱内的第二n+型掺杂端；以及
第二集成电路部分，其包括在第二p型阱内的第三n+型掺杂端和p+型掺杂端以及在第二n型阱内的第四n+型掺杂端。
10.根据权利要求9所述的装置，其中所述第一集成电路部分包括第一深n型阱，并且所述第二集成电路部分包括第二深n型阱，所述第一和第二深n型阱用于提供结隔离。
11.根据权利要求1所述的装置，其中所述第二钳位电路包括：
第一集成电路部分，其包括在第一p型掺杂部分内的第一n+型掺杂端和邻近所述第一p型掺杂部分的第二n+型掺杂端；以及
第二集成电路部分，其包括在第二p型掺杂部分内的第三n+掺杂端和第四n+型掺杂端。
12.根据权利要求11所述的装置，其中所述第二集成电路部分进一步包括n型外延层，所述n型外延层的一部分隔开所述第四n+型掺杂端和所述第二p型掺杂部分。
13.一种方法，其包括：
使用处理器识别被电耦合在电路设计数据文件中的信号节点与第一电源节点之间的第一电路，所述第一电源节点与第一基准电压相关联；
使用所述处理器识别被电耦合在所述电路设计数据文件中的所述信号节点与第二电源节点之间的第二电路，所述第一基准电压高于与所述第二电源节点相关联的第二基准电压；
使用所述处理器确定所述第二电路中的任一集电极端是否可能具有低于所述第二基准电压的施加电压；以及
当所述第二电路中的任一所述集电极端能够具有低于所述第二基准电压的电压时，记录事件。
14.根据权利要求13所述的方法，其进一步包括：
确定当所述第二电源节点不被耦合到电源时所述信号节点是否经受信号串扰；以及
响应于确定当所述第二电源节点不被耦合到所述电源时所述信号节点经受信号串扰，记录第二事件。
15.根据权利要求13所述的方法，其中所述集电极端包括各个结隔离晶体管的集电极端。
16.根据权利要求13所述的方法，其进一步包括使用所述处理器响应于瞬态电压被施加到所述信号节点而确定所述第二电路的任一所述集电极端是否可能具有低于所述第二基准电压的施加电压。
17.根据权利要求13所述的方法，其进一步包括：
使用所述处理器确定所述第二电路是否至少包括耦合在所述信号节点与所述第二电源节点之间的正向偏置基极-发射极结和反向偏置基极-发射极结；以及
当所述第二电路不包括耦合在所述信号节点与所述第二电源节点之间的正向偏置基极-发射极结和反向偏置基极-发射极结时，记录事件。
18.根据权利要求13所述的方法，其中确定任一所述集电极端是否具有低于所述第二基准电压的施加电压包括模拟由所述信号节点处的瞬态事件引起的最终电压。
CN201410095435.9A 2013-03-14 2014-03-14 用于为电路提供瞬态事件保护的方法和装置 Expired - Fee Related CN104052042B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/829,451 2013-03-14
US13/829,451 US8982518B2 (en) 2013-03-14 2013-03-14 Methods and apparatus to provide transient event protection for circuits

Publications (2)

Publication Number Publication Date
CN104052042A true CN104052042A (zh) 2014-09-17
CN104052042B CN104052042B (zh) 2019-01-18

Family

ID=50137492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410095435.9A Expired - Fee Related CN104052042B (zh) 2013-03-14 2014-03-14 用于为电路提供瞬态事件保护的方法和装置

Country Status (6)

Country Link
US (1) US8982518B2 (zh)
EP (2) EP3573102A1 (zh)
JP (2) JP6579731B2 (zh)
KR (1) KR102193356B1 (zh)
CN (1) CN104052042B (zh)
TW (1) TWI619323B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106887832A (zh) * 2015-12-16 2017-06-23 中兴通讯股份有限公司 一种保护终端芯片usb接口的电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930636B2 (en) * 2018-08-20 2021-02-23 Amazing Microelectronic Corp. Transient voltage suppression device
US11188687B2 (en) * 2018-11-09 2021-11-30 The Boeing Company Rule compliance checking and design generation with rule access security

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055711A (en) * 1989-02-21 1991-10-08 Linear Technology Corporation Impedance control circuit for an integrated circuit node
US5569982A (en) * 1995-05-17 1996-10-29 International Rectifier Corporation Clamping circuit for IGBT in spark plug ignition system
US20010043449A1 (en) * 2000-05-15 2001-11-22 Nec Corporation ESD protection apparatus and method for fabricating the same
CN1953178A (zh) * 2005-10-21 2007-04-25 威盛电子股份有限公司 静电放电保护电路
US20090094568A1 (en) * 2007-10-04 2009-04-09 Texas Instruments Incorporated Validation Of An Integrated Circuit For Electro Static Discharge Compliance
CN201994522U (zh) * 2010-12-17 2011-09-28 北京牡丹电子集团有限责任公司 一种dvi信号源的保护隔离装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2824361B2 (ja) * 1992-06-09 1998-11-11 三菱電機株式会社 クロストーク検証装置
US5293083A (en) * 1992-06-30 1994-03-08 International Business Machines Corporation Fast limited swing push-pull driver
JP5041749B2 (ja) * 2006-07-13 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
JP5015509B2 (ja) * 2006-07-27 2012-08-29 ルネサスエレクトロニクス株式会社 静電保護回路および半導体装置
JP5510280B2 (ja) * 2010-11-12 2014-06-04 富士通株式会社 設計支援装置、設計支援方法および設計支援プログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055711A (en) * 1989-02-21 1991-10-08 Linear Technology Corporation Impedance control circuit for an integrated circuit node
US5569982A (en) * 1995-05-17 1996-10-29 International Rectifier Corporation Clamping circuit for IGBT in spark plug ignition system
US20010043449A1 (en) * 2000-05-15 2001-11-22 Nec Corporation ESD protection apparatus and method for fabricating the same
CN1953178A (zh) * 2005-10-21 2007-04-25 威盛电子股份有限公司 静电放电保护电路
US20090094568A1 (en) * 2007-10-04 2009-04-09 Texas Instruments Incorporated Validation Of An Integrated Circuit For Electro Static Discharge Compliance
CN201994522U (zh) * 2010-12-17 2011-09-28 北京牡丹电子集团有限责任公司 一种dvi信号源的保护隔离装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ALBERT Z.H.WANG: "An On-Chip ESD Protection Circuit with Low Trigger Voltage in BiCMOS Technology", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106887832A (zh) * 2015-12-16 2017-06-23 中兴通讯股份有限公司 一种保护终端芯片usb接口的电路
CN106887832B (zh) * 2015-12-16 2019-10-22 中兴通讯股份有限公司 一种保护终端芯片usb接口的电路

Also Published As

Publication number Publication date
KR102193356B1 (ko) 2020-12-22
TW201436404A (zh) 2014-09-16
US20140268467A1 (en) 2014-09-18
EP2779239A1 (en) 2014-09-17
CN104052042B (zh) 2019-01-18
JP2019050401A (ja) 2019-03-28
US8982518B2 (en) 2015-03-17
JP2014179601A (ja) 2014-09-25
TWI619323B (zh) 2018-03-21
EP3573102A1 (en) 2019-11-27
EP2779239B1 (en) 2019-08-14
JP6579731B2 (ja) 2019-09-25
KR20140113334A (ko) 2014-09-24

Similar Documents

Publication Publication Date Title
Gossner et al. Simulation methods for ESD protection development
US9853446B2 (en) Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
CN103001206A (zh) 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位
CN104134978A (zh) 具有高的有效维持电压的静电放电（esd）钳位电路
CN104076194A (zh) 测试集成电路封装件的输出短路电流
CN104052042A (zh) 用于为电路提供瞬态事件保护的方法和装置
US8649135B2 (en) On-chip noise filter circuit
US9852248B2 (en) Transistor plasma charging eliminator
Voldman The ESD handbook
JP2015061508A (ja) 高電流事象緩和回路
Jack et al. Comparison of FICDM and wafer-level CDM test methods
US9019672B2 (en) Chip with electrostatic discharge protection function
US20200274352A1 (en) Test device
Peng et al. Characterization and modeling of commercial ICs for system-efficient ESD design
Domanski et al. Soft fails due to LU stress of virtual power domains
Song et al. Highly Robust AHHVSCR‐Based ESD Protection Circuit
US8891215B2 (en) High noise immunity with latch-up free ESD clamp
Scholz et al. Tunable ESD clamp for high-voltage power I/O pins of a battery charge circuit in mobile applications
CN117060362A (zh) 一种多电源域的静电放电保护电路和esd保护芯片
Alvarez et al. CDM single power domain failures in 90nm
Dobre et al. Validation Technique for Thin Oxide CDM Protections
Chiang et al. Latch-up issue of drain metal connection split in test circuit with 3D TCAD simulation analysis in CMOS application
Su et al. Reliability Characterization for 12 V Application Using the 22FFL FinFET Technology
Rosenbaum et al. Current challenges in component-level and system-level ESD simulation
Bafleur et al. Protecting Mixed-Signal Technologies Against Electrostatic Discharges: Challenges and Protection Strategies from Component to System

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190118