CN104049664A - 使用背栅控制的有源共源共栅电路 - Google Patents

Abstract

本发明涉及使用背栅控制的有源共源共栅电路。有源共源共栅电路的示范性实施方案具有用于控制所述有源共源共栅电路中至少一个晶体管的栅源极电压（VGS）的控制电路。所述实施方案可被配置使得所述VGS的控制也控制所述输入端上的所述电压Vin。可在不改变所述设备几何外形或改变所述漏极电流的情况下调整Vin。这允许更好地控制并优化在低电压设计中所述输入电压的可用净空，且对于给定的功率电平又产生更高的有源共源共栅电路带宽和/或更高的输出阻抗（Rout）。

Description

使用背栅控制的有源共源共栅电路

优先权数据

本申请主张2013年3月13日提交的临时专利申请序列号No.61/780,598的优先权，所述临时专利申请以引用的方式全部并入本文。

技术领域

本公开一般涉及有源共源共栅电路，且更具体涉及一种用于使用背栅控制来实施有源共源共栅电路的装置、方法和系统。

背景技术

有源共源共栅电路广泛应用于电子电路以改善电流源的输出阻抗。有源共源共栅电路也用以改善差分对的输出阻抗，并广泛用作在放大器中进行增益增强的方法。因为有源共源共栅电路广泛应用于上述应用以及也广泛应用于许多其他应用中，所以它将提供具有改善的有源共源共栅电路的优势。

发明内容

本公开一般涉及用于有源共源共栅电路的装置、系统、电路和方法。根据示范性实施方案，实施提供有源共源共栅电路的电路，所述有源共源共栅电路具有对电路中至少一个晶体管的背栅控制。在实施方案中，实施提供对背栅电压的控制的控制电路，所述背栅电压被用来调整至少一个晶体管的栅源极电压（VGS）。实施方案的有源共源共栅电路可被配置使得对VGS的控制也控制输入端上的电压Vin。可在不改变设备几何外形或改变漏极电流的情况下调整Vin。控制电路可为允许控制背栅电压的任何类型的电路。

有源共源共栅电路的示范性实施方案包括输入端和输出端和第一晶体管，所述第一晶体管耦接在输入端和输出端之间并具有栅极。有源共源共栅电路还包括负载和第二晶体管，所述负载耦接在第一晶体管的栅极和第一节点之间，所述第二晶体管具有漏极、栅极、背栅和源极。第二晶体管的漏极可耦接到第一晶体管的栅极，第二晶体管的栅极可耦接到输入端，且第二晶体管的源极可耦接到第二节点。控制电路具有耦接到第二晶体管的背栅的控制输出端，所述控制电路可被配置以在第二晶体管的背栅上提供电压来控制第一晶体管的VGS。有源共源共栅电路的实施方案可例如实施为并联型有源共源共栅电流源或有源共源共栅差分对。在示范性实施方案中，控制电路可被配置以在共源共栅电路的操作期间在第二晶体管的背栅上提供可变或固定电压。

在另一示范性实施方案中，有源共源共栅电路可包括耦接到有源共源共栅电路的输入端的电流源。在其它示范性实施方案中，并联型有源共源共栅电流源或有源共源共栅差分对可各自实施以包括共享控制电路来控制电流源或差分对中包括的所有多个有源共源共栅电路的背栅电压。在替代性实施方案中，可对多个有源共源共栅电路中每一个实施单独的控制电路。

在另一示范性实施方案中，有源共源共栅电路的控制电路可实施为运算放大器，所述运算放大器被配置以测量有源共源共栅电路的输入端处的输入电压、把有源共源共栅电路的输入电压与参考电压作比较和伺服第二晶体管的背栅电压以把第二晶体管的栅源极（VGS）电压设置为参考电压，并因此把输入电压设置为参考电压。

附图说明

为了提供对本公开和本公开的特征和优势的更完整的理解，可参考结合附图进行的以下描述，其中相同的参考数字表示相同的部件，在附图中：

图1示出根据本公开的实施方案的示范性有源共源共栅电路；

图2示出根据本公开的实施方案的示范性有源共源共栅电路；

图3A和图3B示出根据本公开的实施方案实施的示范性有源共源共栅电流源；

图4A和图4B示出根据本公开的实施方案实施的示范性多个有源共源共栅电流源；

图5A和图5B示出根据本公开的实施方案实施的示范性有源共源共栅差分对；和，

图6A和图6B示出根据本公开的实施方案实施的另外的示范性有源共源共栅差分对；

图7A和图7B示出根据本公开的实施方案的具有替代性控制电路的示范性有源共源共栅电路；

图8A和图8B示出根据本公开的实施方案的具有又一替代性控制电路的示范性有源共源共栅电路；和

图9A和图9B示出根据本公开的实施方案的具有控制电路的示范性有源共源共栅差分对。

具体实施方式

本公开一般涉及用于有源共源共栅电路的装置、系统、电路和方法。根据本公开的示范性实施方案，可实施提供有源共源共栅电路的电路，所述有源共源共栅电路具有对电路中至少一个晶体管的背栅控制。使用控制电路来提供对电路中至少一个晶体管的背栅电压的控制提供了优势，因为使用背栅控制提供了比可在常规共源共栅电路中获得的自由度更多的自由度来设置有源共源共栅电路的至少一个晶体管的栅源极电压（VGS）。控制电路可为允许控制背栅电压的任何类型的电路。通过设置VGS，也可在不改变设备几何外形或改变漏极电流的情况下设置输入端上的电压Vin。这允许更好地控制并优化在低电压设计中输入电压的可用净空，且对于给定的功率电平也产生更高的有源共源共栅电路带宽和/或更高的输出阻抗（Rout）。例如，实施方案可用以改善或修改电流源的输出阻抗或用以改善根据本公开的实施方案实施的差分对的输出阻抗。

现在参考图1，示出根据本公开的实施方案的示范性有源共源共栅电路200。有源共源共栅电路200包括NMOS晶体管M2、共源放大器和控制电路CC1，所述共源放大器包括NMOS晶体管M3和负载I1201。在图1的实施方案中，晶体管M2的漏极可耦接到输出端“iout”，M2的源极可耦接到输入端“in”，且M2的栅极可耦接到M3的漏极并耦接到负载I1201。负载I1201把M2的栅极和M3的漏极耦接到第一节点“v1”。“v1”可设置为第一电压电势。负载I1201可包括电阻器、晶体管、二极管、电流源或将允许M3的漏极电流流过的任何设备。晶体管M3的栅极可耦接到输入端“in”，M3的漏极可耦接到负载I1201，且M3的源极可耦接到第二节点“v2”。“v2”可设置为与电压电势“v1”不同的第二电压电势。在有源共源共栅电路200中，M3可具有单独的背栅连接，所述背栅连接可耦接到控制输出端，所述控制输出端由控制电路CC1控制以调整M3的电压Vt。由于M3的背栅电压被CC1改变，所以栅源极电压（VGS）也必须改变以维持从负载I1201吸收漏极电流ix所需的VGS-Vt。背栅电压vbgate由控制电路CC1设置，控制电路CC1具有连接到M3的背栅终端的至少一个终端。控制电路可为可产生输出电压vbgate的任何电路。控制电路的输出vbgate可为固定或可变电压。这允许控制vbgate，使得可创建M3上的固定VGS或可变VGS。电压vbgate可为正电压或负电压以提供减小或增大M3的VGS。

负载I1201可为电流源、电阻器、晶体管、二极管、NMOS或PMOS设备或电流可流过以向M3提供漏极电流（ix）使得可在M3的漏极实现增益的任何设备。虽然图1示出的实施方案使用NMOS设备来实施，但是实施方案也可使用PMOS设备来实施以实施如图2示出的有源共源共栅电路210。

现在参考图3A，示出根据本公开的实施方案的示范性有源共源共栅电流源303的实施。图3A示出提供有源共源共栅电流源303的有源共源共栅电路300的实施。M1可为具有输出阻抗Ro1的NMOS电流源，其可与有源共源共栅电路300共源共栅。有源共源共栅电路300可类似于图1的实施方案来实施，并具有另外的晶体管M1和外部负载EXT负载X2。在图3A的实施方案中，节点“v1”可设置为电压Vdd且节点“v2”可设置为地电势。M1的栅极可由偏压“偏压1”来驱动，偏压“偏压1”设置M1中的电流。X2是输出电流流过的负载。X2可为外部设备，诸如电阻器、二极管、晶体管、电流源、电压源、电源或电流可流过的任何设备。在替代性实施方案中，包括M1的电流源可用例如包括一个或多个组件或设备的任何类型的电流源来实施，其中组件或设备可包括电阻器、晶体管、二极管或提供电流源到输入端的任何设备。

在图3A中，实施方案的有源共源共栅电路300将充当M1的有源共源共栅。有源共源共栅电路300包括共源共栅设备M2、共源放大器和控制电路CC1，所述共源放大器包括M3和I1。M3具有单独的背栅连接，所述背栅连接可由控制电路驱动以调整M3的Vt。M3具有输出阻抗Ro3和跨导gm3。假设I1具有比M3高得多的输出阻抗，那么图3A的Rout可给定为：

Rout=gm3*Ro3*（gm2*Ro2+1）*Ro1。

把有源共源共栅电路300用于有源共源共栅电流源303具有至少若干优势。设备M3的VGS可用背栅电压来设置，而不是通过能降低增益和带宽的次优化尺寸或功率来设置。M3的VGS也设置节点“in”上的电压，所述节点“in”上的电压可被调整以优化电流源设备M1或连接到节点“in”的任何设备的可用净空。又，有源共源共栅电路300可在如控制电路CC1所确定的某个范围中调整。设备M3可为最佳尺寸，因为控制电路可通过背栅电压调整M3的VGS，而不会显著降低M3的gm3。换句话说，背栅电压提供一种更多的自由度来设置VGS，而不会改变设备W/L或改变M3的漏极电流。这对于给定功率的有源共源共栅电流源303又产生更高的带宽和更高的Rout。虽然图3A对M1、M2和M3使用NMOS设备，但是实施方案也可用如图3B示出的PMOS设备来实施。

现在参考图4A，示出根据本公开的另一实施方案的示范性有源共源共栅电流源403。在图4A的实施方案中，都共享同一控制电路CC1的n个有源共源共栅电路（其中n可为任何数目）可用以产生n个有源共源共栅电流源。在图4A的替代性实施方案中，每个有源共源共栅电路可具有其自己的控制电路。有源共源共栅电流源403包括多个有源共源共栅电路400，每个有源共源共栅电路400可类似于图3A的有源共源共栅电路300来实施。图4A示出多个有源共源共栅电路400，其中每个电路n包括共源共栅设备M2n、共源放大器电路，所述共源放大器电路包括M3n和I1n。多个有源共源共栅电路中每一个共享控制电路CC1。M3n具有单独的背栅连接，所述背栅连接可由控制电路驱动以调整M3n的Vt。在图4A的实施方案中，每个有源共源共栅电路n可耦接到充当电流源的晶体管M1n。

有源共源共栅电流源403中有n个有源共源共栅电路400（M2₁到M2n、I1到I1n以及M3₁到M3n），有源共源共栅电流源403具有vbgate可由相同的控制电路CC1驱动的背栅终端。电路403产生n个有源共源共栅电流源且可例如用于电流镜电路。再者，图4B中示出的实施方案的PMOS版本可通过用PMOS代替所有NMOS、改变电流源I11到I1n的方向并交换Vdd和接地连接来实施。

现在参考图5A，示出根据本公开的实施方案的示范性有源共源共栅差分对503。图5A示出有源共源共栅电路500，所述共源共栅差分对503改善了差分对的输出阻抗，并因此当有源共源共栅差分对的输出驱动差分负载阻抗来实现诸如差分放大器中的增益时，提供增益增强。差分对可包括尾电流源Itail和输入设备M1A和M1B。在实施方案中使用有源共源共栅电路500用来增大差分对的输出阻抗。有源共源共栅电路500可包括类似于图3A的有源共源共栅电路300实施的有源共源共栅电路的两个副本，这两个副本共享单一控制电路CC1来向差分对提供有源共源共栅。I1A、M3A和M2A形成一个有源共源共栅电路，且I1B、M3B和M2B是第二有源共源共栅电路。有源共源共栅可共享相同的控制电路CC1。在图5A的实施方案中，M3A和M3B的源极终端可连接到设置为地电势的v2_A和v2_B。M1A的漏极电压可由M3A的VGS来设置。控制电路CC1创建电压vbgate，电压vbgate驱动M3A的背栅并把它的VGS设置为期望的值。类似地，M1B的漏极电压可由M3B的VGS来设置。控制电路CC1创建电压vbgate，电压vbgate驱动M3B的背栅并把它的VGS设置为期望的值。这允许差分对M1A、M1B和Itail上的净空被控制电路CC1来最优地设置和控制，而不需要次优化M3A、M3B、I1A和I1B的大小，次优化M3A、M3B、I1A和I1B的大小可能降低有源级联型增益和带宽。在实施方案中，差分对的每一侧的所得Rout由每个有源共源共栅放大器的增益进行改善。

RoutA=gm3A*Ro3A*（gm1*Ro1+1）*Ro1A，

RoutB=gm3B*Ro3B*（gm2*Ro2+1）*Ro1B

图5B示出实施方案的PMOS版本。

现在参考图6A，示出根据本公开的又一实施方案的示范性有源共源共栅差分对。图6A是使用有源共源共栅电路300以有源地共源共栅差分对的另一实施。图6A的实施方案类似于图5A的实施方案来实施，不同的是，M3A和M3B的源极终端可连接到差分对的共源节点mid，而不是接地。使用节点“mid”的这个“自举”把输入设备M1A和M1B两端的恒漏源电压（VDS）维持在共模输入电压的广泛范围中。

对于可用NMOS实施的图5A和图6A的每个实施，PMOS版本PMOS版本分别在图5B和6B中示出。

现在参考图7A，示出根据本公开的实施方案的使用运算放大器控制电路的有源共源共栅电路的实施方案。图7A的有源共源共栅电路700是可使用运算放大器A1来实施之前实施为例如如图1的CC1的控制电路的有源共源共栅电路的实施。在图7A的实施方案中，运算放大器A1可测量可由M3的VGS设置的节点“in”上的电压。运算放大器A1然后将节点“in”与控制参考电压vnc作比较，并伺服M3的vbgate电压以将M3的VGS设置为等于vnc。控制参考电压vnc可为源自另一电路的固定或可变电压。有源共源共栅电路700电路具有至少若干优势。设备M3的VGS可使用背栅vbgate来设置，而不是通过可降低增益和带宽的次优化尺寸或功率来设置。其次，M3的VGS设置节点“in”上的电压，所述电压可被设置和控制以为了电流源设备M1或连接到节点“in”的任何其它设备两端的最佳净空。第三，电路可在如由伺服放大器A1设置的vnc的范围上调整。图7B中示出实施方案的PMOS版本。

现在参考图8A，其中示出根据本公开的又一实施方案的具有控制电路802的示范性有源共源共栅电路800。图8A是有源共源共栅电路800的实施，有源共源共栅电路800可类似于图3的有源共源共栅电路300来实施，有源共源共栅电路800被实施具有包括参考设备I1_Ref、M3_Ref、I2_Ref、M2_Ref和运算放大器A1的控制电路802。在实施方案中，运算放大器A1测量M3_Ref的VGS并驱动M3_Ref的背栅直到M3_Ref的VGS等于控制参考电压vnc。控制电路802的输出端产生电压vbgate，电压vbgate然后可用以驱动M3的背栅。在实施中，M3和M3_Ref可被调整大小以在相同的电流密度运行，使得M3的VGS等于M3_Ref的VGS，M3_Ref的VGS等于参考电压vnc。控制参考电压vnc可为源自另一电路的固定或可变电压。图8B中示出实施的PMOS版本。

现在参考图9A，其中示出根据本公开的实施方案的用于具有控制电路902的差分放大器903的有源共源共栅电路900的实施方案的实例。控制电路可类似于图8A的实施方案的控制电路802来实施，且可包括具有参考设备I1_Ref、M3_Ref、I2_Ref、M2_Ref和运算放大器A1的参考电路。在图9A的实施方案中，运算放大器A1测量M3_Ref的VGS并驱动M3_Ref的背栅，直到M3_Ref的VGS等于A1的控制参考电压vnc。在实施方案中，有两个有源共源共栅电路，所述有源共源共栅电路包括I1A、M3A、M1A和I1B、M3B、M2B。控制电路902的输出端可产生电压vbgate，电压vbgate然后可用以驱动M3A和M3B的背栅。在实施方案中，M3A、M3B和M3_Ref可被调整大小以在相同的电流密度运行，使得M3A和M3B的VGS等于M3_Ref的VGS，M3_Ref的VGS可等于参考电压vnc。A1上的控制参考电压vnc可为源自另一电路的固定或可变电压。有源共源共栅电路900类似于图5A的有源级联型电路500来改善输出阻抗并设置差分对M1A、M1B和Itail的净空，从而具有与如图5A的电路所有相同的优势：改善的增益、带宽和净空控制。差分对的每一侧的所得Rout由每个有源共源共栅放大器的增益进行改善。

RoutA=gm3A*Ro3A*（gm1*Ro1+1）*Ro1A

RoutB=gm3B*Ro3B*（gm2*Ro2+1）*Ro1B

如在所有其它实例中一样，可实施图9B中示出的实施方案的PMOS版本。

在实施方案的一个实例中，附图的任意数量的电路可在相关电子设备的母板上实施或在集成电路中实施。集成电路可用于任何适当的使用。母板可为可保持电子设备的内部电子系统的各种组件并进一步为其它外围设备提供连接器的一般电路板。更具体说来，母板可提供系统的其它组件可用以电通信的电气连接。任何合适的处理器（包括数字信号处理器、微处理器、配套芯片组等）、存储器元件等可基于特定配置需求、处理需求、计算机设计等来适当地耦接到母板或集成电路。诸如外部存储、另外的传感器、用于音频/视频显示器的控制器和外围设备的其它组件可连接到母板作为插卡、通过电缆连接或集成到母板本身。

注意，在本文提供的若干实例中，交互可就两个、三个、四个或更多个电子组件进行描述。然而，这只是为了清晰和举例的目的而进行。应理解，系统可用任何适当的方式来合并。沿着类似的设计方案，附图的任何示出的组件、模块和元件可在各种可能配置中被取代和/或组合，所有这些都明显在本说明书的广泛范围内。在某些情况下，通过仅参照有限数量的电子元件可能易于描述给定流程的集合的一个或多个功能。应理解，附图的电路和它的教导容易缩放且可容纳大量组件以及更复杂/精密的布置和配置。因此，所提供的实例不应限制可能适用于无数其它结构的电路的范围或抑制电路的广泛教导。

在某些上下文中，本文中所讨论的特征可适用于医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流检测、仪器（可以是高度精确的）和其它基于数字处理的系统。

另外，上文所讨论的某些实施方案可在数字信号处理技术中置备用于医疗成像、病人监护、医疗仪器和家庭医疗保健。这可包括肺显示器、加速度计、心脏速率监视器、心脏起搏器等。其它应用可涉及汽车技术的安全系统（例如，稳定控制系统、驾驶辅助系统、制动系统、信息娱乐系统和任何种类的内部应用）。此外，动力总成系统（例如，在混合动力和电动汽车中）可把高精度的数据转换产品用于电池监测、控制系统、报告控制、维护活动等。

在另一些示范性场景中，本公开的教导可适用于包括帮助提高生产力、能源效率和可靠性的过程控制系统的工业市场。在消费者应用中，上文讨论的信号处理电路的教导可用于进行图像处理、自动聚焦和图像稳定（例如，对于数字静态照相机、摄像机等）。其它消费者应用可包括用于家庭影院系统、DVD刻录机和高清电视的音频和视频处理器。然而，其它消费者应用可涉及到先进的触摸屏控制器（例如，对于任何类型的便携式媒体设备）。因此，此类技术可很容易地成为智能手机、平板计算机、安防系统、个人计算机、游戏技术、虚拟现实、模拟训练等的一部分。

本领域技术人员可确定许多其它的变化、替换、变型、改变和修改，且意图是，本公开包括落在所附权利要求书的范围内的所有此类变化、替换、变型、改变和修改。为了协助美国专利和商标局（USPTO）以及另外协助本申请发布的任何专利的任何读者解释所附权利要求，申请人希望注意的是，申请人：（a）不打算任何所附的权利要求书存在于申请日时援引35U.S.C.第112条第六（6）段，除非用语“用于……的手段”或“用于……的步骤”明确地在特定的权利要求中使用；和（b）不打算通过本说明书中的任何陈述来用未在所附权利要求中另有体现的任何方式限制本公开。

Claims (20)

1.一种有源共源共栅电路，其包括：

输入端和输出端；

第一晶体管，所述第一晶体管耦接在所述输入端和所述输出端之间并具有栅极；

负载，所述负载耦接在所述栅极和第一节点之间；

第二晶体管，所述第二晶体管具有背栅和第一终端、第二终端和第三终端，所述第一终端耦接到所述栅极，所述第二终端耦接到所述输入端，且所述第三终端耦接到第二节点；和，

控制电路，所述控制电路具有耦接到所述第二晶体管的所述背栅的控制输出端，所述控制电路被配置以在所述第二晶体管的所述背栅上提供电压来调整所述第二晶体管的所述栅源极电压（VGS）。

2.如权利要求1所述的有源共源共栅电路，其中所述栅极包括第一栅极，且所述第二晶体管的所述第一终端、所述第二终端和所述第三终端分别包括漏极、第二栅极和源极。

3.如权利要求2所述的有源共源共栅电路，其中所述控制电路被配置以在所述共源共栅电路的操作期间在所述第二晶体管的所述背栅上提供可变电压。

4.如权利要求2所述的有源共源共栅电路，其中所述第一节点被设置为第一电压电势，而所述第二节点被设置为第二电压电势。

5.如权利要求4所述的有源共源共栅电路，其还包括耦接到所述输入端的电流源。

6.如权利要求5所述的有源共源共栅电路，其中所述电流源包括晶体管，所述晶体管耦接在所述输入端和第三节点之间并具有耦接到偏压的第三栅极。

7.如权利要求2所述的有源共源共栅电路，其中所述输入端和所述输出端包括第一输入端和第一输出端，所述负载包括第一负载，所述背栅包括第一背栅，所述漏极包括第一漏极，且所述源极包括第一源极，且其中所述有源共源共栅电路还包括：

第二输入端和第二输出端；

第三晶体管，所述第三晶体管耦接在所述第二输入端和所述第二输出端之间并具有第三栅极；

第二负载，所述第二负载耦接在所述第三栅极和第三节点之间；和，

第四晶体管，所述第四晶体管具有第二漏极、第四栅极、第二背栅和第二源极，所述第二漏极耦接到所述第三栅极，所述第四栅极耦接到所述第二输入端，且所述第二源极耦接到第四节点；且，所述第二背栅耦接到所述控制电路的所述控制输出端；且，

其中所述控制电路还被配置以在所述第一背栅和所述第二背栅上提供电压来调整所述第二晶体管和所述第四晶体管的所述栅源极电压（VGS）。

8.如权利要求7所述的电路，其还包括：

第一电流源，所述第一电流源耦接在所述第一输入端和第五节点之间；和，

第二电流源，所述第二电流源耦接在所述第二输入端和第六节点之间。

9.如权利要求7所述的电路，其还包括：

差分对，所述差分对具有耦接在所述第一输入端和共源节点之间的第五晶体管和耦接在所述第二输入端和所述共源节点之间的第六晶体管。

10.如权利要求9所述的电路，其中所述第二节点和所述第四节点把所述第一源极和所述第二源极耦接到所述差分对的所述共源节点。

11.如权利要求7所述的电路，其中所述控制电路包括：

运算放大器，所述运算放大器具有耦接到所述第二晶体管和所述第四晶体管的所述背栅的控制输出端、耦接到参考电压的负输入端和耦接到所述第二输入端的正输入端。

12.如权利要求2所述的电路，其中所述控制电路包括：

运算放大器，所述运算放大器被配置以测量所述有源共源共栅电路的所述输入端的输入电压、把所述输入电压与参考电压作比较和伺服所述控制信号以把所述输入电压设置为所述参考电压。

13.如权利要求2所述的电路，其中所述控制电路包括：

运算放大器，所述运算放大器具有耦接到所述第二晶体管的所述背栅的控制输出端、耦接到参考电压的负输入端和耦接到所述输入端的正输入端。

14.如权利要求2所述的电路，其中所述控制电路包括：

参考电路，所述参考电路包括具有背栅和栅极的第三晶体管；和，

运算放大器，所述运算放大器具有耦接到所述第二晶体管和所述第三晶体管的所述背栅的控制输出端、耦接到参考电压的负输入端和耦接到所述第三晶体管的所述栅极的正输入端，所述运算放大器被配置以驱动所述第二晶体管和所述第三晶体管的所述背栅上的控制信号来调整所述第二晶体管和所述第三晶体管的所述栅源极（VGS）电压。

15.一种提供有源共源共栅电路的方法，其包括：

提供漏极电流通过第一负载到第一晶体管；

接收耦接到所述第一晶体管的所述栅极的输入端上的输入电流；

在通过第二晶体管耦接到所述输入端的输出端上提供输出电流；和

控制所述第一晶体管的背栅终端上的背栅电压以设置所述第一晶体管的所述栅源极VGS电压，其中所述VGS电压确定所述输入端处的所述电压Vin。

16.如权利要求15所述的方法，其中所述控制包括提供可变电压到所述第一晶体管的所述背栅。

17.如权利要求15所述的方法，其中所述提供所述漏极电流包括：

提供漏极电流通过第一负载到第一晶体管，所述第一晶体管具有耦接到第一电压电势处的节点的源极终端；

且，其中，所述接收包括：

接收耦接到第三晶体管的漏极并耦接到所述第一晶体管的所述栅极的输入端上的输入信号，所述第三晶体管具有耦接到第二电压电势处的节点的源极并提供电流源。

18.如权利要求15所述的方法，其中所述控制包括：

在运算放大器的正输入端处接收所述第一晶体管的栅极电压；

在所述运算放大器的负输入端处接收参考电压；

把所述运算放大器的所述输出端上的控制信号提供到所述第一晶体管的所述背栅以设置所述第一晶体管的所述栅源极电压。

19.一种有源共源共栅电路，其包括：

用于提供漏极电流通过第一负载到第一晶体管的构件；

用于接收耦接到所述第一晶体管的所述栅极的输入端上的输入电流的构件；

用于在通过第二晶体管耦接到所述输入端的输出端上提供输出电流的构件；和，

用于控制所述第一晶体管的背栅终端上的背栅电压以设置所述第一晶体管的所述栅源极（VGS）电压的构件，其中所述VGS电压确定所述输入端处的所述电压Vin。

20.如权利要求19所述的有源共源共栅电路，其中用于控制的所述构件包括用于向所述第一晶体管的所述背栅提供可变电压的构件。