CN104012003B - 电平移位器 - Google Patents

电平移位器 Download PDF

Info

Publication number
CN104012003B
CN104012003B CN201280053054.3A CN201280053054A CN104012003B CN 104012003 B CN104012003 B CN 104012003B CN 201280053054 A CN201280053054 A CN 201280053054A CN 104012003 B CN104012003 B CN 104012003B
Authority
CN
China
Prior art keywords
signal path
input terminal
coupled
driver
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280053054.3A
Other languages
English (en)
Other versions
CN104012003A (zh
Inventor
P·M·埃莫森
R·穆赫帕得亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN104012003A publication Critical patent/CN104012003A/zh
Application granted granted Critical
Publication of CN104012003B publication Critical patent/CN104012003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Abstract

提供了一种电平移位器(200)。该电平移位器包括第一驱动器(102)、第二驱动器(104)、电容器(C1、C2)、偏置电路(202)和共模电路(204)。第一驱动器具有第一信号路径，其耦合到输入终端和输出终端之间，并且第一驱动器在第一电压域中操作。第二驱动器在第二电压域中操作，并且包括第二信号路径和锁存器(110‑1)。第二信号路径耦合到第二驱动器的输入终端和输出终端之间，并且锁存器耦合到第二信号路径的输入终端。电容器耦合到第一信号路径的输出终端和第二信号路径的输入终端之间，并且偏置电路(202)耦合到第二信号路径的输入终端，并且在第二电压域中操作。

Description

电平移位器
技术领域
本发明总体涉及电平移位，并且更具体地涉及具有低抖动的电平移位器。
背景技术
图1示出传统的电平移位器100。电平移位器100一般由驱动器102和104(其在不同电压域中操作)组成，驱动器102和104具有耦合在其间的电容器C1和C2(其一般足够大以便具有充分低的截止频率)的驱动器102和104(其在不同电压域中操作)组成。对于更高的电压应用，电容器C1和C2可用电容器串代替。通常，驱动器102和104中的每个都具有一对信号或数据路径(其一般由逆变器106-1到106-4以及108-1到108-4组成)，以便能够根据差分信号产生差分信号锁存器110(其耦合在驱动器104的信号路径之间，并且一般由逆变器108-5和108-6组成)同样被包括以驱动信号到导轨(rail)。
然而，具有该设置的问题在于，随着开关发生，电容器C1和C2被反复充电及放电。因此，在电容器C1和C2上的电压变化，随着其横越电平移位器100(如在图2中所示)，其使信号DIN/DIN失真。此外，抖动被引入，其使眼睛开放模式失真(如在图3中所示)。因此，存在补偿在电平移位器中失真的需求。
在美国专利公开No.2006/0091907；Rajapandian等人的“High-voltage powerdelivery through charge recycling”，IEEE J.of Solid-State Circuits，Vol.41,No.6，pp.1400-1410，June 2006以及Breussegem等人的“Monolithic capactivie DC-DCConverter with Single Boundary-Multiphase Control and Voltage Domain Stackingin 90nm CMOS，”IEEE J.of Solid-State Circuits，Vol.46,No.7，pp.1715-1727，July2011中，描述了传统系统的一些其它示例。
发明内容
实施例提供一种设备。该设备包括：第一驱动器，其具有带有输入终端和输出终端的第一信号路径，其中第一驱动器在第一电压域中操作，并且其中第一信号路径的输入终端接收输入信号；第二驱动器，其在第二电压域中操作，其中第二驱动器具有带有输入终端和输出终端的第二信号路径以及耦合到第二信号路径的输入终端的锁存器；电容器，其耦合在第一信号路径的输出终端和第二信号路径的输入终端之间；以及偏置电路，其耦合到第二信号路径的输入终端，并且在第二电压域中操作。
在实施例中，第二信号路径进一步包括多个逆变器，该多个逆变器在第二信号路径的输入和输出终端之间按顺序彼此串联耦合。
在实施例中，电容器进一步包括第一电容器，并且其中偏置电路进一步包括：耦合到第二信号路径的输入终端的电阻器；第二电容器；以及耦合在第二电容器和电阻器之间的共模逆变器。
在实施例中，共模逆变器是序列的第一逆变器的复制品。
在实施例中，输入信号是差分的，并且其中第一驱动器进一步包括具有输入终端和输出终端的第三信号路径。
在实施例中，电阻器进一步包括第一电阻器，并且其中第二驱动器进一步包括具有输入终端和输出终端的第四信号路径，并且其中锁存器和第二电阻器耦合到第四信号路径的输入终端，并且其中设备进一步包括第三电容器，其耦合到第三信号路径的输出终端和第四信号路径的输入终端之间。
在实施例中，第一和第二电阻器耦合到一起。
在实施例中，共模逆变器进一步包括第一共模逆变器，并且其中偏置电路进一步包括：第四电容器；以及第二共模逆变器，其耦合到第二第四和第二电阻器之间。
在实施例中，第一和第二电阻器是可调节的。
在实施例中，提供了一种设备。该设备包括：第一驱动器，其在第一电压域中操作，其中第一驱动器具有：第一输入终端，第一输出终端，以及第一组逆变器，该第一组逆变器在第一输入终端和第一输出终端之间彼此串联耦合；第二驱动器，其在第二电压域中操作，其中第二驱动器具有：第二输入终端，第二输出终端，第二组逆变器，该第二组逆变器在第二输入终端和第二输出终端之间彼此串联耦合；以及锁存器，其耦合到第二输入终端；电容器，其耦合到第一输出终端和第二输入终端之间；以及偏置电路，其耦合到第二输入终端，并且在第二电压域中操作。
在实施例中，第二组逆变器在序列中彼此串联耦合，并且其中电容器进一步包括第一电容器，并且其中偏置电路进一步包括：电阻器，其耦合到第二输入终端；第二电容器；以及共模逆变器，其耦合到第二电容器和电阻器之间。
在实施例中，共模逆变器是序列的第一逆变器的复制品。
在实施例中，第一驱动器进一步包括：第三输入终端；第三输出终端；以及第三组逆变器，其在第三输入终端和第三输出终端之间彼此串联耦合。
在实施例中，电阻器进一步包括第一电阻器，并且其中偏置电路进一步包括第二电阻器，并且其中第二驱动器进一步包括：第四输入终端；第四输出终端，其耦合到锁存器和第二电阻器；以及第四组逆变器，其在第四输入终端和第四输出终端之间彼此串联耦合。
在实施例中，设备进一步包括第三电阻器，其耦合到第三输出终端和第四输入终端之间。
附图说明
图1是传统电平移位器的示例的图示；
图2是示出图1的电平移位器的瞬态响应的图示；
图3是示出图1的电平移位器的眼睛睁开的图示；
图4是根据本发明实施例的电平移位器的示例的图示；
图5和8是图4的偏置电路的示例的图示；
图6是比较图1和4的电平移位器的瞬态响应的图示；以及
图7是示出图4的电平移位器的眼睛睁开的图示。
具体实施方式
图4以体现本发明的原理示出电平移位器200的示例。如所示的，电平移位器200在结构上与电平移位器100类似，不同的是电平移位器200包括偏置电路202。该偏置电路202(其在一些电压域中操作为驱动器104)一般包括耦合到驱动器104的信号路径的电阻器R1和R2以及共模电路204。共模电路204产生(多个)共模电压，共模电压可以被用来基本上保持电容器C1和C2上的电压。逆变器106-1到106-4，108-1到108-6中的每个以及204同样由PMOS晶体管和NMOS晶体管组成，并且电阻器R1和R2一般可具有相同的值或电阻。此外，如所示的，电平移位器200是差分的，但是电平移位器200可同样与单端信号一起使用(其中省略了包括逆变器106-3、106-4、108-3和108-4以及电容器C2的数据路径)。
在图5中，可看出偏置电路202(对于图5标记为202-A)的更详细示例。如所示的，电阻器R1和R2耦合到一起以形成在驱动器104的信号路径之间的分配器，并且共模电路204-A一般包括共模逆变器206和电容器C3。通常，逆变器108-1到108-4匹配(意味着采用相同大小的晶体管)，并且共模逆变器206(其一般在相同电压域中操作为驱动器104)通常是逆变器108-1的复制品(意味着206的晶体管与逆变器108-1相比是缩放的)。作为复制品，共模逆变器206使用的电流更低。
如上所述，使用该偏置电路202-A，电容器C1和C2上的电压一般被保持；这通常通过在开关期间形成具有偏置电路202-A的额外电流路径来实现。作为示例，可假设在节点N1上的电压转变为逻辑低，而在节点N2上的电压转变为逻辑高。当在节点N2上的电压变得足够大时，在节点N1上的电压变得足够小，并且都不入轨，用于逆变器108-5的NMOS晶体管和用于逆变器108-6的PMOS晶体管进入线性区域。在该点处，共模电路202形成电流路径，其将电压摆动的幅度(A)限制为：
VSS+IRONNMOS≤A≤VDD－IRONPMOS，(1)其中VDD和VSS是用于驱动器104和偏置电路202-A的导轨电压。电流路径将同样对于在相反方向中的转变类似地形成。此外，用于逆变器108-5和108-6的PMOS和NMOS晶体管以及电阻器R1和R2也应该被设定尺寸，使得用于逆变器108-5和108-6的PMOS和NMOS晶体管不进入深线性区域(即漏极-源极电压VD小于约50mV)。作为采用偏置电路202-A的结果，由电容器C1和C2看出的电压摆动的幅度很小，意味着电容器C1和C2上的电压基本上被保持。因此，信号完整性得到改善，其中信号失真被减小(如在图6中示出)，并且其中抖动被减小(如在图7中示出)。
偏置电路202-A同样包括开关S1到S5，以允许偏置电路202-A和电平移位器200被禁用。开关S1到S5通常由使能信号控制，使得当使能信号是逻辑高或“1”时开关S1、S2和S4闭合，并且当使能信号是逻辑低或“0”时开关S3和S5闭合。通过具有该设置，开关S5将共模电压驱动到地，而开关S3将节点N2驱动到地，允许锁存器(逆变器108-5和108-6)将节点N1驱动到导轨VDD。因此，当禁用时，在电平移位器200中很少到没有静态电流。
转到图8，可看到偏置电路202(对于图8标记为202-B)的另一个示例。与偏置电路202-A类似，偏置电路202-B包括电阻器R3和R4，以及开关S1到S3，但是共模电路204-B从偏置发生器中分别产生用于电阻器R3和R4中的每个的偏置电压BIAS1和BIAS2。这些偏置发生器208-1和208-2使用共模逆变器210-1和210-2(其分别是逆变器108-1和108-3的复制品，并且其以与共模逆变器206类似的方式操作)以及电容器C4-1和C4-2(其以与电容器C3类似的方式操作)来产生这些偏置电压BIAS1和BIAS2。此外，电阻器R3和R4是可调节的(其可例如是开关电阻器阵列)，以便“调整”共模电压来补偿驱动器104的数据路径中的偏差。偏置发生器208-1和208-2同样包括开关S6-1、S6-2、S7-1和S7-2，其以与开关S4和S5类似的方式操作，以降低在驱动器200中的静态电流。
本发明涉及的本领域中的技术人员将理解到，可对所描述的实施例进行修改，并且在要求发明的范围内，许多其它实施例同样是可行的。

Claims (12)

1.一种电平移位器，其包括：
第一驱动器，其具有带有输入终端和输出终端的第一信号路径，其中所述第一驱动器包括用于在第一电压域中操作的装置，并且其中所述第一信号路径的所述输入终端接收输入信号；
第二驱动器，其在第二电压域中操作，其中所述第二驱动器具有：
第二信号路径，其具有输入终端和输出终端；以及
锁存器，其耦合到所述第二信号路径的所述输入终端；
第一电容器，其耦合在所述第一信号路径的所述输出终端和所述第二信号路径的所述输入终端之间；并且
其中所述输入信号是差分的，并且
其中所述第一驱动器进一步包含具有输入终端和输出终端的第三信号路径，并且
其中所述第二驱动器进一步包含具有输入终端和输出终端的第四信号路径，并且
其中所述电平移位器进一步包含耦合在所述第三信号路径的所述输出终端和所述第四信号路径的所述输入终端之间的第二电容器；以及
偏置电路，其耦合到所述第二信号路径的所述输入终端和所述第四信号路径的所述输入终端，并且在所述第二电压域中操作，
其中所述锁存器耦合在所述第二信号路径和所述第四信号路径之间，
其中所述第二信号路径进一步包含多个逆变器，所述多个逆变器在所述第二信号路径的所述输入终端和输出终端之间成序列彼此串联耦合。
2.根据权利要求1所述的电平移位器，其中所述偏置电路进一步包括：
第三电容器；以及
共模逆变器，其耦合到所述第三电容器。
3.根据权利要求2所述的电平移位器，其中所述共模逆变器是所述序列的第一逆变器的复制品。
4.根据权利要求1所述的电平移位器，其中所述锁存器包含两个交叉耦合的逆变器。
5.一种电平移位器，其包括：
第一驱动器，其在第一电压域中操作，其中所述第一驱动器具有：
第一输入终端；
第一输出终端；以及
第一组逆变器，其在所述第一输入终端和所述第一输出终端之间彼此串联耦合；
第二驱动器，其在第二电压域中操作，其中所述第二驱动器具有：
第二输入终端；
第二输出终端；
第二组逆变器，其在所述第二输入终端和所述第二输出终端之间彼此串联耦合；以及
锁存器，其耦合到所述第二输入终端；
第一电容器，其耦合在所述第一输出终端和所述第二输入终端之间；以及
偏置电路，其耦合到所述第二输入终端，并且包括用于在所述第二电压域中操作的装置，
其中所述第一驱动器被配置为接收输入信号，所述输入信号是差分的；
其中所述第一驱动器进一步包含第一信号路径和第三信号路径，所述第一信号路径和第三信号路径中的每一个都具有输入终端和输出终端，并且
其中所述第二驱动器进一步包含带有输入终端和输出终端的第二信号路径和第四信号路径，并且
其中所述电平移位器进一步包含第二电容器，所述第二电容器耦合在所述第三信号路径的所述输出终端和所述第四信号路径的所述输入终端之间；并且
其中所述偏置电路进一步耦合到所述第二信号路径的所述输入终端和所述第四信号路径的所述输入终端，并且其在所述第二电压域中操作，
其中所述第二信号路径进一步包含多个逆变器，所述多个逆变器在所述第二信号路径的所述输入终端和所述输出终端之间成序列彼此串联耦合，并且
其中所述锁存器分别耦合在所述第二信号路径和所述第四信号路径之间，
其中第二组逆变器成序列彼此串联耦合，并且其中所述偏置电路进一步包括：
第四电容器；以及
共模逆变器，其耦合到所述第四电容器；
其中所述偏置电路通过第一电阻器耦合到所述第二信号路径，并且通过第二电阻器耦合到所述第四信号路径。
6.根据权利要求5所述的电平移位器，其中所述共模逆变器是所述序列的第一逆变器的复制品。
7.根据权利要求6所述的电平移位器，其中所述第一驱动器进一步包括：
第三输入终端；
第三输出终端；以及
第三组逆变器，其在所述第三输入终端和所述第三输出终端之间彼此串联耦合。
8.根据权利要求7所述的电平移位器，其中所述第二驱动器进一步包括：
第四输入终端，其耦合到所述锁存器和所述第二电阻器；以及
第四组逆变器，其在所述第四输入终端和所述第四输出终端之间彼此串联耦合。
9.根据权利要求8所述的电平移位器，其中所述第一电阻器和所述第二电阻器耦合到一起。
10.根据权利要求8所述的电平移位器，其中所述共模逆变器进一步包括第一共模逆变器，并且其中所述偏置电路进一步包括：
第二共模逆变器，其耦合到所述第四电容器。
11.根据权利要求10所述的电平移位器，其中所述第一电阻器和所述第二电阻器是可调节的。
12.根据权利要求5所述的电平移位器，其中所述锁存器包含两个交叉耦合的逆变器。
CN201280053054.3A 2011-10-28 2012-10-29 电平移位器 Active CN104012003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/284,511 US9270273B2 (en) 2011-10-28 2011-10-28 Level shifter
US13/284,511 2011-10-28
PCT/US2012/062420 WO2013063570A2 (en) 2011-10-28 2012-10-29 Level shifter

Publications (2)

Publication Number Publication Date
CN104012003A CN104012003A (zh) 2014-08-27
CN104012003B true CN104012003B (zh) 2017-09-26

Family

ID=48168809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280053054.3A Active CN104012003B (zh) 2011-10-28 2012-10-29 电平移位器

Country Status (4)

Country Link
US (1) US9270273B2 (zh)
JP (1) JP6084625B2 (zh)
CN (1) CN104012003B (zh)
WO (1) WO2013063570A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5877091B2 (ja) * 2012-03-06 2016-03-02 日本光電工業株式会社 クロック供給回路
US9197200B2 (en) * 2013-05-16 2015-11-24 Dialog Semiconductor Gmbh Dynamic level shifter circuit
US9456257B2 (en) * 2013-09-12 2016-09-27 Texas Instruments Incorporated Device for transferring power from a first circuit to a second circuit
US9325313B2 (en) * 2014-01-28 2016-04-26 Broadcom Corporation Low-power level-shift circuit for data-dependent signals
US9246477B2 (en) * 2014-03-27 2016-01-26 Qualcomm Incorporated Systems and methods for common mode level shifting
US10187020B2 (en) 2015-12-02 2019-01-22 Butterfly Network, Inc. Trans-impedance amplifier for ultrasound device and related apparatus and methods
US9492144B1 (en) * 2015-12-02 2016-11-15 Butterfly Network, Inc. Multi-level pulser and related apparatus and methods
US10097183B2 (en) * 2016-03-30 2018-10-09 Texas Instruments Incorporated Level shifter and method of calibration
JP6543212B2 (ja) * 2016-04-27 2019-07-10 日本電信電話株式会社 ドライバ回路
US10348304B2 (en) 2017-09-25 2019-07-09 Infineon Technologies Ag High-voltage level-shifter circuitry
JP2019165410A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 受信回路
US10560074B1 (en) * 2018-11-20 2020-02-11 Realtek Semiconductor Corp. Switched capacitor circuit and method thereof
CN112187249A (zh) * 2019-07-03 2021-01-05 瑞昱半导体股份有限公司 偏压电路系统与偏压方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007124021A (ja) * 2005-10-25 2007-05-17 Toshiba Matsushita Display Technology Co Ltd レベルシフタ回路、およびレベルシフタ回路を組込んだ表示パネル
CN101040189A (zh) * 2004-10-19 2007-09-19 国际整流器公司 通过容性耦合的高电平位移
CN101682328A (zh) * 2007-03-31 2010-03-24 桑迪士克3D有限责任公司 包含晶体管跳通保护的电平移位器电路
WO2011011503A3 (en) * 2009-07-21 2011-04-28 Intersil Americas Inc. System and method for pre-charging a bootstrap capacitor in a swithing regulator with high pre- bias voltage

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496857A (en) 1982-11-01 1985-01-29 International Business Machines Corporation High speed low power MOS buffer circuit for converting TTL logic signal levels to MOS logic signal levels
US4504747A (en) 1983-11-10 1985-03-12 Motorola, Inc. Input buffer circuit for receiving multiple level input voltages
JPH01138813A (ja) * 1987-11-26 1989-05-31 Toshiba Corp Ｅｃｌ―ｃｍｏｓレベル変換回路
JPH09214323A (ja) * 1996-02-01 1997-08-15 Oki Electric Ind Co Ltd 入力回路
US5986472A (en) 1997-06-06 1999-11-16 International Business Machines Corporation Voltage level translation for an output driver system with a bias generator
US7176720B1 (en) * 2003-03-14 2007-02-13 Cypress Semiconductor Corp. Low duty cycle distortion differential to CMOS translator
US6784727B1 (en) * 2003-05-21 2004-08-31 Hyperband Communication, Inc. Fast-settling DC offset removal circuits with continuous cutoff frequency switching
US6864704B1 (en) * 2003-09-24 2005-03-08 Altera Corporation Adjustable differential input and output drivers
US7315182B2 (en) * 2004-02-13 2008-01-01 Texas Instruments Incorporated Circuit to observe internal clock and control signals in a receiver with integrated termination and common mode control
JP4127232B2 (ja) 2004-04-01 2008-07-30 セイコーエプソン株式会社 レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器
US7215146B2 (en) 2004-10-29 2007-05-08 Intel Corporation High speed buffered level-up shifters
US7564263B2 (en) * 2005-04-21 2009-07-21 Supertex, Inc. High-speed logic signal level shifter
US7183817B2 (en) 2005-06-29 2007-02-27 Freescale Semiconductor, Inc. High speed output buffer with AC-coupled level shift and DC level detection and correction
US7394283B2 (en) * 2006-08-25 2008-07-01 International Business Machines Corporation CML to CMOS signal converter
US7495491B2 (en) * 2007-02-28 2009-02-24 Intel Corporation Inverter based duty cycle correction apparatuses and systems
KR101398194B1 (ko) * 2008-01-16 2014-05-26 삼성전자주식회사 넓은 주파수 범위에서 동작하는 버퍼 및 상기 버퍼를포함하는 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101040189A (zh) * 2004-10-19 2007-09-19 国际整流器公司 通过容性耦合的高电平位移
JP2007124021A (ja) * 2005-10-25 2007-05-17 Toshiba Matsushita Display Technology Co Ltd レベルシフタ回路、およびレベルシフタ回路を組込んだ表示パネル
CN101682328A (zh) * 2007-03-31 2010-03-24 桑迪士克3D有限责任公司 包含晶体管跳通保护的电平移位器电路
WO2011011503A3 (en) * 2009-07-21 2011-04-28 Intersil Americas Inc. System and method for pre-charging a bootstrap capacitor in a swithing regulator with high pre- bias voltage

Also Published As

Publication number Publication date
US20130106485A1 (en) 2013-05-02
JP2015502684A (ja) 2015-01-22
WO2013063570A2 (en) 2013-05-02
CN104012003A (zh) 2014-08-27
US9270273B2 (en) 2016-02-23
WO2013063570A3 (en) 2013-07-11
JP6084625B2 (ja) 2017-02-22

Similar Documents

Publication Publication Date Title
CN104012003B (zh) 电平移位器
CN104980135B (zh) 用于驱动射频开关的系统和方法
US11670941B2 (en) Single-gate-oxide power inverter and electrostatic discharge protection circuit
US20080048736A1 (en) Differential circuit and output buffer circuit including the same
US20100052735A1 (en) Slew rate controlled level shifter with reduced quiescent current
US7282954B2 (en) Capacitor-coupled level shifter with duty-cycle independence
US20140266327A1 (en) Method for charge sharing/reuse of electronic circuits
US10177769B2 (en) Magnetoelectric computational devices
CN102934362B (zh) 用于高电压差分信号传输的驱动电路
CN103843250B (zh) 差分pvt/定时偏斜容差自校正电路
CN101436855A (zh) 电平偏移电路及其方法
CN102907000B (zh) 具有平衡的工作循环的电平移位器
US20120313703A1 (en) Restoring output common-mode of amplifier via capacitive coupling
WO2018187022A1 (en) Apparatus and method for data level shifting with boost assisted inputs for high speed and low voltage applications
WO2019024803A1 (zh) 电平移位电路和集成电路芯片
KR102079070B1 (ko) 실리콘 광 변조기에 사용하기에 적합한 고속, 고-스윙 구동 회로
US7835201B2 (en) Level-shifter circuit and memory device comprising said circuit
US20140197872A1 (en) Level shifter device
US7463054B1 (en) Data bus charge-sharing technique for integrated circuit devices
CN107800422A (zh) 电平转移电路和半导体装置
US7551035B2 (en) Fast converter for crossing voltage domains
US11190172B1 (en) Latch-based level shifter circuit with self-biasing
TW201322620A (zh) 低應力疊接放大器構造
US10613575B1 (en) Method and apparatus for generating high-speed quadrature clock
TWI713306B (zh) 用於比較器的電路和用於減少比較器中的反沖雜訊方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant