CN103988182A - 使用奇偶校验和冗余行的动态错误处理 - Google Patents

使用奇偶校验和冗余行的动态错误处理 Download PDF

Info

Publication number
CN103988182A
CN103988182A CN201280062047.XA CN201280062047A CN103988182A CN 103988182 A CN103988182 A CN 103988182A CN 201280062047 A CN201280062047 A CN 201280062047A CN 103988182 A CN103988182 A CN 103988182A
Authority
CN
China
Prior art keywords
parity
error
storage
primary importance
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280062047.XA
Other languages
English (en)
Other versions
CN103988182B (zh
Inventor
A.科克尔
S.沙
A.纳瓦莱
M.拉马多斯
S.K.达马拉祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103988182A publication Critical patent/CN103988182A/zh
Application granted granted Critical
Publication of CN103988182B publication Critical patent/CN103988182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

公开了用于使用奇偶校验和冗余行的动态错误校正的发明的实施例。在一个实施例中，一种装置包括存储结构、奇偶校验逻辑、错误存储空间、以及错误事件生成器。存储结构用于存储多个数据值。奇偶校验逻辑用于检测存储结构中存储的数据值中的奇偶校验错误。错误存储空间用于存储检测到奇偶校验错误的指示。错误事件生成器用于响应于奇偶校验错误的指示被存储在错误存储空间中而生成事件。

Description

使用奇偶校验和冗余行的动态错误处理
技术领域
本公开涉及信息处理的领域，并且更特别地，涉及信息处理系统中的错误检测和校正的领域。
背景技术
随着集成电路制造技术中的改善持续提供更为密集的电路，较低的操作电压被用来降低功耗。然而，在诸如被用作处理器中的高速缓冲存储器的静态随机访问存储器之类的存储器结构中，对较大的阵列大小和较低的操作电压的组合增加了存储器单元故障的可能性。因而，这些设备的制造商和用户变得越来越关心错误检测和校正。可以通过将奇偶校验和/或纠错码（ECC）单元与硬件添加到一起以生成并检查奇偶校验和ECC值来保护存储器结构。奇偶校验可以提供可能不足以向错误管理提供鲁棒解决方案的错误检测。另一方面，ECC在管芯面积和流水线复杂性方面的成本可能太高而无法提供所期望的解决方案。
附图说明
在附图中通过示例而非限制的方式来图示本发明。
图1图示根据本发明的实施例的包括动态错误处理的信息处理系统。
图2图示根据本发明的实施例的用于动态错误处理的方法。
图3图示根据本发明的实施例的用于动态错误处理的方法。
具体实施方式
描述了用于使用奇偶校验和冗余行的动态错误处理的发明的实施例。在本描述中，可以阐述诸如处理器和系统配置之类的许多特定细节，以便提供对本发明的更透彻的理解。然而，将由本领域技术人员领会的是，本发明可以在不具有此类特定细节的情况下实施。另外地，未详细地示出一些公知的结构、电路、以及其它特征，以避免不必要地模糊本发明。例如，未描述基于奇偶校验的错误检测的完整描述，原因在于许多公知的方法可以被用于本发明的实施例中。在本描述中，“0”（或“零”）和“1”（或“一”）可以被用来描述数据或其它信息的二进制数位（“比特”）的值，其中前者可以是表示逻辑“零”或“关断”值的任何电压或其它电平，并且后者可以是表示逻辑“一”或“导通”值的任何此类电平。
如背景技术章节中所描述的，可以将存储元件添加到信息存储结构，以提供信息处理系统中的错误检测和/或校正。本发明的实施例可以被用于任何信息处理系统中的任何信息存储结构。本发明的实施例可以期望用于处理器内的存储器阵列，诸如末级高速缓存，原因在于处理器和系统成本和性能可能对这些数据存储结构的大小特别地敏感。
图1图示根据本发明的实施例的包括用于存储器阵列的动态错误处理的信息处理系统100。系统100包括处理器110、软件120、非易失性存储设备130、以及实时时钟190。系统100也可以包括任何数量的附加的处理器、设备、存储结构、和/或任何其它组件或元件。
处理器100可以是任何类型的处理器，包括诸如Intel?CoreTM处理器家族或来自Intel?公司或另一公司的其它处理器家族中的处理器之类的通用微处理器、或诸如图形处理器或微控制器之类的专用处理器。处理器110可以包括存储结构140、奇偶校验逻辑150、错误存储空间160、地址映射逻辑170、以及运行单元180。
软件120可以是安装和/或运行在系统100上的可由处理器110或系统100中的任何其它组件运行的任何软件。例如，软件120可以是图形设备驱动器。如以下进一步描述的，软件120可以包括错误处理例程122。非易失性存储设备130可以是任何类型的非易失性存储设备，诸如磁盘或固态硬盘驱动器。
存储结构140可以表示存储信息处理系统中的包括数据和/或指令的信息的任何结构，诸如寄存器、高速缓存、或另一类型的存储器结构。例如，存储结构140可以表示处理器110中的末级数据高速缓冲存储器。存储结构140可以包括存储数据或其它信息的数据存储区142、冗余存储区144、以及存储由奇偶校验逻辑150基于数据或其它信息而生成的奇偶校验值的奇偶校验存储结构146。可替代地，奇偶校验存储区146可以被包括在系统100中的任何其它地方。数据存储区142、冗余存储区144、以及奇偶校验存储区146可以包括任何类型的单独的存储元件，诸如存储数据的比特的锁存器或触发器。
奇偶校验逻辑150可以包括任何电路、逻辑、或其它硬件，以生成被用来检测数据中的错误的奇偶校验值。例如，奇偶校验逻辑150可以包括异或非（exclusive NOR）门，以生成当具有逻辑“1”值的输入的数量是奇数时将被设为逻辑“1”值并且当具有逻辑“1”值的输入的数量是偶数时被设为逻辑“0”值的奇偶校验比特。检查值可以是单个奇偶校验比特或多个奇偶校验比特，其中奇偶校验在任何数量的数据比特之上被计算。奇偶校验值生成可以相对于与数据值的生成、数据值的取出、和/或数据值的存储关联的指令的运行在任何时间执行。例如，可以与数据值的生成并行地、在存储数据值之前、或在存储数据值之后生成奇偶校验值。
奇偶校验逻辑150也可以包括使用所生成的奇偶校验值来检测数据值中的错误的任何电路、逻辑、或其它硬件。奇偶校验逻辑150可以根据任何其它的已知方法全部地或部分地被实现在专用电路、逻辑、硬件中，或者在还能够执行其它功能的电路、逻辑、或其它硬件内。例如，奇偶校验逻辑150可以被包括在通用算术逻辑单元或处理器110的任何其它运行单元180中。
如以下进一步描述的，错误存储空间160可以表示存储诸如由奇偶校验逻辑150所生成的信息之类的关于奇偶校验错误的信息的诸如寄存器之类的任何类型的信息存储结构。错误事件生成器162可以表示响应于将信息加载或写到错误存储空间160中而生成中断或其它事件的任何电路或其它硬件。
地址映射逻辑170可以包括用于转换地址的任何电路、逻辑、或其它硬件。例如，在其中存储结构140是高速缓冲存储器的实施例中，地址映射逻辑170可以将高速缓存线或行的逻辑地址转换为高速缓存线或行的物理地址。
图2图示根据本发明的实施例的用于动态错误处理的方法200。尽管方法实施例不限于该方面中，在图2的方法实施例的描述中可以对图1的实施例的元件进行引用。
在框210中，生成、取出、或以其它方式提供具有第一宽度的第一数据值；例如，可以由诸如处理器110中的运行单元180之类的运行单元来生成一个字节的数据。在框212中，由奇偶校验逻辑150基于该第一数据值来生成第一奇偶校验值。在框214中，在存储结构140中的第一位置中存储该第一数据值；例如，在数据存储区142的第一行中。在框216中，在存储结构140中的第二位置中存储该第一奇偶校验值；例如，在与数据存储区142的第一行对应的奇偶校验存储区146中的位置中。
在框220中，例如结合由运行单元180对要求第一数据值的指令的运行来读取第一位置（其中存储了第一数据值）的内容。在框222中，读取第二位置（其中存储了第一奇偶校验值）的内容。在框224中，基于第一位置的内容来生成第二奇偶校验值。在框226中，将第二奇偶校验值与第二位置（其中存储了第一奇偶校验值）的内容相比较。如果它们相等，那么在第一位置的内容中未检测到错误（例如，自存储了第一数据值和第一奇偶校验值以来，第一位置或第二位置的内容都未被错误改变）。如果它们不相等，那么在第一位置的内容中检测到错误（例如，自存储了第一数据值和第一奇偶校验值以来，第一位置或第二位置的内容已经被错误改变），并且方法200在框230中继续。
在框230中，在错误存储空间160中存储关于奇偶校验错误的检测的信息。所存储的信息可以包括错误的位置（例如，数据存储区142的行或线）。在其中存储结构140划分成存储体（bank）的实施例中，位置信息可以包括存储体标识符、子存储体标识符、以及线标识符。在框232中，错误事件生成器162识别对错误存储空间160的写入，从而触发中断或其它事件。在框234中，识别中断。在框236中，响应于中断而发起错误处理例程122。
在框240中，错误处理例程122读取错误存储空间160以确定错误的位置（例如，行）。在框242中，错误处理例程122可以执行对于处理和/或防止错误的传播所需或期望的任何操作，诸如冲洗（flush）其中可以使用框222中所读取的数据的流水线或使所述流水线无效。在框244中，错误处理例程122可以清理错误存储空间160，以便为识别数据存储区142中的另一错误做准备。在框246中，错误处理例程122将错误的位置存储在非易失性存储设备130中。在框248中，错误处理例程122对地址映射逻辑170重新编程，以利用来自冗余存储区144的未使用的位置或行来替换其中找到了错误的位置或行。例如，地址映射逻辑170可以被重新编程为使得对具有错误的位置或行的访问被重新指引至冗余存储区144中的位置或行。
在框250中，系统100可以下电。在框252中，系统100可以上电并且可以开始系统100的引导。在框254中，软件120可以读取非易失性存储设备130，以确定数据存储区142中的任何先前找到的错误的位置。在框256中，软件120可以对地址映射逻辑170重新编程，以例如通过将对其中找到了错误的位置或行的访问重新指引至冗余存储区144中的未使用的位置或行，而利用冗余存储区144中的未使用的位置或行来替换其中找到了错误的位置或行。
在方法200中，在非易失性存储器中存储关于错误的信息，以使得每次引导系统时，能够利用冗余行来替换被发现包含错误的位置或行。因而，不使用易受低操作电压处的故障影响的存储器位置。然而，可以期望在由低操作电压所引起的错误和软错误之间进行区分。
图3图示根据本发明的实施例的用于在由低操作电压所引起的错误和软错误之间进行区分的方法300。在框310中，例如，如在方法200中的框238中那样，响应于检测到数据存储区142中的错误而发起错误处理例程122。
在框320中，错误处理例程122读取错误存储空间160以确定错误的位置（例如，行）。在框322中，错误处理例程122在错误日志中记录错误的位置。在框324中，错误处理例程122在错误日志中记录检测到错误的时间（例如，使用基于实时时钟190的值的时间戳）。在框326中，错误处理例程122可以执行对于处理和/或防止错误的传播所需或期望的任何操作，诸如冲洗其中可以使用框222中所读取的数据的流水线或使所述流水线无效。在框328中，错误处理例程122可以清理错误存储空间160，以便为识别数据存储区142中的另一错误做准备。
在框330中，系统100继续操作预定的时间段，例如十二小时。预定的时间段的长度可以基于任何期望的准则来选择，诸如系统100在其中的环境和错误保护的期望级别。在框332中，在未检测到与框322中所记录的位置相同的位置处的第二错误的情况下，预定的时间段到期。在框334中，清理与框322和324相关的错误日志条目。因为错误在预定的时间段内未重新发生，所以基于错误归因于软错误而不是低操作电压的结论而执行框334。因而，可以忽视错误。然而，如果在预定的时间段内在相同的位置处的确发生第二错误，那么可以根据框246和248来处理第二错误。
在本发明的范围内，图2和3中所图示的方法可以采用不同的次序来执行，在所图示的框被省略、附加的框被添加或者对经重新排序、被省略、或附加的框的组合的情况下执行。例如，框214和216可以同时执行，并且框220和222也是；这些仅是可能的对于方法200和300的几个变型。
因而，已经描述了用于动态错误处理的发明的实施例。虽然某些实施例已经被描述并且示出在附图中，但要理解的是，此类实施例仅说明而不是局限本广泛发明，并且本发明不限于所示出和描述的特定构造和布置，原因在于本领域普通技术人员在研究本公开后可以进行各种其它修改。在其中增长很快并且不容易预见进一步的进展的诸如此的技术的领域中，在不背离本公开的原理或所附权利要求的范围的情况下，所公开的实施例可以如通过实现技术进展而促进的在布置和细节方面可容易地修改。

Claims (20)

1. 一种装置，包括：
存储结构，用于存储多个数据值；
奇偶校验逻辑，用于检测存储结构中存储的数据值中的奇偶校验错误；
错误存储空间，用于存储检测到奇偶校验错误的指示；以及
错误事件生成器，用于响应于奇偶校验错误的指示被存储在错误存储空间中而生成事件。
2. 如权利要求1所述的装置，其中存储结构包括存储多个数据值的数据存储区和存储多个奇偶校验值的奇偶校验存储区，多个奇偶校验值的每个对应于多个数据值之一。
3. 如权利要求2所述的装置，其中奇偶校验逻辑还用于生成多个奇偶校验值。
4. 如权利要求2所述的装置，还包括地址映射逻辑，并且其中存储结构还包括冗余存储区，并且其中地址映射逻辑要被重新编程以将对数据存储区中的第一位置的访问重新指引至冗余存储区中的第二位置。
5. 一种方法，包括：
由硬件检测存储结构中的第一位置中的第一奇偶校验错误；
由硬件存储关于检测到第一奇偶校验错误的信息；
由硬件响应于存储所述信息而触发事件；
由软件对所述事件进行响应。
6. 如权利要求5所述的方法，其中所述信息包括第一奇偶校验错误的第一位置。
7. 如权利要求6所述的方法，其中进行响应包括从错误存储空间读取第一位置信息。
8. 如权利要求7所述的方法，其中进行响应还包括对地址映射逻辑重新编程以将对第一位置的访问重新指引至存储结构中的第二位置。
9. 如权利要求8所述的方法，其中第一位置在存储结构中的数据存储区中，并且第二位置在存储结构中的冗余存储区中。
10. 如权利要求7所述的方法，其中进行响应还包括在非易失性存储设备中存储第一位置信息。
11. 如权利要求5所述的方法，其中进行响应包括清理错误存储位置。
12. 如权利要求7所述的方法，其中进行响应还包括在错误日志中记录第一位置信息。
13. 如权利要求12所述的方法，其中进行响应还包括在错误日志中记录第一奇偶校验错误的时间戳。
14. 如权利要求13所述的方法，进一步包括在未检测到第一位置中的第二奇偶校验错误的情况下，在预定的时间段到期之后清理错误日志。
15. 一种系统，包括：
处理器，包括：
     存储结构，用于存储多个数据值，
     奇偶校验逻辑，用于检测存储结构中存储的数据值中的奇偶校验错误，
     错误存储空间，用于存储检测到奇偶校验错误的指示；以及
     错误事件生成器，用于响应于奇偶校验错误的指示被存储在错误存储空间中而生成事件；以及
非易失性存储设备，用于存储奇偶校验错误的第一位置。
16. 如权利要求15所述的系统，其中存储结构包括存储多个数据值的数据存储区和存储多个奇偶校验值的奇偶校验存储区，多个奇偶校验值的每个对应于多个数据值之一。
17. 如权利要求16所述的系统，其中奇偶校验逻辑还用于生成多个奇偶校验值。
18. 如权利要求16所述的系统，其中所述处理器还包括地址映射逻辑，并且其中存储结构还包括冗余存储区，并且其中地址映射逻辑要被重新编程以将对数据存储区中的第一位置的访问重新指引至冗余存储区中的第二位置。
19. 如权利要求18所述的系统，进一步包括实时时钟，用于提供奇偶校验错误的时间戳。
20. 如权利要求19所述的系统，其中所述处理器运行错误处理例程以对检测到奇偶校验错误进行响应。
CN201280062047.XA 2011-12-16 2012-12-13 使用奇偶校验和冗余行的动态错误处理 Active CN103988182B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/327845 2011-12-16
US13/327,845 US9075741B2 (en) 2011-12-16 2011-12-16 Dynamic error handling using parity and redundant rows
PCT/US2012/069411 WO2013090520A1 (en) 2011-12-16 2012-12-13 Dynamic error handling using parity and redundant rows

Publications (2)

Publication Number Publication Date
CN103988182A true CN103988182A (zh) 2014-08-13
CN103988182B CN103988182B (zh) 2017-06-16

Family

ID=48611515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280062047.XA Active CN103988182B (zh) 2011-12-16 2012-12-13 使用奇偶校验和冗余行的动态错误处理

Country Status (4)

Country Link
US (1) US9075741B2 (zh)
KR (1) KR101599654B1 (zh)
CN (1) CN103988182B (zh)
WO (1) WO2013090520A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616698A (zh) * 2015-01-28 2015-05-13 山东华翼微电子技术股份有限公司 一种充分利用存储器冗余单元的方法
CN108053862A (zh) * 2014-09-26 2018-05-18 英特尔公司 使用来自多个存储单元和奇偶校验存储单元的可靠性信息为一个失效存储单元恢复数据
CN109426582A (zh) * 2017-08-30 2019-03-05 慧荣科技股份有限公司 用于存储装置为错误处置进行数据处理的方法及控制器
CN110231914A (zh) * 2018-03-05 2019-09-13 三星电子株式会社 数据存储装置及其操作方法
CN112543909A (zh) * 2018-08-08 2021-03-23 美光科技公司 用于媒体持久和诊断的增强码字
CN112867992A (zh) * 2018-10-05 2021-05-28 德州仪器公司 检测地址错误的系统、方法及设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9075741B2 (en) 2011-12-16 2015-07-07 Intel Corporation Dynamic error handling using parity and redundant rows
KR101999288B1 (ko) * 2014-07-15 2019-07-11 에스케이하이닉스 주식회사 메모리 데이터의 에러 보정 장치 및 방법
US10437659B2 (en) * 2017-03-03 2019-10-08 Silicon Laboratories, Inc. Built-in context error variables
JP7171286B2 (ja) * 2018-07-20 2022-11-15 ラピスセミコンダクタ株式会社 半導体メモリ装置
US11277409B2 (en) * 2019-09-30 2022-03-15 Konica Minolta Business Solutions U.S.A., Inc. Authentication server, system, and method that allow client device to log into client device and/or target service
US11972823B2 (en) * 2022-09-11 2024-04-30 Apple Inc. Mitigation of transistor reliability degradation within memory circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080148104A1 (en) * 2006-09-01 2008-06-19 Brinkman Michael G Detecting an Agent Generating a Parity Error on a PCI-Compatible Bus
US20090037783A1 (en) * 2007-08-03 2009-02-05 Xavier Vera Protecting data storage structures from intermittent errors
CN102084430A (zh) * 2008-07-02 2011-06-01 美光科技公司 用于修补高容量/高带宽存储器装置的方法及设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868738A (en) * 1985-08-15 1989-09-19 Lanier Business Products, Inc. Operating system independent virtual memory computer system
US4908521A (en) 1987-01-06 1990-03-13 Visa International Service Association Transaction approval system
CA2021834C (en) 1989-10-06 1993-12-21 Louis B. Capps, Jr. Personal computer memory bank parity error indicator
US5345582A (en) 1991-12-20 1994-09-06 Unisys Corporation Failure detection for instruction processor associative cache memories
US6496947B1 (en) * 1999-10-25 2002-12-17 Lsi Logic Corporation Built-in self repair circuit with pause for data retention coverage
US6715116B2 (en) * 2000-01-26 2004-03-30 Hewlett-Packard Company, L.P. Memory data verify operation
US6950978B2 (en) 2001-03-29 2005-09-27 International Business Machines Corporation Method and apparatus for parity error recovery
US7093190B1 (en) 2002-07-12 2006-08-15 Unisys Corporation System and method for handling parity errors in a data processing system
US7200770B2 (en) * 2003-12-31 2007-04-03 Hewlett-Packard Development Company, L.P. Restoring access to a failed data storage device in a redundant memory system
US7590801B1 (en) * 2004-02-12 2009-09-15 Netapp, Inc. Identifying suspect disks
US7562265B2 (en) * 2004-03-23 2009-07-14 International Business Machines Corporation Method, apparatus and program storage device for providing self-quiesced logic to handle an error recovery instruction
DE602004027024D1 (de) * 2004-08-05 2010-06-17 Bosch Gmbh Robert Kommunikationskontrolleur für FlexRay-Netze
US7512772B2 (en) * 2007-01-08 2009-03-31 International Business Machines Corporation Soft error handling in microprocessors
US7747913B2 (en) * 2007-08-03 2010-06-29 Intel Corporation Correcting intermittent errors in data storage structures
US8195978B2 (en) * 2008-05-16 2012-06-05 Fusion-IO. Inc. Apparatus, system, and method for detecting and replacing failed data storage
US7933162B2 (en) * 2008-05-22 2011-04-26 Micron Technology, Inc. Row addressing
US8533518B2 (en) * 2011-01-07 2013-09-10 Anue Systems, Inc. Systems and methods for precise timing measurements using high-speed deserializers
US9075741B2 (en) 2011-12-16 2015-07-07 Intel Corporation Dynamic error handling using parity and redundant rows

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080148104A1 (en) * 2006-09-01 2008-06-19 Brinkman Michael G Detecting an Agent Generating a Parity Error on a PCI-Compatible Bus
US20090037783A1 (en) * 2007-08-03 2009-02-05 Xavier Vera Protecting data storage structures from intermittent errors
CN102084430A (zh) * 2008-07-02 2011-06-01 美光科技公司 用于修补高容量/高带宽存储器装置的方法及设备

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108053862A (zh) * 2014-09-26 2018-05-18 英特尔公司 使用来自多个存储单元和奇偶校验存储单元的可靠性信息为一个失效存储单元恢复数据
CN108053862B (zh) * 2014-09-26 2021-08-06 英特尔公司 使用来自多个存储单元和奇偶校验存储单元的可靠性信息为一个失效存储单元恢复数据
CN104616698A (zh) * 2015-01-28 2015-05-13 山东华翼微电子技术股份有限公司 一种充分利用存储器冗余单元的方法
CN109426582A (zh) * 2017-08-30 2019-03-05 慧荣科技股份有限公司 用于存储装置为错误处置进行数据处理的方法及控制器
CN109426582B (zh) * 2017-08-30 2022-05-13 慧荣科技股份有限公司 用于存储装置为错误处置进行数据处理的方法及控制器
CN110231914A (zh) * 2018-03-05 2019-09-13 三星电子株式会社 数据存储装置及其操作方法
CN110231914B (zh) * 2018-03-05 2024-04-09 三星电子株式会社 数据存储装置及其操作方法
CN112543909A (zh) * 2018-08-08 2021-03-23 美光科技公司 用于媒体持久和诊断的增强码字
CN112543909B (zh) * 2018-08-08 2022-09-13 美光科技公司 用于媒体持久和诊断的增强码字
CN112867992A (zh) * 2018-10-05 2021-05-28 德州仪器公司 检测地址错误的系统、方法及设备

Also Published As

Publication number Publication date
US9075741B2 (en) 2015-07-07
KR101599654B1 (ko) 2016-03-03
CN103988182B (zh) 2017-06-16
US20130159820A1 (en) 2013-06-20
WO2013090520A1 (en) 2013-06-20
KR20140079850A (ko) 2014-06-27

Similar Documents

Publication Publication Date Title
CN103988182A (zh) 使用奇偶校验和冗余行的动态错误处理
US9747148B2 (en) Error monitoring of a memory device containing embedded error correction
EP2732373B1 (en) Method and apparatus for flexible raid in ssd
CN101937373A (zh) 比特错误阈值和重映射存储装置
CN100478922C (zh) 保护存储器的方法、装置和系统
JP5658128B2 (ja) Ｎａｎｄフラッシュ・メモリにおける確率論的多層エラー訂正のためのシステム、方法、およびコンピュータ・プログラム
CN105843699A (zh) 用于错误监视与校正的动态随机存取存储器设备与方法
CN101937725A (zh) 比特错误阈值和内容可寻址存储器以寻址重映射存储装置
TWI506423B (zh) 用以執行並行讀取及寫入記憶體操作之方法及裝置
US8902671B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
CN106155585A (zh) 自适应读取干扰收回策略
WO1996020443A1 (en) Error management processes for flash eeprom memory arrays
CN105489239A (zh) 数据储存设备及其操作方法
CN102436407A (zh) 模拟错误产生设备
CN110347530A (zh) 数据存储装置及其操作方法
KR20150029402A (ko) 데이터 저장 시스템 및 그것의 동작 방법
US10430278B2 (en) RAID system including nonvolatile memory and operating method of the same
JP6290934B2 (ja) プログラマブルデバイス、エラー保持システム、及び電子システム装置
US20080072119A1 (en) Allowable bit errors per sector in memory devices
CN103218271A (zh) 一种数据纠错方法及装置
CN103413571A (zh) 存储器和利用该存储器实现检错纠错的方法
Ahn et al. Selectively protecting error-correcting code for area-efficient and reliable STT-RAM caches
US11269645B2 (en) Storage system and method for implementing an encoder, decoder, and/or buffer using a field programmable gate array
CN112394879A (zh) 操作存储设备的方法、存储设备及操作存储系统的方法
Alam Lightweight Opportunistic Memory Resilience

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant