CN103986463B - 一种收音机pll系统和载波锁相方法 - Google Patents
一种收音机pll系统和载波锁相方法 Download PDFInfo
- Publication number
- CN103986463B CN103986463B CN201410192138.6A CN201410192138A CN103986463B CN 103986463 B CN103986463 B CN 103986463B CN 201410192138 A CN201410192138 A CN 201410192138A CN 103986463 B CN103986463 B CN 103986463B
- Authority
- CN
- China
- Prior art keywords
- frequency
- audion
- frequency divider
- signal
- colelctor electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种收音机PLL系统和载波锁相方法。本发明公开了一种收音机PLL系统,包含依次连接的振荡器模块、前置分频器、可调分频器、后级分频器和鉴相器,还包含总线控制器、第一比较器、第二比较器、逻辑控制单元以及准计数器,所述总线控制器分别连接前置分频器和可调分频器,鉴相器的输入端连接后级分频器的输出端,鉴相器的输出端分别连接第一、第二比较器的负输入端以及振荡器模块,第一、第二比较器的输出端分别连接逻辑控制单元的输入端,逻辑控制单元的输出端分别连接准计数器和前置分频器,准计数器还连接振荡器模块。本发明还公开了一种载波锁相方法。本发明利用鉴相器对振荡器的LC元件进行温度补偿,且不设外置振荡元件,实现高质量的载波锁相和全频覆盖。
Description
技术领域
本发明属于音频信号处理领域,特别涉及了一种收音机PLL系统和载波锁相方法。
背景技术
随着汽车电子的飞速发展,集成度越来越高,但是板卡的尺寸却越来越小,对外部的布局要求越来越高;收音机系统作为汽车电子中比较重要的一个组成部分,占据了较大的布局空间,并且其处于高频处理领域,载波的恢复速度及精度直接决定了收音机系统的质量。
2006年之前的收音机系统大部分采用机械调谐的方式,手动调整可调电容,实现OSC(oscillator,振荡器)的频率调整,但是这种方式调整精度不高,器件容易老化,锁频不稳定,寿命也不长。之后的收音机系统采用外部电感与变容二极管并联的方式实现高频OSC,通过调节变容二极管的控制电压来调节频率,此种方式,电感需要外置,变容二极管也需要外置,容易受外界干扰,其统调范围容易受寄生及本身器件的影响,尤其是变容二极管的温度特性,导致载波频率在不同温度之间存在偏差,并且导致不同温度之间的OSC范围不同,甚至无法覆盖全频范围,导致出现漏台、跳台等情况。
发明内容
为了解决上述背景技术存在的问题,本发明旨在提供一种收音机PLL系统和载波锁相方法,对振荡器的LC元件进行温度补偿,且不设外置振荡元件,实现高质量的载波锁相和全频覆盖。
为了实现上述技术目的,本发明的技术方案为:
一种收音机PLL系统,包含依次连接的振荡器模块、前置分频器、可调分频器、后级分频器和鉴相器,还包含总线控制器、第一比较器、第二比较器、逻辑控制单元以及准计数器,所述总线控制器分别连接前置分频器和可调分频器,鉴相器的输入端连接后级分频器的输出端,鉴相器的输出端分别连接第一、第二比较器的负输入端以及振荡器模块,第一、第二比较器的输出端分别连接逻辑控制单元的输入端,逻辑控制单元的输出端分别连接准计数器和前置分频器,准计数器还连接振荡器模块。
其中,上述振荡器模块包含第一电感、第二电感、第一电容、第二电容、第一电阻、第二电阻和第一~第三三极管,还包含至少四个可调电容和与可调电容数量相等的开关,每个可调电容串联一个开关而构成一条开关电容支路,每条开关电容支路的两端分别连接第一三极管的集电极和第二三极管的集电极,第一三极管的集电极经第一电感与参考电压连接,第二三极管的集电极经第二电感与前述参考电压连接,第一三极管的基极经第一电容与第二三极管的集电极连接,第二三极管的基极经第二电容与第一三极管的集电极连接,第一三极管的发射极分别连接第二三极管的发射极和第三三极管的集电极,第一三极管的基极经依次串联的第一电阻、第二电阻与第二三极管的基极连接,第一三极管和第三三极管的基极分别接入对应的直流偏置电压,第二三极管的集电极连接前置分频器,鉴相器的输出信号控制可调电容的容量,准计数器控制开关的开合。
其中,上述前置分频器包含四种分频模式:二分频、三分频、四分频和五分频。
本发明还包含一种载波锁相方法:
(1)将振荡器模块产生的频率区间划分为n个子区间P1-Pn,对每个子区间Pi设置互不相同的分频比xi,其中,n为自然数,且n≥3;i=1,2,…,n;
(2)对子区间Pi中的频率点采用其对应的分频比xi进行分频,得到频率信号f1i;
(3)对前述频率信号f1i采用分频比y进行分频,得到频率信号f2i;
(4)将前述频率信号f2i与基准信号f0进行比较,得到相位差信号VTi,并将该相位差信号VTi通过振荡器模块中的可调电容进行补偿;
(5)设定频率上限V2和频率下限V1,若前述相位差信号VTi高于频率上限V2,则移除振荡器模块中的一个可调电容;若前述相位差信号VTi低于频率下限V1,则在振荡器模块中增加并联一个可调电容;若前述相位差信号VTi在频率上限V2和频率下限V1之间,则保持振荡器模块的当前状态。
采用上述技术方案带来的有益效果是:
本发明检测鉴相器输出的直流低压,并与两个比较器的参考电位进行比较,进而确定在锁相时电容切换的方向。本发明的振荡器模块通过设置其内部的四个可调电容,可以使OSC输出16种工作频率区间,采用前置分频方法,将频率范围分为四个区间,所需的LC振荡频率范围就会缩小四倍,提高了调整精度。前置分频器还受逻辑控制单元及准计数模器的控制,自动调节前置分频比,实现一定温度范围内的全频覆盖。
附图说明
图1是本发明的系统结构框图。
图2是本发明的振荡器模块电路图。
附图中主要符号说明:L1、L2:第一、第二电感,R1、R2:第一、第二电阻,C1、C2:第一、第二电容,V1、V2、V3:第一、第二、第三三极管,Vref:参考电压,Vb:第一、第二三极管的直流偏置电压,Vb1:第三三极管的偏置电压,CMP1、CMP2:第一、第二比较器。
具体实施方式
以下将结合附图,对本发明的技术方案进行详细说明。
如图1所示本发明的系统结构框图,一种收音机PLL系统,包含依次连接的振荡器模块、前置分频器、可调分频器、后级分频器和鉴相器,还包含总线控制器、第一比较器、第二比较器、逻辑控制单元以及准计数器,所述总线控制器分别连接前置分频器和可调分频器,鉴相器的输入端连接后级分频器的输出端,鉴相器的输出端分别连接第一、第二比较器的负输入端以及振荡器模块,第一、第二比较器的输出端分别连接逻辑控制单元的输入端,逻辑控制单元的输出端分别连接准计数器和前置分频器,准计数器还连接振荡器模块。
如图2所示本发明的振荡器模块电路图,振荡器模块包含第一电感L1、第二电感L2、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2和第一~第三三极管,还包含至少四个可调电容和与可调电容数量相等的开关,每个可调电容串联一个开关而构成一条开关电容支路,每条开关电容支路的两端分别连接第一三极管V1的集电极和第二三极管V2的集电极,第一三极管V1的集电极经第一电感L1与参考电压Vref连接,第二三极管V2的集电极经第二电感L2与前述参考电压Vref连接,第一三极管V1的基极经第一电容C1与第二三极管V2的集电极连接,第二三极管V2的基极经第二电容C2与第一三极管V1的集电极连接,第一三极管V1的发射极分别连接第二三极管V2的发射极和第三三极管V3的集电极,第一三极管V1的基极经依次串联的第一电阻R1、第二电阻R2与第二三极管V2的基极连接,第一三极管V1和第三三极管V2的基极分别接入对应的直流偏置电压,第二三极管V2的集电极连接前置分频器,鉴相器的输出信号控制可调电容的容量,准计数器控制开关的开合。在本实施例中,可调电容与开关的数量均为4个。
本实施例的工作原理为:
振荡器模块通过设置电感和可调电容,将振荡频率调整范围展宽到1 GHz -3GHz,保证可调分频器的out端输出覆盖所有收音机接受范围所需的频率点。总线控制器将振荡器模块输出的频率区间分成四个子区间,并控制前置分频器对每段频率设置一个分频比,实质上是对频率进行粗调。例如:设频率区间是76MHz到108MHz,则,(76,84)MHz对应前置分频比为2,(84,92)MHz对应前置分频比为3,(92,100)MHz,对应前置分频比为4,(100,108)MHz,对应前置分频比为5。总线控制器向可调分频器发送频率控制字,每个频率控制字都对应一个频率点,即将每个频率点都对应设置一个分频比,其实质上是对频率的精调,将精调后的频率信号送给后级分频器,后级分频器将所有频率都只对应一个固定的分频比,实质上是对频率信号的整形。将整形后的频率信号送给鉴相器与基准信号进行比较,得到相位差信号VT,该信号VT分别接入第一比较器和第二比较器的负输入端,分别与第一比较器的基准电压V1和第二比较器的基准电压V2进行比较,第一比较器与第二比较器分别检测信号VT的下限和上限,若VT在(V1,V2)之间,此时电路处于锁定状态,当VT小于V1或者VT大于V2时,此时电路处于非锁定状态。当VT小于V1,第一比较器输出超下限信号的同时第一比较器翻转,逻辑控制单元根据超下限信号向准计数器发送加法控制信号,准比较器控制振荡器模块增加一个闭合开关,当VT大于V2,第二比较器输出超上限信号的同时第二比较器翻转,逻辑控制单元根据超下限信号向准计数器发送减法控制信号,准计数器控制振荡器模块断开一个已闭合的开关。所述前置分频器还受逻辑控制单元和准计数器控制,当逻辑控制单元输出信号处于非锁定状态,且准计数器计数值为0或者是15时,准计数器会发出切换分频比信号,PLL系统将重新进行锁相调整OSC,如此,系统可以在环境温度-40°—85°的情况下都可以锁定任何收音机接收频段。
以上实施例仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明保护范围之内。
Claims (2)
1.一种收音机PLL系统,其特征在于:包含依次连接的振荡器模块、前置分频器、可调分频器、后级分频器和鉴相器,还包含总线控制器、第一比较器、第二比较器、逻辑控制单元以及准计数器,所述总线控制器分别连接前置分频器和可调分频器,鉴相器的输入端连接后级分频器的输出端,鉴相器的输出端分别连接第一、第二比较器的负输入端以及振荡器模块,第一、第二比较器的输出端分别连接逻辑控制单元的输入端,逻辑控制单元的输出端分别连接准计数器和前置分频器,准计数器还连接振荡器模块;所述振荡器模块包含第一电感、第二电感、第一电容、第二电容、第一电阻、第二电阻和第一~第三三极管,还包含至少四个可调电容和与可调电容数量相等的开关,每个可调电容串联一个开关而构成一条开关电容支路,每条开关电容支路的两端分别连接第一三极管的集电极和第二三极管的集电极,第一三极管的集电极经第一电感与参考电压连接,第二三极管的集电极经第二电感与前述参考电压连接,第一三极管的基极经第一电容与第二三极管的集电极连接,第二三极管的基极经第二电容与第一三极管的集电极连接,第一三极管的发射极分别连接第二三极管的发射极和第三三极管的集电极,第一三极管的基极经依次串联的第一电阻、第二电阻与第二三极管的基极连接,第一三极管和第三三极管的基极分别接入对应的直流偏置电压,第二三极管的集电极连接前置分频器,鉴相器的输出信号控制可调电容的容量,准计数器控制开关的开合;所述前置分频器包含四种分频模式:二分频、三分频、四分频和五分频。
2.基于权利要求1所述一种收音机PLL系统的载波锁相方法,其特征在于:
(1)将振荡器模块产生的频率区间划分为n个子区间P1-Pn,对每个子区间Pi设置互不相同的分频比xi,其中,n为自然数,且n≥3;i=1,2,…,n;
(2)对子区间Pi中的频率点采用其对应的分频比xi进行分频,得到频率信号f1i;
(3)对前述频率信号f1i采用分频比y进行分频,得到频率信号f2i;
(4)将前述频率信号f2i与基准信号f0进行比较,得到相位差信号VTi,并将该相位差信号VTi通过振荡器模块中的可调电容进行补偿;
(5)设定频率上限V2和频率下限V1,若前述相位差信号VTi高于频率上限V2,则移除振荡器模块中的一个可调电容;若前述相位差信号VTi低于频率下限V1,则在振荡器模块中增加并联一个可调电容;若前述相位差信号VTi在频率上限V2和频率下限V1之间,则保持振荡器模块的当前状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410192138.6A CN103986463B (zh) | 2014-05-08 | 2014-05-08 | 一种收音机pll系统和载波锁相方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410192138.6A CN103986463B (zh) | 2014-05-08 | 2014-05-08 | 一种收音机pll系统和载波锁相方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103986463A CN103986463A (zh) | 2014-08-13 |
CN103986463B true CN103986463B (zh) | 2017-02-01 |
Family
ID=51278303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410192138.6A Active CN103986463B (zh) | 2014-05-08 | 2014-05-08 | 一种收音机pll系统和载波锁相方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103986463B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108566199B (zh) * | 2018-04-24 | 2024-02-20 | 张家港康得新光电材料有限公司 | 一种锁相环及频率控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4617679A (en) * | 1983-09-20 | 1986-10-14 | Nec Electronics U.S.A., Inc. | Digital phase lock loop circuit |
CN101262225A (zh) * | 2008-04-11 | 2008-09-10 | 湖南大学 | 锁相环频率合成器 |
CN103152034A (zh) * | 2013-02-26 | 2013-06-12 | 中国电子科技集团公司第四十一研究所 | 一种小数分频锁相环电路及分频比控制方法 |
-
2014
- 2014-05-08 CN CN201410192138.6A patent/CN103986463B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4617679A (en) * | 1983-09-20 | 1986-10-14 | Nec Electronics U.S.A., Inc. | Digital phase lock loop circuit |
CN101262225A (zh) * | 2008-04-11 | 2008-09-10 | 湖南大学 | 锁相环频率合成器 |
CN103152034A (zh) * | 2013-02-26 | 2013-06-12 | 中国电子科技集团公司第四十一研究所 | 一种小数分频锁相环电路及分频比控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103986463A (zh) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103404032B (zh) | 在低相位噪声vco 中的温度补偿和粗调组开关 | |
CN100502228C (zh) | 压控振荡器和pll电路及使用其的无线通信设备 | |
US7474159B2 (en) | Frequency calibration for frequency synthesizers | |
CN104242924B (zh) | 具有自动频率校准功能的多频带电感‑电容压控振荡器 | |
CN101558566A (zh) | 用于压控振荡器增益补偿和相位噪声降低的可编程变容器 | |
CN102017422A (zh) | 压控振荡器电容器组调整和校准 | |
RU2467475C1 (ru) | Синтезатор частоты с пониженным уровнем фазовых шумов | |
JP3956795B2 (ja) | 変調機能付き電圧制御発振器 | |
CN101924552B (zh) | Pll电路 | |
CN103580685A (zh) | 用于数字控制振荡器的控制电路和装置 | |
US20160301415A1 (en) | Temperature compensated pll calibration | |
US20140035649A1 (en) | Tuned resonant clock distribution system | |
CN104242930B (zh) | 一种应用于无线收发系统的频率综合器 | |
CN106505948B (zh) | 基于尾电容调谐结构的高调频分辨率数控振荡器 | |
CN102710257B (zh) | 一种对频率锁定的方法、一种压控振荡器以及频率产生单元 | |
CN103986463B (zh) | 一种收音机pll系统和载波锁相方法 | |
CN105553473B (zh) | 补偿装置和基于电感的装置 | |
CN107846216B (zh) | 一种锁相环自校准电路 | |
US20120092050A1 (en) | Oscillator circuit and method for gain and phase noise control | |
CN101064494B (zh) | 一种频率可调的晶体振荡电路 | |
CN205356307U (zh) | 一种短波接收机的频率合成器 | |
CN102655402B (zh) | 收发装置、其压控振荡装置与其控制方法 | |
CN103312325A (zh) | 一种频率合成器 | |
US7609123B2 (en) | Direct modulation type voltage-controlled oscillator using MOS varicap | |
US10187071B2 (en) | PLL lock range extension over temperature |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |