CN103984663B - 一种并行体制的多样性星载电子设备 - Google Patents

Abstract

本发明公开了一种并行体制的多样性星载电子设备，采用双总线实现系统的通讯拓扑，通讯模块完成总线桥接和两条总线的信息交互；第一类的功能模块通过主从并行、对称并行或者机群并行的组织架构连接第一总线，并通过流控制方式与第一总线进行通讯；流控制方式包括按数据源、数据宿主、数据加工划分数据通讯过程为若干层逐层响应的处理流水过程；辅助控制器维护第二总线，独立预先采集来自于第二类的功能模块的数据，并将数据存储在片外扩展存储器内，周期性维护第二类的功能模块。利用片内存储资源、片外扩展存储器实现了层次时分时复用的系统存储结构。

Description

一种并行体制的多样性星载电子设备

技术领域

本发明涉及空间飞行器技术领域，特别涉及一种并行体制的多样性星载电子设备。

背景技术

随着空间飞行器在轨道控制、测量精度要求的提升以及空间飞行器小型化、低成本的发展趋势。飞行器平台的星载电子设备设计也因应用需求向高性能，一体化、小型化、产品化的要求发展。受进口元器件采购的限制，使目前国内进行星载电子设备的研制受到了较多限制。同时空间应用环境的特殊性也限制了宇航器件的设计工艺，造成空间应用的处理芯片运行速率不高，性能不足的现状。

如图1所示为现有的星载电子设备结构较为成熟，按照功能区分主要有：控制单元、测量单元、执行单元、存储单元、通讯单元以及供电单元，各个单元完成各自的功能。按设备的电气特性，又可对其进行第二级组织区分，对应上一级中的各功能单元。包括基于1750指令系统的16位计算模块，基于SRARC指令系统的协处理模块，模拟信息采集模块，高精度模拟量采集模块和驱动模块，数字驱动模块，存储模块，专用数字通讯模块，多功能通讯模块，电源模块。

目前空间飞行器的内部通讯结构均采用各研制单位按产品应用特点定义。造成协同设计的复杂性增大。且现有国内星载电子设备的存储结构较为简单，有采用软件实时调度的数据操作方式简化硬件的存储资源，有通过大规模SRAM型FPGA片内存储器实现。通过软件方式实时接口处理方式，不仅存在对硬件接口维护能力的不足，同时存在增加软件切换开销，造成软件负荷过大和系统整体性能的降低。采用SRAM型FPGA使系统的扩展存储资源受到了FPGA规模的限制，且SRAM型FPGA易单粒子翻转的特点使其不能应用于关键的星载电子设备。

发明内容

本发明针对现有技术存在的上述不足，提供了一种并行体制的多样性星载电子设备。本发明通过以下技术方案实现：

一种并行体制的多样性星载电子设备，包括通讯模块在内的若干功能模块，功能模块包括：总线控制器、辅助控制器、片内存储器以及片外扩展存储器；

总线控制器连接一第一总线，总线连接若干功能模块中的第一类的功能模块，辅助控制器连接一第二总线，第二总线连接若干功能模块中的第二类的功能模块，第一总线与第二总线通过通讯模块通讯连接；总线控制器与辅助控制器连接片外扩展存储器，以桥接互联第一总线和第二总线；

第一类的功能模块通过主从并行、对称并行或者机群并行的组织架构连接第一总线，并通过流控制方式与第一总线进行通讯；

对称并行的组织架构包括：多个第一类的功能模块分别通过其总线控制器竞争成为第一总线的主控模块，并与其他功能模块进行通讯；主从并行的组织架构包括：定义一功能模块为主控模块，通过访问式连接其他功能模块进行事务分配；机群并行的组织包括：若干功能模块组成一功能子系统，若干功能子系统在第一总线上进行资源共享和信息融合；

流控制方式包括按数据源、数据宿主、数据加工划分数据通讯过程为若干层逐层响应的处理流水过程；

辅助控制器维护第二总线，独立预先采集来自于第二类的功能模块的数据，并将数据存储在片外扩展存储器内，周期性维护第二类的功能模块。

较佳的，流控制方式包括按数据源、数据宿主、数据加工划分数据通讯过程为若干层逐层响应的处理流水过程包括四级流水过程：处理器访问响应级、主控模块的总线通讯级、功能模块的总线响应级和功能模块的实施执行级的逐层响应处理流水过程。

较佳的，功能模块的片外扩展存储器中的数据预先映射于对应的端口地址，在总线请求读取操作时，判断操作地址与预取地址是否一致，若一致则立即响应读取操作，并进行下一地址的预取，若不一致则请求总线等待，并按操作地址访问片外扩展存储器，完成后结束总线等待并进行下一地址的预取。

较佳的，第一总线为CPCI总线，用以连接大信息吞吐量的功能模块。

较佳的，第二总线为片上总线，用以连接低速率的功能模块。

较佳的，第一总线与第二总线采用独立驱动控制。

本发明通过系统组织，通讯拓扑和存储结构的创新和优化，实现星载电子设备计算能力，信息吞吐，系统扩展及增量扩展性的提升。以面向应用的功能扩展方式实现星载电子设备多样性的应用，完善了针对应用环境的可靠性增长设计。是一种具有高性能，强扩展、高可靠、低成本并具有向下兼容的多样性星载电子设备。

附图说明

图1所示的是现有星载电子设备的结构示意图；

图2是本发明中的双总线扩展原理框图；

图3是本发明中基于流水的总线通讯数据流图；

图4是本发明中对称并行方式的系统组织原理框图；

图5是本发明中主协并行方式的系统组织原理框图；

图6是本发明中模块级机群的系统组织原理框图；

图7是本发明中星载控制计算机的系统组织原理框图；

图8是本发明中星载数据管理计算机的系统组织原理框图；

图9是本发明中片上总线构建的单总线原理组织框图；

图10是本发明中CPCI总线构建单总线系统原理组织框图；

图11是本发明中计算模块原理框图；

图12是本发明中模拟量信息采集模块原理框图；

图13是本发明中高精度模拟量采集与驱动模块原理框图；

图14是本发明中专用数字通讯模块原理框图；

图15是本发明中多功能数字通讯模块原理框图；

图16是本发明中基于端点控制的存储系统原理框图。

具体实施方式

以下将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整的描述和讨论，显然，这里所描述的仅仅是本发明的一部分实例，并不是全部的实例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。

为了便于对本发明实施例的理解，下面将结合附图以具体实施例为例作进一步的解释说明，且各个实施例不构成对本发明实施例的限定。

本发明提供一种并行体制的多样性星载电子设备，本发明是在现有星载电子设备研制保障条件的基础上，针对星载电子设备在运行时对空间和时间资源的使用需求，通过系统组织结构、通讯拓扑、存储结构的优化、组织，实现的新型体制和系统组织方式的多样性星载电子设备。

为实现星载电子设备向高性能、强扩展、高可靠、长寿命、低成本的应用要求，本发明采用标准CPCI总线构建了系统自适应并行处理组织；采用CPCI总线和扩展片上总线构建系统并行的通讯拓扑；采用“代理”方式的通讯和扩展逻辑管理；采用多级分时共享缓存实现多应用系统的单存储载体的数据存储；实现了面向应用的多样性系统。

如图2所示，系统采用双内总线的通讯方式，并以桥接和硬件“代理”的方式维护二级总线。为保证系统的通讯吞吐和系统通讯带宽，系统的扩展性和增量扩展能力，接口设计的通用性和标准化。本系统采用了CPCI总线作为设备的主通讯总线，各功能模块可通过标准CPCI总线接口接入系统。该接口的电气特性的定义、功能节点的定义，接插件的选型和尺寸大小的定义均采用国际标准。因此，在应用上具有通用性和便于协同设计的优势；CPCI接口最高近Gbps通讯带宽和最大256的功能扩展能力，有效支撑了系统的通讯性能和扩展及增量扩展的能力，为设备实现多样性应用提供了保障。设备通过标准总线CPCI屏蔽了处理器自身的体系特征，实现了同构和异构并存的并行处理体制。

考虑到空间飞行器产品在应用时对设计成熟度和继承性要求，系统设计仍保留了传统的系统接入方式。采用向下兼容的传统片上总线接口作为系统内的第二条通讯总线。该接口采用存储器访问接口定义，扩展了对地址信号、数据信号以及控制信号的容错措施，保留了中断接口和通用IO接口的应用性扩展接口。因此该接口可适应现有大多数应用的功能模块接口要求。为简化扩展片上总线接口的控制模型，实现对片上系统负载模块的有效支持，兼容一些成熟板卡在本设备内的应用，设备采用了基于“代理”的方法，采用FPGA内嵌控制器维护片上总线。图2中构建的基于多功能通讯模块作为总线桥接连接的系统，采用内嵌于FPGA的辅助控制器实施扩展片上总线管理。辅助控制器维护扩展片上总线，并通过扩展存储器与系统的高速通讯接口桥接。辅助控制器可根据片上负载的功能和性能特性定制操作方式。对于一些具有特顶操作要求和时序要求的模块，可利用扩展的通用IO口实施，对有实时交互要求的接口可采用片上总线的中断接口保证通讯操作的实时性。本发明的实施例中采用辅助控制器维护扩展的片上总线，采集来自于片上总线的测量、遥测以及通讯信息，并将数据存储在系统内的扩展存储资源内，辅助控制器通过扩展存储接口获取操作信息，并通过片上总线实施对功能板卡的驱动控制。辅助控制器独立于系统的主控制单元，采用存储器作为与主控系统的通讯接口，简化了系统主控模块对扩展片上总线的维护，主控模块对片上总线的负载视为系统内功能模块的扩展存储资源，片上总线的操作和数据加工相对主控模块“透明”。

本系统实施过程考虑应用多样性，采用了多功能通讯模块和专用数字通讯模块作为双总线的桥接模块，多功能通讯模块或专用数字通讯挂载于系统的高速CPCI总线中，并同时作为扩展片上总线桥。辅助控制器内嵌于多功能通讯模块和专用数字通讯，辅助控制器独立完成扩展片上总线的通讯控制，并以周期工作方式对片上总线负载的板卡实施维护，通过多功能通讯模块或专用数字通讯模块内的扩展存储器与主控模块通讯。实现了对整个系统扩展总线的“代理”式管理。以多级存储分时复用的扩展存储结构实现系统的存储模型。采用一级片内快存与高速处理接口通讯实现系统带宽的提升，采用二、三级缓存实现系统存储深度的扩展。采用多级缓存的存储结构提高系统的接口吞吐，增加了硬件的缓存能力，优化系统中软、硬件的通讯开销。

本发明采用SDRAM作为存储介质，根据应用要求定制了16Gb的存储资源，研制了设备中的数据通讯和存储模块。数据通讯和存储模块具有内部通讯和外部通讯的数据交互能力，能实现与外部应用系统的数据通讯，能满足设备内部信息交互的需求。模块采用存储器物理接口和非存储器访问方式的功能“端点”形式接入系统，采用了控制端点操作，数据端点通讯的系统控制模式。模块共映射控制端点1个，数据端点4个。模块按控制端点的操作实施模块的行为控制和工作模式的改变，通过数据端点实施数据的通讯，模块按端点进行数据的复接合组织，设备可采用模块提供的端点实现多虚拟信道的通讯。物理接口上模块提供了外部24路RS422/LVDS输入和8路RS422/LVDS输出的通讯接口，可用于星载应用载荷的数据复接存储，也可作为设备本身的信息扩展存储区。

通过通讯扩展实施的基于高速CPCI总线和低速片上总线的结合，以代理的方式管理扩展总线。不仅在通讯性能上有所提升，也给系统在向下兼容，多样性扩展上预留了空间。使由本系统实施构建的实际电子产品具有较高的性能表现和扩展及增量扩展能力。然而实施CPCI总线和片上总线的扩展，从通讯过程来看，增加了系统的通讯协议编码和解析开销，增加了传输链路通讯协议处理的开销，增加了通讯过程的时间开销。为此，系统在构建通讯模型时对总线通讯过程采用了流水线加速写和预取数加速读的总线通讯方式。

图3给出了基于流水的总线通讯数据流图。系统通讯过程按数据源、数据宿主、数据加工划分了数据通讯过程，形成由主控系统或处理器子系统发起的通讯操作，通讯逻辑逐层响应处理的流水过程。设计通讯流水线采用四级流水方式，分别为处理器访问响应级、主控模块的总线通讯级、功能模块的总线响应级和功能模块的实施执行级。各级流水定义如下。

处理器访问响应级：响应处理器的写操作，处理器访问扩展逻辑空间并进行写操作。扩展逻辑识别操作并记录，同时结束处理器操作过程并向总线通讯控制器请求通讯操作；

主控模块的总线通讯级：接受来自处理器访问响应级流水的数据，并启动CPCI总线通讯，按通讯协议降操作命令、地址、数据、数据表示形式等信息送至功能模块；

功能模块的总线响应级：功能模块相应主控模块的通讯操作，接收其数据并结束通讯过程，并向下一级流水请求数据通讯或命令的执行；

功能模块的实施执行级：功能模块接收功能模块的总线响应级流水的数据或命令，解析并执行操作过程。

上述的四级流水在系统的实施中分别在主控模块的扩展逻辑(FPGA)和功能模块的扩展逻辑(FPGA)中分别实施。每一级流水向下传输时均与下一级流水实施“握手”，即判别下一级操作的工作状态，仅当下一级流水处于空闲条件时，完成本级操作。当因设备故障、模块故障、逻辑错误引起总线通讯超时时，会在下一次处理器访问总线时触发处理器总线通讯超时错误，并提供了上一次通讯访问故障地址，可用于处理器对总线通讯故障的识别。

在处理器访问模块内的扩展存储空间时，通讯过程包括了CPCI总线读通讯请求，功能模块对扩展存储空间的访问操作，响应CPCI总线的读访问。为了加速读访问操作，减小流程中时间开销，系统采用预取读方式。功能模块在总线读请求前预先取得扩展存储器中数据并映射于对应的端口地址，总线请求读操作时，读响应逻辑判断操作地址和预取地址，如地址一致时，立即响应读操作，并进行下一地址的预取；如操作地址不一致时，请求总线等待访问，并按处理器访问地址访问扩展存储器，在完成存储器操作后结束总线访问等待，并进行下一地址的预取。通过预取得读操作方式加速了处理器连续扩展存储空间访问的效率。根据程序的“局部性原理”，可实现处理器对扩展空间访问效率的提升。

系统采用双并行总线，“代理”操作，流水线和预取得加速通讯方式，构建了并行的高速通讯总线结构，为本发明应用的实际系统提供了通讯性能的保障。

本发明所涉及的系统可按现有常规电子设备的工作模型和系统组织方式，建立基于控制、通讯、功能扩展的设备功能组织结构。本发明实施例对应的数管计算机采用了计算模块，模拟信息采集模块、数字驱动模块、多功能通讯模块、电源模块组织了系统。

考虑实际应用的多样性，为面向更多应用领域的计算和数据处理能力的要求，系统基于上述高速CPCI总线定义了适应本系统的计算和处理模型。图4给出了对称并行方式的系统组织原理框图，图5给出了主从并行方式的系统组织原理框图，图6给出了模块级机群的系统组织原理框图。各组织方式的描述如下。本发明实施例中的控制计算机便采用了如图5的系统组织方式和计算模型。下面给出各模型的定义和应用说明。

对称并行方式的系统组织结构。设备根据应用的计算复杂度要求，采用多功能模块接入系统，各功能模块可根据CPCI的总线控制器竞争总线控制权，并与其他节点处理器进行通讯。各功能模块的扩展逻辑(FPGA)维护总线控制，并适应系统的主从通讯方式。各模块通过扩展存储器实现多处理器的信息共享，并通过扩展存储器的数据交互实施多处理器的事务分配。在硬件系统的设计上，对处理器根据底板定义的系统槽接入系统，处于系统槽的功能模块处于主控模块位置。图4种定义了4个系统槽并插入了四个功能模块，四个功能模块由底板的定义并列为设备的主控模块，四个功能模块通过总线控制器竞争总线通讯，四个功能模块可实施对其他功能模块、功能模块在内的数据通讯访问操作。

主从并行方式的系统组织。主从并行方式的系统组织结构是上述对称并性方式的最小模式，通过在CPCI总线定义上确定主系统槽，使得增量扩展的功能模块不具有总线竞争的能力，两个或多个功能模块采用主控模块访问式的事务分配机制。

机群并行的组织。是对应用系统扩展的一种设想。功能模块各自独立并具备计算、存储和扩展访问能力，可分别对应不同的应用系统中，多个功能模块组织的子系统通过高速CPCI总线实现对扩展功能组件、部件的资源共享，通过高速信息链路的数据组织，实施构建的基于资源共享和信息融合的综合性空间电子系统设备。

本发明优选采用了第二种计算扩展方式，采用主从并行计算方法增强控制计算机对诸如卡尔曼滤波、多阶矩阵计算等复杂数据加工的能力。为控制计算机实现自主控制、大范围机动提供了计算性能上的支撑。

本发明的实施例中提供了基于应用的功能扩展模块设计。根据电子设备的工作原理和空间飞行器平台电子设备的应用要求，实现包括计算模块、测量模块、执行模块、通讯模块、存储模块、电源模块。

计算模块是本系统实施中定义的主控模块，同时也是设备系统数据流的中心计算单元。是整个设备的计算中心。本发明实施的计算模块采用了适应空间应用处理器芯片，分别选用了基于1750指令系统的SM1750芯片和基于sparc指令系统的ERC32芯片，两个处理器模块采用了相同的设计模型和存储模型，使用了PROM扩展EEPROM的程序固化空间，为飞行器电子产品的复杂程序固化和在轨更新应用提供了保障。处理器模块采用功能逻辑(FPGA)扩展，并在功能逻辑(FPGA)中实现总线的通讯控制器和仲裁控制器，采用了片外扩展存储方式增加多处理器模块通讯交互能力。图11给出了采用ERC32处理器计算模块的原理框图。如图11所示，模块的设计在处理器ERC32的片上总线扩展了存储器和功能逻辑(FPGA)，并以功能逻辑(FPGA)桥接了系统的内总线，功能逻辑(FPGA)同时完成了功能的扩展，实现了外部通讯总线CAN和扩展存储资源的管理。采用SM1750芯片的计算模块其设计原理与采用ERC32处理器的计算模块一致，仅在存储空间上针对性地进行了精简，采用了2MB的SRAM和512KB的EEPROM，外部总线根据应用要求定制为1553B总线，系统的组织结构和互联方式均采用了一致性的设计。

测量模块是本系统中定义的外部信息采集模块是针对空间电子产品应用中常规的传感器测量信息，遥测信息、温度信息实施的测量和采集模块。本发明实现了模拟信息采集模块对应应用系统中的遥测和温度信息的采集，设计采样范围为0～5V，采用了8位的模数转换芯片，可实现19mv的采样分辨率。基于安全性考虑，模块接口采用了限压保护，支持-0.5V～6.5V范围的电压输入。模块采用模拟交互子实现多路模拟两的切换，采用了9个交互子两级扩展方式，可实现最大128路模拟数据的采集。系统设计的高精度模拟量采集模块是面向应用系统中的传感器数据采集。设计了-5V～5V,0～10V两种采样范围，采用了12位的模数转换芯片，可支持最大2.44mv的采样分辨率。模块采用了低通滤波器进行接口的电气滤波，消除信号中的高频分量。图12和图13分别给出了模拟信息采集模块和高精度模拟量采集模块的原理框图。

执行模块是本系统中定义的驱动控制模块，是针对应用中的开关指令控制、线性状态控制、电磁阀自锁阀设计驱动等应用研制的控制驱动模块，模块支持集电极开路接口、CMOS/TTL接口等多种数字驱动接口，可实现现有空间飞行器中数字驱动接口的应用要求。

通讯模块是针对空间飞行器数字化通讯的测量单元、执行单元、数据传输单元的通讯模块。包括敏感器、飞轮等控制系统设备，遥控终端、平台下位机等测控设备，以及面向应用载荷通讯的数传通讯设备。本发明实现了专用的数字通讯模块和多功能通讯模块，专用通讯模块采用高速的RS442和LVDS兼容的接口方式，可支持最大200Mbps的数据通讯速率，可应用于平台高速通讯接口。多功能通讯模块集RS422/LVDS、CMOS/TTL接口等常规数字通讯接口于一体，可面向多应用范畴的功能模块，包括了同步通讯的遥控注数、遥测通讯、时钟基准、应用数据接口等。图14和图15分别给出了专用数字通讯模块多功能数字通讯模块的功能原理框图。图14和图15分别描述了两个通讯模块的系统原理组织形式，从原理上看，两个模块采用了相同的设计方法，仅在接口上针对应用的需求进行了匹配设计。两个模块作为多样性系统的对外通讯模块,考虑了各种形式的数据接口，考虑了各种速率的数据缓存，在接口匹配上，数据处理方式上针对性地进行了设计。同时通讯模块也是本系统在构建时选择的通讯桥接模块，本模块采用功能逻辑(FPGA)作为数据通讯和数据加工的控制载体，完成了包括接口的通讯维护、数据扩展存储、二级总线的管理和通讯。通过模块功能逻辑(FPGA)中潜入小型的控制单元，采用周期方式管理和维护低速扩展的片上总线，通过扩展存储器完成数据加工和通讯操作。实现了对高速系统的“代理”式管理。介于本模块具备了独立的控制逻辑、存储逻辑和接口逻辑，因此本模块也可作为控制模块工作与小规模的简易系统设备中，分别对应于空间飞行器平台中的分系统下位机、控制终端等设备。

存储模块是针对空间飞行器数传系统中数据存储要求实现的存储模块。本发明实施的存储模块在面向数传存储要求的同时，也针对复杂应用计算系统对大容量存储扩展的需求，构建了基于“端点”的功能接入方式实现数据通讯。存储模块采用虚拟信道划分端点，共提供了4个虚拟信道。对模块的控制操作，提供了1个控制端点，用于操作模块工作模式、操作方式，参数调整的控制，并可通过控制端点获取模块的状态信息和遥测参数。图11给出了基于端点控制的存储系统原理框图。如图11所示。模块采用4个独立的数据缓冲完成接口功能数据的复接，并提供缓冲区的工作状态，模块用功能逻辑组织了包括译码、驱动、数据寄存的控制端点结构。通过控制端点的操作应用系统或主控模块可实施按功能划分的存储通讯操作。简化了系统设备中数据复接的复杂度，更加便于主设备实施多种类的数据流通讯和数据流优先级的划分。存储模块提供了存储区索引服务，并以现代计算机“扇区”存储方式实施块操作，块数据大小采用和“扇区”一致的512字节。并提供了主设备控制的相关索引参数，便于主设备按现代磁盘存储系统的组织方式构建空间存储产品的文件系统，为空间飞行器向星地数据一体化的方向发展提供了设备级的支持。存储模块提供了数据通讯和存储的优先级服务。

如图16所示，存储模块采用多通道对应外部应用数据，包括“控制端点”方式的内部虚拟通道，和采用“通道缓存”的外部载荷接口。模块内部实施了优先级调度算法实现并完成了按优先级的数据通讯传输。可实现在不同带宽条件的通讯自适应。实现了在带宽不足时，优先保证重要数据通讯的数据传输要求。存储模块采用从存储器两端写入和读取得方式区别存储数据的优先级，在访问数据中，可快速实现对重要数据的传输通讯，在本发明的实施例中，按重要和非重要区分存储数据，并实施先行回访重要数据。通过模块的控制端点完成对模块功能、模式的控制及模块状态的检测。模块采用事务判定的故障自主检测方法，分别实施了基于存储模式调度策略的“断言”和存储器维护策略的“断言”。仅当在存储调度策略失效或存储器(SDRAM)刷新不满足要求时，标志相关信息位，并反馈至控制端点。

电源模块是系统实施外部一次电源到系统内部二次电源的转换模块，实现了自28V到15V，-15V，5V等供电电源的转化。同时电源模块是设备的模式控制模块，可通过供电方式，操作方式的切换实现对设备包括供电方式，工作模式，通讯方式在内的模式切换。

本发明的实施例对应并完成了空间飞行器控制、数管、测控、数传各系统的基带数据处理业务。本系统针对不同应用业务和不同的平台电系统组织方式，可实现多种应用类型的星载电子设备。实现了多样性星载电子设备，通过不同组织形式可实现多种电子设备。对各系统的组织和构成描述如下：

1、组织构建高性能的星载控制计算机。

图7给出了由本发明中的功能模块组织而成的星载控制计算机的系统组织原理。如图7所示，星载控制计算机有设备的两条总线方式组织，覆盖了控制系统中的测量部件、运算部件和执行部件。星载控制计算机包括了计算模块，基于模拟量的测量模块，数字测量控制的通讯模块以及状态指令的驱动和控制模块。设备由系统定义的双总线方式组织，由高速总线维护设备内信息吞吐量大的模块，由低速总线维护速率较低的测量和信息采集模块。本设备还可以采用高速总线进行计算性能的扩展，通过两条通讯总线完成设备功能的扩展，具有较好的性能扩展能力，是满足后续空间飞行器控制计算机产品的研制需求。

2、组织构建高性能的数据管理计算机。

图8给出了由本发明中的功能模块组织而成的数据管理计算机的系统组织原理。如图8所示，数据管理计算机在组织方式上与控制计算机相似，仅因应用的不同而选用了不同的功能模块。因此数管计算机在计算系统或应用扩展上具有与控制计算机相同的性能。为了实现数管计算机的数据处理能力，实现平台数据共享、信息融合的数据一体化设计，在数管计算机的组织中放置了存储模块，可满足应用数据通讯和平台数据的管理业务。

3、组织构建“简易”终端设备。

图9给出了基于片上总线构建的单总线电子设备的原理组织框图。通过如图9的系统组织方式，构建的基于系统定义的低速片上总线构建电子设备，并采用片上总线接入系统，可满足空间飞行器传统的测量设备、终端设备的设计要求。构建诸如图9所示的电子设备，该类设备具有通讯带宽要求不高，计算量较小的特点。本发明中定义的多功能通讯模块和专用数字通讯模块均在模块的功能组织方式上满足了基控制、存储、通讯于一体的模块组织，可满足该类设备主控模块的控制要求。

4、组织计算型的电子设备。

图10给出了一种仅采用CPCI总线构建单总线系统的原理组织框图。该设备是面向计算要求较高或功能单一的计算设备的组织方式。在设备的内部组织结构上，仅采用了高速CPCI总线实现设备的高吞吐模块的功能网络组织。

本发明采用标准CPCI总线组织系统的高速通讯拓扑，采用传统片上总线组织系统常规设备的通讯。两条信息总线采用独立驱动控制方式，并通过存储器桥接互联。采用基于流控制的高速访问接口和基于“代理”的存储器访问接口。主控模块对扩展模块的访问采用四级流水线写访问和读访问预取数方式。设备的总线写操作采用了4级系统级的流水线，其中前两级流水工作在主控模块或从控模块，后两级流水工作于对应功能扩展模块中。四级流水线分别为：处理器访问响应级、主控模块的总线通讯级、功能模块的总线响应级和功能模块的实施执行级。读操作则采用对存储块资源的预取数方式，即在处理器访问前由功能逻辑的加速控制器预先取数并放置于临时影射端口，在处理器进行总线访问时如预取有效则直接取数并结束当前访问周期，否则将重新进行外部扩展存储器的访问。设备以存储器实现扩展总线的桥接，采用了基于“代理”的二级总线管理技术。二级低速总线由“代理”辅助控制器完成数据通讯维护，完成二级总线下功能逻辑的数据加工和控制操作，并将数据以扩展存储器进行交互。通过“代理的方式”实现主控模块对扩展总线访问的透明。辅助控制器自主完成扩展片上总线桥接及功能逻辑部件的访问控制，维护片上总线功能模块的控制过程，并以存储器作为两级总线的通讯桥接。

本发明是在传统星载电子设备的研制基础上，针对各电子产品在应用业务和功能接口上的要求，通过并行总线架构，并行计算的方法，扩展的多级存储结构,面向应用的功能模块组织，实现的一种并行体制的多样性星载设备。通过本发明可构建现有或后续空间飞行器中基带信息处理的电子设备，并有良好的扩展性，具有广泛的应用价值。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (6)

1.一种并行体制的多样性星载电子设备，包括通讯模块在内的若干功能模块，其特征在于，所述功能模块包括：总线控制器、辅助控制器、片内存储器以及片外扩展存储器；

所述总线控制器连接一第一总线，所述第一总线连接所述若干功能模块中的第一类的功能模块，所述辅助控制器连接一第二总线，所述第二总线连接所述若干功能模块中的第二类的功能模块，所述第一总线与所述第二总线通过所述通讯模块通讯连接；所述总线控制器与所述辅助控制器连接所述片外扩展存储器，以桥接互联所述第一总线和所述第二总线；

所述第一类的功能模块通过主从并行、对称并行或者机群并行的组织架构连接所述第一总线，并通过流控制方式与所述第一总线进行通讯；

所述对称并行的组织架构包括：多个第一类的功能模块分别通过其总线控制器竞争成为所述第一总线的主控模块，并与其他功能模块进行通讯；所述主从并行的组织架构包括：定义一功能模块为主控模块，通过访问式连接其他功能模块进行事务分配；所述机群并行的组织包括：若干功能模块组成一功能子系统，若干所述功能子系统在所述第一总线上进行资源共享和信息融合；

所述流控制方式包括按数据源、数据宿主、数据加工划分数据通讯过程为若干层逐层响应的处理流水过程；

所述辅助控制器维护所述第二总线，独立预先采集来自于所述第二类的功能模块的数据，并将数据存储在所述片外扩展存储器内，周期性维护所述第二类的功能模块。

2.根据权利要求1所述的并行体制的多样性星载电子设备，其特征在于，所述流控制方式包括按数据源、数据宿主、数据加工划分数据通讯过程为若干层逐层响应的处理流水过程包括四级流水过程：处理器访问响应级、主控模块的总线通讯级、功能模块的总线响应级和功能模块的实施执行级的逐层响应处理流水过程。

3.根据权利要求1所述的并行体制的多样性星载电子设备，其特征在于，所述功能模块的所述片外扩展存储器中的数据预先映射于对应的端口地址，在总线请求读取操作时，判断操作地址与预取地址是否一致，若一致则立即响应读取操作，并进行下一地址的预取，若不一致则请求总线等待，并按操作地址访问所述片外扩展存储器，完成后结束总线等待并进行下一地址的预取。

4.根据权利要求1所述的并行体制的多样性星载电子设备，其特征在于，所述第一总线为CPCI总线，用以连接大信息吞吐量的功能模块。

5.根据权利要求1所述的并行体制的多样性星载电子设备，其特征在于，所述第二总线为片上总线，用以连接低速率的功能模块。

6.根据权利要求1所述的并行体制的多样性星载电子设备，其特征在于，所述第一总线与所述第二总线采用独立驱动控制。