CN101620587A - 柔性可重构任务处理单元结构 - Google Patents
柔性可重构任务处理单元结构 Download PDFInfo
- Publication number
- CN101620587A CN101620587A CN200810140460A CN200810140460A CN101620587A CN 101620587 A CN101620587 A CN 101620587A CN 200810140460 A CN200810140460 A CN 200810140460A CN 200810140460 A CN200810140460 A CN 200810140460A CN 101620587 A CN101620587 A CN 101620587A
- Authority
- CN
- China
- Prior art keywords
- processor
- reconfigurable
- task processing
- memory controller
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明涉及一种高效能计算系统的可重构任务处理结构,特别涉及一种柔性可重构任务处理单元结构;柔性可重构任务处理单元结构RcTPU含有n个通用处理器和m个可重构处理器,还含有p个存储控制器和q个存储器以及交叉开关、交换网络,通用处理器和可重构处理器的开关端口与交叉开关连接,n个通用处理器和m个可重构处理器的存储端口直接与p个存储控制器连接,或者通过r个网络接口与交换网络连接,一个存储控制器或一个网络接口与至少一个通用处理器连接,交叉开关含有单层开关阵列或多层开关阵列,多层开关阵列中的各层开关阵列通过级连的方式连接;本发明可有效提高高效能计算机对不同任务流的适用性和高效性。
Description
(一)、技术领域:
本发明涉及一种高效能计算系统的可重构任务处理结构,特别涉及一种柔性可重构任务处理单元结构。
(二)、背景技术:
随着可配置器件(如FPGA)规模和性能的不断提高,基于可配置器件的可重构超级计算机正在兴起,高效能计算机正从“通用”和“专用”走向体现通专结合的“可重构”。从国际高性能计算机最近几年的研究进展中可以看到,超级计算机系统研制明显呈现出多核化、高效能、可重构等发展趋势。可重构高性能计算技术结合了传统硬件和软件实现方案的优点,既具有硬件并行计算的高性能,又具有软件的灵活性,它为以低代价进行超级计算提供了一条可能的途径。
当前在研的可重构计算系统往往由一个或几个可重构逻辑器件以协处理器的方式和一个通用处理器耦合而成,可重构逻辑器件是系统定制的或商业化的部件(如FPGA芯片),对可重构逻辑器件进行的配置可以使它实现相应的功能,能够以准ASIC的计算速度对应用中的计算密集部分给予加速执行以提高整个应用的执行性能,系统中的通用处理器主要负责对可重构逻辑器件进行资源管理和任务调度。
可重构计算系统的这种协处理模式,其并行处理方式和可重构资源不能根据不同的并行应用问题而合理匹配。并行可重构计算系统结构要比传统的分布式并行系统复杂很多,将一个高效运行应用在可重构计算系统上,首先需要对应用进行软/硬件任务划分,将软/硬件任务分别映射到通用处理器和可重构逻辑器件上并行执行。可重构资源的规模和可重构逻辑器件与通用处理器之间的耦合关系将直接影响到应用的执行效能,特别是针对大规模应用中的硬件任务无法一次性配置到可重构单元上的情况,可能还涉及到软/硬件任务迁移和重载。目前在根据任务规模和并行执行机制进行动态资源配置和结构重组方面,还缺乏有力的技术支持。
此外,现在的可重构计算系统并没有给应用开发者提供统一的应用开发模型。可重构计算系统中有软件和硬件任务的区分,而软件程序员往往缺乏对硬件平台的深入理解和编写硬件任务的能力,从而导致利用可重构计算技术时困难重重。这就要求可重构计算系统的底层实现对应用开发者透明化,通过给应用开发者提供统一的应用开发模型,使他们能够按照问题的固有特点进行开发,经过可重构系统集成开发环境处理后,可以直接在相应的可重构计算系统上运行。
由此可见,现有的可重构技术还缺少柔性,不能做到通专融合和实现真正意义上的高效能,因此有必要深入研究柔性可重构技术及其在高效能计算系统应用。
(三)、发明内容:
本发明要解决的技术问题是:针对现有技术不足,提供一种柔性可重构任务处理单元结构,通过该结构可有效提高高效能计算机对不同任务流的适用性和高效性。
本发明的技术方案:
一种柔性可重构任务处理单元结构RcTPU,它能根据任务功能、资源、形态、存储、通信特性以及任务间的相关性,通过多重并行机制的柔性重构,满足对不同任务的适用性和对特定任务的高效性需求,它含有n个通用处理器和m个可重构处理器,n和m大于等于2,它还含有p个存储控制器和q个存储器以及交叉开关、交换网络,通用处理器和可重构处理器的开关端口与交叉开关连接,n个通用处理器和m个可重构处理器的存储端口直接与p个存储控制器连接,或者通过r个网络接口与交换网络连接,存储控制器的通讯端口直接与交换网络连接,或者通过网络接口与交换网络连接,存储控制器的数据端口与存储器连接,p、q和r大于等于1。
p与q相等;n个通用处理器和m个可重构处理器的存储端口直接与p个存储控制器连接时,一个存储控制器与至少一个通用处理器连接;n个通用处理器和m个可重构处理器通过r个网络接口与交换网络连接时,一个网络接口与至少一个通用处理器连接。
通用处理器含有单核处理器或多核处理器,可重构处理器含有大容量现场可编程逻辑器件或可配置的专用宏单元器件或ASIC专用处理器,ASIC专用处理器为根据用户需要定制的单核或多核处理器,或者为完成某特定功能的专门处理单元。
交叉开关含有单层开关阵列或多层开关阵列,多层开关阵列中的各层开关阵列通过级连的方式连接。
单层开关阵列分别以n和m为列数和行数,多层开关阵列含有至少两层开关阵列,每层开关阵列的行数的乘积为m,所有最低层开关阵列的列数的和为n。
对于单层开关阵列和多层开关阵列还可以描述为:单层开关阵列分别以n和m为行数和列数,多层开关阵列含有至少两层开关阵列,每层开关阵列的列数的乘积为m,所有最低层开关阵列的行数的和为n。
n和m为等于2或大于2的自然数;p、q和r为等于1或大于1的自然数。
图1中的柔性可重构任务处理单元结构说明了n个通用处理器和m个可重构处理器的存储端口直接与存储控制器连接时的情况,交叉开关为单层开关,以n个通用处理器为主构成的n个任务处理部件通过交换网络实施通信。
图2中的柔性可重构任务处理单元结构说明了n个通用处理器和m个可重构处理器的存储端口通过网络接口与交换网络连接时的情况,交叉开关为单层开关,以n个通用处理器为主构成的n个任务处理部件通过交换网络实施内存共享访问。
图3中的柔性可重构任务处理单元结构说明了k×n个通用处理器和k×m个可重构处理器的存储端口直接与存储控制器连接时的情况,存储控制器的通讯端口通过网络接口与交换网络连接,交叉开关为两层开关阵列,含有k个一级交叉开关和一个二级交叉开关,以通用处理器为主构成的k个任务处理部件通过交换网络实施通信。
本发明的有益效果:
1、本发明含通用处理器、可重构处理器、存储控制器、存储器、交叉开关和交换网络,可根据任务流的不同对整个高效能计算机系统的资源进行重新合理配置,提高了整个高效能计算机系统的适用性和高效性。
2、本发明的交叉开关含有多层开关阵列,多层开关阵列中的各层开关阵列通过级连的方式连接,这样,当通用处理器和可重构处理器的数量较多时,不仅能使交叉开关的电路简化,还可减少设备量。
3、本发明中的通用处理器和可重构处理器的存储端口直接与存储控制器连接,或者通过网络接口与交换网络连接,这样可为通用处理器和可重构处理器提供尽可能高的存储访问带宽和I/O带宽,实现高效能计算机系统内高带宽存储共享访问。
(四)、附图说明:
图1为柔性可重构任务处理单元结构的结构说明示意图之一;
图2为柔性可重构任务处理单元结构的结构说明示意图之二;
图3为柔性可重构任务处理单元结构的结构说明示意图之三;
图4为柔性可重构任务处理单元结构的示意图之一;
图5为柔性可重构任务处理单元结构的示意图之二;
图6为柔性可重构任务处理单元结构的示意图之三;
图7为柔性可重构任务处理单元结构的示意图之四;
图8为柔性可重构任务处理单元结构的示意图之五;
图9为柔性可重构任务处理单元结构的示意图之六;
图10为柔性可重构任务处理单元结构的示意图之七;
(五)、具体实施方式:
实施例一:参见图4,图中,柔性可重构任务处理单元结构RcTPU含有两个通用处理器1、2和两个可重构处理器1、2,它还含有两个存储控制器1、2和两个存储器1、2以及交叉开关A、交换网络,通用处理器1、2和可重构处理器1、2的开关端口与交叉开关A连接,通用处理器1和可重构处理器1的存储端口直接与存储控制器1连接,存储控制器1的通讯端口与交换网络连接,存储控制器1的数据端口与存储器1连接,通用处理器2和可重构处理器2的存储端口直接与存储控制器2连接,存储控制器2的通讯端口与交换网络连接,存储控制器2的数据端口与存储器2连接。
通用处理器1、2含有单核处理器,可重构处理器1、2含有ASIC专用处理器,ASIC专用处理器为根据用户需要定制的单核处理器。
交叉开关A为2×2单层开关阵列。
通用处理器1、可重构处理器1、存储控制器1和存储器1构成一个任务处理部件,通用处理器2、可重构处理器2、存储控制器2和存储器2构成另一个任务处理部件,两个任务处理部件通过交换网络实施通信。
实施例二:参见图5,图中,柔性可重构任务处理单元结构RcTPU含有两个通用处理器1、2和四个可重构处理器1、2、3、4,它还含有两个存储控制器1、2和两个存储器1、2以及交叉开关A、交换网络,通用处理器1、2和可重构处理器1、2、3、4的开关端口与交叉开关A连接,通用处理器1和可重构处理器1、2的存储端口直接与存储控制器1连接,存储控制器1的通讯端口与交换网络连接,存储控制器1的数据端口与存储器1连接,通用处理器2和可重构处理器3、4的存储端口直接与存储控制器2连接,存储控制器2的通讯端口与交换网络连接,存储控制器2的数据端口与存储器2连接。
通用处理器1、2含有单核处理器,可重构处理器1、2、3、4含有ASIC专用处理器,ASIC专用处理器为根据用户需要定制的单核处理器。
交叉开关A为2×4单层开关阵列。
通用处理器1、可重构处理器1、2和存储控制器1、存储器1构成一个任务处理部件,通用处理器2、可重构处理器3、4和存储控制器2、存储器2构成另一个任务处理部件,两个任务处理部件通过交换网络实施通信。
实施例三:参见图6,图中,柔性可重构任务处理单元结构RcTPU含有三个通用处理器1、2、3和九个可重构处理器1、2、3、4、5、6、7、8、9,它还含有三个存储控制器1、2、3和三个存储器1、2、3以及交叉开关A、交换网络,通用处理器1、2、3和可重构处理器1、2、3、4、5、6、7、8、9的开关端口与交叉开关A连接,通用处理器1和可重构处理器1、2、3的存储端口直接与存储控制器1连接,存储控制器1的通讯端口与交换网络连接,存储控制器1的数据端口与存储器1连接,通用处理器2和可重构处理器4、5的存储端口直接与存储控制器2连接,存储控制器2的通讯端口与交换网络连接,存储控制器2的数据端口与存储器2连接,通用处理器3和可重构处理器6、7、8、9的存储端口直接与存储控制器3连接,存储控制器3的通讯端口与交换网络连接,存储控制器3的数据端口与存储器3连接。
通用处理器1、2、3含有单核处理器,可重构处理器1、2、3、4、5、6、7、8、9含有ASIC专用处理器,ASIC专用处理器为根据用户需要定制的单核处理器。
交叉开关A为3×9单层开关阵列。
通用处理器1、可重构处理器1、2、3和存储控制器1、存储器1构成第一个任务处理部件,通用处理器2、可重构处理器4、5和存储控制器2、存储器2构成第二个任务处理部件,通用处理器3、可重构处理器6、7、8、9和存储控制器3、存储器3构成第三个任务处理部件,三个任务处理部件通过交换网络实施通信。
实施例四:参见图7,图中,柔性可重构任务处理单元结构RcTPU含有两个通用处理器1、2和两个可重构处理器1、2,它还含有一个存储控制器1和一个存储器1以及交叉开关A、交换网络,通用处理器1、2和可重构处理器1、2的开关端口与交叉开关A连接,通用处理器1的存储端口通过网络接口1与交换网络连接,通用处理器2、可重构处理器1、2的存储端口通过网络接口2与交换网络连接,存储控制器1的通讯端口与交换网络连接,存储控制器1的数据端口与存储器1连接。
通用处理器1、2含有单核处理器,可重构处理器1、2含有ASIC专用处理器,ASIC专用处理器为根据用户需要定制的单核处理器。
交叉开关A为2×2单层开关阵列。
通用处理器1和网络接口1构成一个任务处理部件,通用处理器2、可重构处理器1、2和网络接口2构成另一个任务处理部件,两个任务处理部件通过交换网络实施内存共享访问。
实施例五:参见图8,图中,柔性可重构任务处理单元结构RcTPU含有两个通用处理器1、2和四个可重构处理器1、2、3、4,它还含有一个存储控制器1和一个存储器1以及交叉开关A、交换网络,通用处理器1、2和可重构处理器1、2、3、4的开关端口与交叉开关A连接,通用处理器1和可重构处理器1的存储端口通过网络接口1与交换网络连接,通用处理器2、可重构处理器2、3、4的存储端口通过网络接口2与交换网络连接,存储控制器1的通讯端口与交换网络连接,存储控制器1的数据端口与存储器1连接。
通用处理器1、2含有单核处理器,可重构处理器1、2、3、4含有ASIC专用处理器,ASIC专用处理器为根据用户需要定制的单核处理器。
交叉开关A为2×4单层开关阵列。
通用处理器1、可重构处理器1和网络接口1构成一个任务处理部件,通用处理器2、可重构处理器2、3、4和网络接口2构成另一个任务处理部件,两个任务处理部件通过交换网络实施内存共享访问。
实施例六:参见图9,图中,柔性可重构任务处理单元结构RcTPU含有三个通用处理器1、2、3和九个可重构处理器1、2、3、4、5、6、7、8、9,它还含有一个存储控制器1和一个存储器1以及交叉开关A、交换网络,通用处理器1、2、3和可重构处理器1、2、3、4、5、6、7、8、9的开关端口与交叉开关A连接,通用处理器1和可重构处理器1、2的存储端口通过网络接口1与交换网络连接,通用处理器2、可重构处理器3、4、5的存储端口通过网络接口2与交换网络连接,通用处理器3、可重构处理器6、7、8、9的存储端口通过网络接口3与交换网络连接,存储控制器1的通讯端口与交换网络连接,存储控制器1的数据端口与存储器1连接。
通用处理器1、2、3含有单核处理器,可重构处理器1、2、3、4、5、6、7、8、9含有ASIC专用处理器,ASIC专用处理器为根据用户需要定制的单核处理器。
交叉开关A为3×9单层开关阵列。
通用处理器1、可重构处理器1、2和网络接口1构成第一个任务处理部件,通用处理器2、可重构处理器3、4、5和网络接口2构成第二个任务处理部件,通用处理器3、可重构处理器6、7、8、9和网络接口3构成第三个任务处理部件,三个任务处理部件通过交换网络实施内存共享访问。
实施例七:参见图10,图中,柔性可重构任务处理单元结构RcTPU含有八个通用处理器1~8和十六个可重构处理器1~16,它还含有四个存储控制器1、2、3、4和四个存储器1、2、3、4以及四个一级交叉开关B、一个二级交叉开关C和交换网络,通用处理器1~8和可重构处理器1~16的开关端口与一级交叉开关B连接,通用处理器1、2和可重构处理器1、2、3、4的存储端口直接与存储控制器1连接,存储控制器1的通讯端口通过网络接口1与交换网络连接,存储控制器1的数据端口与存储器1连接,通用处理器3、4和可重构处理器5、6、7、8的存储端口直接与存储控制器2连接,存储控制器2的通讯端口通过网络接口2与交换网络连接,存储控制器2的数据端口与存储器2连接,通用处理器5、6和可重构处理器9、10、11、12的存储端口直接与存储控制器3连接,存储控制器3的通讯端口通过网络接口3与交换网络连接,存储控制器3的数据端口与存储器3连接,通用处理器7、8和可重构处理器13、14、15、16的存储端口直接与存储控制器4连接,存储控制器4的通讯端口通过网络接口4与交换网络连接,存储控制器4的数据端口与存储器4连接。
通用处理器1~8含有单核处理器,可重构处理器1~16含有ASIC专用处理器,ASIC专用处理器为根据用户需要定制的单核处理器。
一级交叉开关B为2×4单层开关阵列,二级交叉开关C为4×4单层开关阵列,一级交叉开关B和二级交叉开关C通过级连的方式连接。
通用处理器1、2和可重构处理器1、2、3、4和存储控制器1、存储器1和网络接口1构成第一个任务处理部件,通用处理器3、4和可重构处理器5、6、7、8和存储控制器2、存储器2和网络接口2构成第二个任务处理部件,通用处理器5、6和可重构处理器9、10、11、12和存储控制器3、存储器3和网络接口3构成第三个任务处理部件,通用处理器7、8和可重构处理器13、14、15、16和存储控制器4、存储器4和网络接口4构成第四个任务处理部件,四个任务处理部件通过交换网络实施通信。
Claims (7)
1、一种柔性可重构任务处理单元结构,它能根据任务功能、资源、形态、存储、通信特性以及任务间的相关性,通过多重并行机制的柔性重构,满足对不同任务的适用性和对特定任务的高效性需求,它含有n个通用处理器和m个可重构处理器,n和m大于等于2,其特征是:还含有p个存储控制器和q个存储器以及交叉开关、交换网络,通用处理器和可重构处理器的开关端口与交叉开关连接,n个通用处理器和m个可重构处理器的存储端口直接与p个存储控制器连接,或者通过r个网络接口与交换网络连接,存储控制器的通讯端口直接与交换网络连接,或者通过网络接口与交换网络连接,存储控制器的数据端口与存储器连接,p、q和r大于等于1。
2、根据权利要求1所述的柔性可重构任务处理单元结构,其特征是:所述p与q相等;所述n个通用处理器和m个可重构处理器的存储端口直接与p个存储控制器连接时,一个存储控制器与至少一个通用处理器连接;所述n个通用处理器和m个可重构处理器通过r个网络接口与交换网络连接时,一个网络接口与至少一个通用处理器连接。
3、根据权利要求2所述的柔性可重构任务处理单元结构,其特征是:所述通用处理器含有单核处理器或多核处理器,所述可重构处理器含有大容量现场可编程逻辑器件或可配置的专用宏单元器件或ASIC专用处理器,所述ASIC专用处理器为根据用户需要定制的单核或多核处理器,或者为完成某特定功能的专门处理单元。
4、根据权利要求1或2或3所述的柔性可重构任务处理单元结构,其特征是:所述交叉开关含有单层开关阵列或多层开关阵列,多层开关阵列中的各层开关阵列通过级连的方式连接。
5、根据权利要求4所述的柔性可重构任务处理单元结构,其特征是:所述单层开关阵列分别以n和m为列数和行数,所述多层开关阵列含有至少两层开关阵列,每层开关阵列的行数的乘积为m,所有最低层开关阵列的列数的和为n。
6、根据权利要求4所述的柔性可重构任务处理单元结构,其特征是:所述单层开关阵列分别以n和m为行数和列数,所述多层开关阵列含有至少两层开关阵列,每层开关阵列的列数的乘积为m,所有最低层开关阵列的行数的和为n。
7、根据权利要求5或6所述的柔性可重构任务处理单元结构,其特征是:所述n和m为等于2或大于2的自然数;所述p、q和r为等于1或大于1的自然数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101404609A CN101620587B (zh) | 2008-07-03 | 2008-07-03 | 柔性可重构任务处理单元结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101404609A CN101620587B (zh) | 2008-07-03 | 2008-07-03 | 柔性可重构任务处理单元结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101620587A true CN101620587A (zh) | 2010-01-06 |
CN101620587B CN101620587B (zh) | 2011-01-19 |
Family
ID=41513831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101404609A Expired - Fee Related CN101620587B (zh) | 2008-07-03 | 2008-07-03 | 柔性可重构任务处理单元结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101620587B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103336756A (zh) * | 2013-07-19 | 2013-10-02 | 中国人民解放军信息工程大学 | 一种数据计算节点的生成装置 |
CN103810142A (zh) * | 2014-03-06 | 2014-05-21 | 中国人民解放军信息工程大学 | 可重构系统及其构建方法 |
CN104391821A (zh) * | 2014-11-20 | 2015-03-04 | 天津大学 | 一种多核共享simd协处理器的系统级模型构建方法 |
CN104391819A (zh) * | 2014-11-17 | 2015-03-04 | 天津大学 | 多级多处理单元的可重构阵列的网络互连架构 |
CN105512088A (zh) * | 2015-11-27 | 2016-04-20 | 中国电子科技集团公司第三十八研究所 | 一种可重构的处理器架构及其重构方法 |
CN109445752A (zh) * | 2018-10-10 | 2019-03-08 | 西安交通大学 | 一种并行计算的系统 |
CN112449070A (zh) * | 2019-08-29 | 2021-03-05 | 富士施乐株式会社 | 信息处理装置、动态重构元件以及记录媒体 |
CN112787872A (zh) * | 2021-03-04 | 2021-05-11 | 中国航空工业集团公司西安航空计算技术研究所 | 一种分布式处理系统网络配置及重构方法 |
WO2023005299A1 (zh) * | 2021-07-26 | 2023-02-02 | 浙江毫微米科技有限公司 | 基于内存密集型算法的数据处理系统和计算机设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050071578A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for manipulating data with a plurality of processors |
CN1564125A (zh) * | 2004-04-09 | 2005-01-12 | 哈尔滨工业大学 | 一种基于cordic单元的阵列式可重构dsp引擎芯片结构 |
-
2008
- 2008-07-03 CN CN2008101404609A patent/CN101620587B/zh not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103336756A (zh) * | 2013-07-19 | 2013-10-02 | 中国人民解放军信息工程大学 | 一种数据计算节点的生成装置 |
CN103336756B (zh) * | 2013-07-19 | 2016-01-27 | 中国人民解放军信息工程大学 | 一种数据计算节点的生成装置 |
CN103810142A (zh) * | 2014-03-06 | 2014-05-21 | 中国人民解放军信息工程大学 | 可重构系统及其构建方法 |
CN103810142B (zh) * | 2014-03-06 | 2017-04-12 | 中国人民解放军信息工程大学 | 可重构系统及其构建方法 |
CN104391819A (zh) * | 2014-11-17 | 2015-03-04 | 天津大学 | 多级多处理单元的可重构阵列的网络互连架构 |
CN104391821A (zh) * | 2014-11-20 | 2015-03-04 | 天津大学 | 一种多核共享simd协处理器的系统级模型构建方法 |
CN105512088A (zh) * | 2015-11-27 | 2016-04-20 | 中国电子科技集团公司第三十八研究所 | 一种可重构的处理器架构及其重构方法 |
CN105512088B (zh) * | 2015-11-27 | 2018-08-10 | 中国电子科技集团公司第三十八研究所 | 一种可重构的处理器架构及其重构方法 |
CN109445752A (zh) * | 2018-10-10 | 2019-03-08 | 西安交通大学 | 一种并行计算的系统 |
CN112449070A (zh) * | 2019-08-29 | 2021-03-05 | 富士施乐株式会社 | 信息处理装置、动态重构元件以及记录媒体 |
CN112787872A (zh) * | 2021-03-04 | 2021-05-11 | 中国航空工业集团公司西安航空计算技术研究所 | 一种分布式处理系统网络配置及重构方法 |
WO2023005299A1 (zh) * | 2021-07-26 | 2023-02-02 | 浙江毫微米科技有限公司 | 基于内存密集型算法的数据处理系统和计算机设备 |
Also Published As
Publication number | Publication date |
---|---|
CN101620587B (zh) | 2011-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101620587B (zh) | 柔性可重构任务处理单元结构 | |
TWI789687B (zh) | 可重組態資料處理器的虛擬化 | |
Nabavinejad et al. | An overview of efficient interconnection networks for deep neural network accelerators | |
US8058899B2 (en) | Logic cell array and bus system | |
Rahimi et al. | A fully-synthesizable single-cycle interconnection network for shared-L1 processor clusters | |
CN102073481B (zh) | 多核dsp可重构专用集成电路系统 | |
CN109242754B (zh) | 一种基于OpenVPX平台的多GPU高性能处理系统 | |
Tehre et al. | Survey on coarse grained reconfigurable architectures | |
US20040236891A1 (en) | Processor book for building large scalable processor systems | |
CN103076849B (zh) | 可重构微服务器系统 | |
US20220179823A1 (en) | Reconfigurable reduced instruction set computer processor architecture with fractured cores | |
CN102214158B (zh) | 一种全互联路由结构动态可重构处理器 | |
CN103064820B (zh) | 一种基于可重构微服务器的集群计算系统 | |
CN107430574A (zh) | 用于分析系统的io、处理和存储器带宽的优化的方法和装置 | |
CN101441616B (zh) | 基于寄存器文件的快速数据交换结构及其管理方法 | |
US20150088948A1 (en) | Hybrid architecture for signal processing | |
CN105138494A (zh) | 一种多路计算机系统 | |
CN103365795A (zh) | 分布式重排序缓冲器 | |
CN104125293A (zh) | 一种云服务器及其使用方法 | |
CN108874730A (zh) | 一种数据处理器及数据处理方法 | |
KR20080106129A (ko) | 복수의 다중 모드 프로세서를 연결하는 방법과 장치 | |
CN104035896A (zh) | 一种适用于2.5d多核系统的融合存储器的片外加速器 | |
CN104750659A (zh) | 一种基于自动布线互连网络的粗粒度可重构阵列电路 | |
CN103984663A (zh) | 一种并行体制的多样性星载电子设备 | |
CN103455367A (zh) | 用于实现可重构系统中多任务调度的管理单元和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110119 Termination date: 20130703 |