CN103064820B - 一种基于可重构微服务器的集群计算系统 - Google Patents
一种基于可重构微服务器的集群计算系统 Download PDFInfo
- Publication number
- CN103064820B CN103064820B CN201210574582.5A CN201210574582A CN103064820B CN 103064820 B CN103064820 B CN 103064820B CN 201210574582 A CN201210574582 A CN 201210574582A CN 103064820 B CN103064820 B CN 103064820B
- Authority
- CN
- China
- Prior art keywords
- restructural
- microserver
- expansion
- network
- internal memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
一种基于可重构微服务器的集群计算系统，包括：多个可重构微服务器计算节点以及通用可扩展交换网络；多个可重构微服务器计算节点具有通用网络接口；并且通用可扩展交换网络基于通用的标准网络协议，通过网络拓扑结构将所述多个可重构微服务器计算节点的通用网络接口互连在一起。所述可重构微服务器计算节点还包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；可重构加速部件连接至微处理器和/或系统总线，从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。
Description
技术领域
本发明涉及计算技术领域，更具体地说，本发明涉及一种基于可重构微服务器的集群计算系统。
背景技术
传统集群计算系统是将基于通用处理器的微机或服务器，通过标准网络连接起来，构建成一定规模的并行计算系统。
但是，由于传统集群系统采用标准微机或服务器构建而成，其中的很多配置和资源实际并不需要，从而造成的成本和功耗的浪费，同时由于通用微机和服务器的体积相对较大，使用其构建的集群系统的节点密度较低，会占用较大的空间。
因此，希望提供一种防止浪费实际并不需要的配置和资源，并且具有更高效能的集群计算系统。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够防止浪费实际并不需要的配置和资源的集群计算系统。
根据本发明，提供了一种基于可重构微服务器的集群计算系统，包括：多个可重构微服务器计算节点以及通用可扩展交换网络；其中，所述多个可重构微服务器计算节点具有通用网络接口；并且通用可扩展交换网络基于通用的标准网络协议，通过网络拓扑结构将所述多个可重构微服务器计算节点的通用网络接口互连在一起。
优选地，所述可重构微服务器计算节点还包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，可重构加速部件连接至微处理器和/或系统总线，从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。
优选地，通用可扩展交换网络具有第一外部扩展网络接口，所述第一外部扩展网络接口用于连接其它可重构微服务器计算节点，并且用于支持可重构微服务器集群系统与其它类型的计算系统结合与协同。
优选地，所述多个可重构微服务器计算节点具有扩展接口，并且多个可重构微服务器计算节点的扩展接口相互连接以形成可重构交换网络。
优选地，重构加速部件进一步直接连接至内存以及输入输出外设。
优选地，可重构加速部件包括可重构运算加速模块以及/或者可重构内存扩展增强模块；其中，可重构运算加速模块用于通过定制专用的硬件加速计算结构，协助或取代微处理器完成相应的运算处理功能；可重构内存扩展增强模块用于系统内存容量和带宽的扩展，将连接在可重构加速部件的内存通过接口转换映射到系统总线上，以扩展系统的总内存容量和聚合带宽。
优选地，可重构加速部件进一步直接连接至用于系统功能扩展的扩展接口。
优选地，可重构微服务器计算节点包括多个可重构加速部件，并且多个可重构加速部件通过扩展接口实现互连与协同；并且扩展接口还用于多个微服务器之间的互连与协同。
优选地，可重构加速部件包括：可重构内存扩展增强模块以及/或者可重构I/O扩展增强模块；其中，可重构内存扩展增强模块用于系统内存容量和带宽的扩展，将连接在可重构加速部件的内存通过接口转换映射到系统总线上，以扩展系统的总内存容量和聚合带宽；并且可重构内存扩展增强模块用于增强内存访问能力，根据内存访问模式进行重构，实现相应的优化策略或加速功能，为微处理器或可重构运算加速模块提供内存访问接口；其中，可重构I/O扩展增强模块用于实现系统I/O的扩展与增强，其中可重构I/O扩展增强模块对同一个物理接口实现多种I/O接口控制器，以支持多种I/O接口协议和设备，并且，可重构I/O扩展增强模块对系统I/O资源进行整合，而且，可重构I/O扩展增强模块还直接对I/O数据进行运算和处理，以实现离线处理、数据预处理器的功能。
优选地，所述可重构微服务器计算节点的可重构加速部件采用可编程逻辑器件实现。
本发明提出了一种基于可重构微服务器的集群计算系统，采用可重构微服务器作为基本计算节点，采用标准互连网络与可重构扩展网络相结构的混合网络架构，将大量可重构微服务器节点高效互连与集成，构建高效能的可重构微服务器集群计算系统。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明第一实施例的基于可重构微服务器的集群计算系统的总体结构。
图2示意性地示出了根据本发明第二实施例的基于可重构微服务器的集群计算系统的总体结构。
图3示出了根据本发明实施例采用的可重构微服务器计算节点的总体结构。
图4示出了根据本发明实施例采用的可重构微服务器计算节点的另一种总体结构。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
随着半导体技术的发展，一些非传统的计算形式也逐渐兴起，可重构计算就是非常重要的一类。可重构计算通常基于FPGA（现场可编程门阵列）等可编程逻辑器件，通过对其硬件逻辑进行编程，实现针对特定应用的专用硬件加速逻辑，实现对应用的硬件加速。由此，本发明提出了一种将低功耗微处理器和可重构加速部件紧密耦合的可重构微服务器系统，具有功耗低、性能高、体积小的特点，可以用其作为计算节点，构建高效能的集群计算系统。
<第一实施例>
图1示意性地示出了根据本发明第一实施例的基于可重构微服务器的集群计算系统的总体结构。其中，采用可重构微服务器作为基本计算节点，使用通用可扩展交换网络200实现基本的系统互连网络。
具体地说，如图1所示，根据本发明第一实施例的基于可重构微服务器的集群计算系统包括：多个可重构微服务器计算节点（可重构微服务器计算节点1、可重构微服务器计算节点2、可重构微服务器计算节点3、…可重构微服务器计算节点4、可重构微服务器计算节点5、可重构微服务器计算节点6）以及通用可扩展交换网络200。
其中，所述多个可重构微服务器计算节点具有通用网络接口；并且通用可扩展交换网络200基于通用的标准网络协议，通过网络拓扑结构将所述多个可重构微服务器计算节点的通用网络接口互连在一起，实现标准的集群网络环境。
采用可重构微服务器的基本计算节点将低功耗微处理器和可重构加速部件紧密耦合，扩展和增强了系统的计算能力、内存能力和I/O能力，在保持低功耗的同时具有更高的应用性能，同时可重构微服务器的节点功耗和体积较小，有利于构建高密度、大规模的集群计算系统。可重构微服务器具有标准的通用网络接口，能够利用通用交换网络构建标准的集群网络环境。此外，可重构微服务器还可以由可重构加速部件提供可重构扩展网络接口，能够将其连接在可重构交换网络上，实现面向应用优化的专用互连网络。
通用可扩展交换网络200基于通用的标准网络协议，它通过一定的网络拓扑结构将可重构微服务器计算节点的通用网络接口互连在一起，实现标准的集群网络环境，具有良好的通用性和兼容性，其拓扑结构和交换带宽、协议可以根据实际应用需要进行选择和配置。
同时，优选地，如图1所示，通用可扩展交换网络200对外还提供第一外部扩展网络接口201，一方面能够实现更大规模可重构微服务器集群系统的构建，另一方面能够支持可重构微服务器集群系统与其它类型的计算系统结合与协同，实现混合异构计算系统。即，通用可扩展交换网络200具有第一外部扩展网络接口201，该第一外部扩展网络接口201一方面用于连接其它可重构微服务器计算节点，另一方面用于支持可重构微服务器集群系统与其它类型的计算系统结合与协同，从而可以实现混合异构计算系统。
由此，本发明提出了一种基于可重构微服务器的集群计算系统，采用可重构微服务器作为基本计算节点，采用标准互连网络与可重构扩展网络相结构的混合网络架构，将大量可重构微服务器节点高效互连与集成，构建出低功耗、高密度、高效能的可重构微服务器集群计算系统。
<第二实施例>
图2示意性地示出了根据本发明第二实施例的基于可重构微服务器的集群计算系统的总体结构。其中，采用可重构微服务器作为基本计算节点，使用通用可扩展交换网络实现基本的系统互连网络，同时还可以将各节点的可重构加速部件通过可重构交换网络连接，实现多重混合网络架构。
具体地说，如图2所示，多个可重构微服务器计算节点（可重构微服务器计算节点1、可重构微服务器计算节点2、可重构微服务器计算节点3、…可重构微服务器计算节点4、可重构微服务器计算节点5、可重构微服务器计算节点6）具有扩展接口，并且多个可重构微服务器计算节点的扩展接口相互连接以形成可重构交换网络300。
作为可选项，可重构微服务器集群系统还可以利用各节点上可重构加速部件的扩展接口实现一个专用的可重构交换网络300，根据应用需求实现特定的网络协议和互连网络拓扑结构，实现面向应用优化的协同专用互连网络。
可重构交换网络300的可重构能力体现在两个方面，一是节点上的网络接口由可重构加速部件提供，从而既可以实现标准的通用网络接口协议，也可以根据需要定制、重构和加速网络接口协议。另一方面，可重构交换网络300本身的拓扑结构的交换协议也能够根据需求进行定制与重构，既可以像通用交换网络一样使用固定的拓扑结构和标准的网络交换协议，也可以根据应用需要和内部可重构网络接口的特点实现特定的拓扑结构和协议。
优选地，可重构交换网络300同样提供第二外部扩展网络接口301。由此，一方面能够实现更大规模可重构微服务器集群系统的构建，另一方面能够支持可重构微服务器集群系统与其它类型的计算系统结合与协同，实现混合异构计算系统。
<可重构微服务器计算节点的具体结构>
<第一具体示例>
下面将具体描述本发明实施例采用的可重构微服务器计算节点的具体结构。
图3示出了根据本发明实施例采用的可重构微服务器计算节点的总体结构。如图3所示，根据本发明第一具体示例的可重构微服务器计算节点包括：微处理器10、系统总线100、内存20、可重构加速部件30以及输入输出外设（以下简称I/O外设）40。
其中，微处理器10、内存20和输入输出外设40连接至系统总线100，从而微处理器10通过系统总线100与内存20和输入输出外设40进行数据交换。
其中，可重构加速部件30连接至微处理器10和/或系统总线100，从而与微处理器10和/或连接在系统总线100上的内存和输入输出外设进行数据交换。此外，可重构加速部件30可以连接独立的内存、输入输出外设和其它扩展接口，这将在后面予以具体描述。
具体地说，微处理器10可直接连接至可重构加速部件30，从而通过可重构加速部件30与内存20和输入输出外设40进行数据交换、访问和控制，而且还能够访问和控制可重构加速部件里面的功能模块，例如下文将要详细描述的可重构运算加速模块31或者可重构内存扩展增强模块32等。并且/或者，可重构加速部件30连接至系统总线100，从而通过系统总线100与内存20和输入输出外设40进行数据交换。例如，I/O外设40包括但不限于硬盘、网络、USB等设备。
其中，例如，可重构加速部件30包括：可重构运算加速模块31以及可重构内存扩展增强模块32。而且，可重构加速部件30可以连接独立的内存20；更具体地说，可重构加速部件30的可重构内存扩展增强模块32可以连接独立的内存20。
具体地说，可重构微服务器计算节点采用低功耗的微处理器10作为通用处理核心，系统的内存20和I/O外设40（硬盘、网络、USB等）通过相应的接口控制器与系统总线100相连。微处理器10通过系统总线100访问和控制内存20和I/O外设40。由于可重构微服务器计算节点更加注重系统的总体效能，其配置的选择需要综合考虑应用需求、成本功耗开销、器件体积等多方面因素，构建更加平衡高效的服务器系统。
可重构微服务器计算节点在上述通用处理器体系结构的基础上，引入了可重构加速部件30构建系统。可重构加速部件30能够通过多条数据通路与系统耦合，首先可以通过微处理器接口直接与微处理器10通信，实现与微处理器10的紧密结合，扩展微处理器10的资源和能力，其次可以与微处理器10的系统总线100相连，通过其访问到连接在系统总线100上的内存、硬盘、网络等资源。
具体地说，其中，可重构运算加速模块31是在可重构加速部件30中通过硬件重构所实现的硬件逻辑模块，其主要功能是针对实际应用需求特点，通过定制专用的硬件加速计算结构，协助或取代微处理器10完成相应的运算处理功能，从而提高系统的运算能力，实现对处理器运算能力的增强。
可重构内存扩展增强模块32可以用于系统内存容量和带宽的扩展，它可以将连接在可重构加速部件30的独立的内存20通过接口转换映射到系统总线100上，以扩展系统的总内存容量和聚合带宽。
<第二具体示例>
此外，图4示出了根据本发明实施例采用的可重构微服务器计算节点的另一总体结构。具体地说，图4所示的根据本发明第二具体示例的可重构微服务器计算节点是在图3所示的根据本发明第一具体示例的可重构微服务器计算节点的基础上进行进一步的改进。
如图2所示，在根据本发明第二实施例的可重构微服务器计算节点中，可重构加速部件30还可以具有私有的外部接口，由此其不仅可以如第一实施例那样直接连接独立的内存20，而且可以直接连接独立的，从而扩展和增强系统资源和能力。
另外，优选地，可重构加速部件30还可以直接连接至用于系统功能扩展的扩展接口50。由此，可以通过扩展接口50实现更进一步的系统功能扩展，比如连接定制扩展功能模块等。
并且，在具体实施例中，还可通过扩展接口50实现多个可重构加速部件30互连与协同，在这种情况下，可重构微服务器计算节点可包括多个可重构加速部件30，并且多个可重构加速部件30通过扩展接口50实现互连与协同。
可重构加速部件30采用低功耗的可编程逻辑器件（例如，FPGA）实现，能够通过硬件编程重构其硬件逻辑结构，实现多种硬件功能模块，扩展和增强系统的计算、内存、I/O等各方面能力。
其中，例如，可重构加速部件30包括：可重构运算加速模块31、可重构内存扩展增强模块32以及可重构I/O扩展增强模块33。
具体地说，其中，可重构运算加速模块31是在可重构加速部件30中通过硬件重构所实现的硬件逻辑模块，其主要功能是针对实际应用需求特点，通过定制专用的硬件加速计算结构，协助或取代微处理器10完成相应的运算处理功能，从而提高系统的运算能力，实现对处理器运算能力的增强。
可重构加速部件30能够通过私有外部接口直接连接内存20，此时可以通过可重构内存扩展增强模块32实现系统内存能力的扩展与增强。一方面，可重构内存扩展增强模块32可以用于系统内存容量和带宽的扩展，它可以将连接在可重构加速部件30的内存通过接口转换映射到系统总线100上，以扩展系统的总内存容量和聚合带宽。另一方面，可重构内存扩展增强模块32可以用于增强内存访问能力，它能够根据实际应用的内存访问模式进行重构，实现相应的优化策略或加速功能，为微处理器10或可重构运算加速模块31提供更加灵活高效的内存访问接口，提高系统的内存访问效率和性能。
可重构加速部件30能够通过私有外部接口连接硬盘、网络等I/O设备，此时可以通过可重构I/O扩展增强模块33实现系统I/O的扩展与增强。首先，可重构I/O扩展增强模块33能够对同一个物理接口实现多种I/O接口控制器，从而支持多种I/O接口协议和设备，提高系统I/O接口兼容性和适应性。其次，可重构I/O扩展增强模块33能够对系统I/O资源进行整合，实现系统I/O资源的聚合、共享等功能。此外，可重构I/O扩展增强模块33还可以直接对I/O数据进行一些运算和处理，实现离线处理、数据预处理器等功能，由此可以减轻系统运算部件的负载，扩展和增强系统的I/O能力。
可重构加速部件的上述三种功能模块，可以根据实际应用需求选择和组合，重构其硬件结构，实现对传统微服务器在计算、内存、I/O等多方面能力的增强，提高微服务器的处理能力和效率。
而且，虽然在上述具体实施例中，示出了可重构加速部件30包括可重构运算加速模块31、可重构内存扩展增强模块32以及可重构I/O扩展增强模块33，从而可以通过可重构加速部件30实现增强计算、增强内存和增强IO三类功能，但是应该理解的是，在具体实现时，可重构加速部件30可能只包括可重构运算加速模块31、可重构内存扩展增强模块32以及可重构I/O扩展增强模块33中的一个或者两个，从而实现增强计算、增强内存和增强IO三类功能中的一个或者两个功能。
上述可重构微服务器计算节点结构将低功耗微处理器与可重构加速部件紧密耦合来构建微服务器系统，通过可重构运算加速模块、可重构内存扩展增强模块、可重构I/O扩展增强模块等多种功能模块，实现系统计算能力、内存能力、I/O能力等多方面扩展与增强，在保持低功耗的特点的同时，提高了微服务器的处理能力和效率，形成了一种全新的服务器形态。
此外，需要说明的是，除非特别指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (6)
1.一种基于可重构微服务器的集群计算系统，其特征在于包括：多个可重构微服务器计算节点以及通用可扩展交换网络；
其中，所述多个可重构微服务器计算节点具有通用网络接口；并且通用可扩展交换网络基于通用的标准网络协议，通过网络拓扑结构将所述多个可重构微服务器计算节点的通用网络接口互连在一起；所述可重构微服务器计算节点还包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，可重构加速部件连接至微处理器和/或系统总线，从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换；
其中，可重构加速部件进一步直接连接至内存以及输入输出外设；
所述多个可重构微服务器计算节点具有扩展接口，并且多个可重构微服务器计算节点的扩展接口相互连接以形成可重构交换网络；
而且，可重构加速部件包括可重构运算加速模块以及可重构内存扩展增强模块；
其中，可重构运算加速模块用于通过定制专用的硬件加速计算结构，协助或取代微处理器完成相应的运算处理功能；
可重构内存扩展增强模块用于系统内存容量和带宽的扩展，将连接在可重构加速部件的内存通过接口转换映射到系统总线上，以扩展系统的总内存容量和聚合带宽。
2.根据权利要求1所述的基于可重构微服务器的集群计算系统，其特征在于，通用可扩展交换网络具有第一外部扩展网络接口，所述第一外部扩展网络接口用于连接其它可重构微服务器计算节点，并且用于支持可重构微服务器集群系统与其它类型的计算系统结合与协同。
3.根据权利要求2所述的基于可重构微服务器的集群计算系统，其特征在于，可重构加速部件进一步直接连接至用于系统功能扩展的扩展接口。
4.根据权利要求1或2所述的基于可重构微服务器的集群计算系统，其特征在于，可重构微服务器计算节点包括多个可重构加速部件，并且多个可重构加速部件通过扩展接口实现互连与协同；并且扩展接口还用于多个微服务器之间的互连与协同。
5.根据权利要求1或2所述的基于可重构微服务器的集群计算系统，其特征在于，可重构加速部件包括：可重构内存扩展增强模块以及/或者可重构I/O扩展增强模块；
其中，可重构内存扩展增强模块用于系统内存容量和带宽的扩展，将连接在可重构加速部件的内存通过接口转换映射到系统总线上，以扩展系统的总内存容量和聚合带宽；并且可重构内存扩展增强模块用于增强内存访问能力，根据内存访问模式进行重构，实现相应的优化策略或加速功能，为微处理器或可重构运算加速模块提供内存访问接口；
其中，可重构I/O扩展增强模块用于实现系统I/O的扩展与增强，其中可重构I/O扩展增强模块对同一个物理接口实现多种I/O接口控制器，以支持多种I/O接口协议和设备，并且，可重构I/O扩展增强模块对系统I/O资源进行整合，而且，可重构I/O扩展增强模块还直接对I/O数据进行运算和处理，以实现离线处理、数据预处理器的功能。
6.根据权利要求5所述的基于可重构微服务器的集群计算系统，其特征在于，所述可重构微服务器计算节点的可重构加速部件采用可编程逻辑器件实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210574582.5A CN103064820B (zh) | 2012-12-26 | 2012-12-26 | 一种基于可重构微服务器的集群计算系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210574582.5A CN103064820B (zh) | 2012-12-26 | 2012-12-26 | 一种基于可重构微服务器的集群计算系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103064820A CN103064820A (zh) | 2013-04-24 |
| CN103064820B true CN103064820B (zh) | 2014-04-16 |
Family
ID=48107450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210574582.5A Active CN103064820B (zh) | 2012-12-26 | 2012-12-26 | 一种基于可重构微服务器的集群计算系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103064820B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105631196B (zh) * | 2015-12-22 | 2018-04-17 | 中国科学院软件研究所 | 一种面向微服务架构的容器级弹性资源供给系统及方法 |
| CN107846295B (zh) * | 2016-09-19 | 2020-06-26 | 华为技术有限公司 | 微服务配置装置及方法 |
| CN106445877B (zh) * | 2016-11-03 | 2019-03-15 | 北京爱其科技有限公司 | 一种基于多个微处理器的集群运算方法 |
| CN108632067B (zh) | 2017-03-21 | 2020-12-08 | 华为技术有限公司 | 容灾部署方法、装置及系统 |
| CN109445752B (zh) * | 2018-10-10 | 2019-10-15 | 西安交通大学 | 一种并行计算的系统 |
| CN109558245A (zh) * | 2018-12-03 | 2019-04-02 | 群蜂信息技术(上海)有限公司 | 一种基于微服务器架构的业务处理方法、装置及服务器 |
| CN112565314B (zh) * | 2019-09-10 | 2023-01-13 | 华控清交信息科技(北京)有限公司 | 一种计算集群和计算集群中的计算节点 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060136606A1 (en) * | 2004-11-19 | 2006-06-22 | Guzy D J | Logic device comprising reconfigurable core logic for use in conjunction with microprocessor-based computer systems |
| US20060168090A1 (en) * | 2005-01-07 | 2006-07-27 | United Technologies Corporation | Remote integrated subsystems in an aircraft or the like |
| CN101630305B (zh) * | 2008-07-16 | 2011-05-11 | 中国人民解放军信息工程大学 | 高效能计算机中可重构部件的柔性管理方法 |
-
2012
- 2012-12-26 CN CN201210574582.5A patent/CN103064820B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103064820A (zh) | 2013-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103064820B (zh) | 一种基于可重构微服务器的集群计算系统 | |
| CN103076849B (zh) | 可重构微服务器系统 | |
| US7818163B2 (en) | Architecture for dynamically reconfigurable system-on-chip arrangements, related methods and computer program product | |
| US8103853B2 (en) | Intelligent fabric system on a chip | |
| CN105279133A (zh) | 基于SoC在线重构的VPX并行DSP信号处理板卡 | |
| CN104820657A (zh) | 一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型 | |
| CN109240832B (zh) | 一种硬件重构系统及方法 | |
| CN105468568B (zh) | 高效的粗粒度可重构计算系统 | |
| CN109656861A (zh) | 一种基于srio总线的多核并行信号处理系统及方法 | |
| CN103034295B (zh) | 输入输出能力增强的可重构微服务器 | |
| CN101620587B (zh) | 柔性可重构任务处理单元结构 | |
| CN105409173A (zh) | 统一以太网解决方案 | |
| Lambrechts et al. | Power breakdown analysis for a heterogeneous NoC platform running a video application | |
| Kidane et al. | NoC based virtualized accelerators for cloud computing | |
| CN101859107B (zh) | 一种可配置混合信号控制系统及方法 | |
| Puttmann et al. | Giganoc-a hierarchical network-on-chip for scalable chip-multiprocessors | |
| CN103246623A (zh) | Soc计算设备扩展系统 | |
| CN103019324B (zh) | 内存能力增强的可重构微服务器 | |
| CN103020008A (zh) | 计算能力增强的可重构微服务器 | |
| KR20150127608A (ko) | 데이터 처리 장치 및 그 제어 방법 | |
| Nguyen et al. | A survey on reconfigurable system-on-chips | |
| CN102761578B (zh) | 集群计算系统 | |
| Tsuruta et al. | Accelerator-in-switch: A framework for tightly coupled switching hub and an accelerator with FPGA | |
| Neji et al. | Multistage interconnection network for MPSoC: performances study and prototyping on FPGA | |
| CN209964062U (zh) | 一种基于光通信交换单元的异构加速计算系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Xie Xianghui Inventor after: Li Xi Inventor after: Yan Xinkai Inventor after: Wu Guiming Inventor after: Fang Xing Inventor after: Ye Nan Inventor after: Hu Sutai Inventor after: Wei Hailiang Inventor after: Zhou Haojie Inventor after: Tao Zhirong Inventor after: Wu Dong Inventor after: Qian Lei Inventor after: Yuan Hao Inventor after: Zhang Kun Inventor after: Cang Chunfeng Inventor after: Hao Ziyu Inventor after: Zhang Lufei Inventor after: Han Wenbao Inventor before: Xie Xianghui Inventor before: Yan Xinkai Inventor before: Wu Guiming Inventor before: Fang Xing Inventor before: Ye Nan Inventor before: Hu Sutai Inventor before: Wei Hailiang Inventor before: Zhou Haojie Inventor before: Tao Zhirong Inventor before: Wu Dong Inventor before: Qian Lei Inventor before: Yuan Hao Inventor before: Zhang Kun Inventor before: Cang Chunfeng Inventor before: Hao Ziyu Inventor before: Zhang Lufei Inventor before: Li Xi |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: XIE XIANGHUI WU DONG QIAN LEI YUAN HAO ZHANG KUN ZANG CHUNFENG HAO ZIYU ZHANG LUFEI LI XI YAN XINKAI WU GUIMING FANG XING YE NAN HU SUTAI WEI HAILIANG ZHOU HAOJIE TAO ZHIRONG TO: XIE XIANGHUI WU DONG QIAN LEI YUAN HAO ZHANG KUN ZANG CHUNFENG HAO ZIYU ZHANG LUFEI HAN WENBAO LI XI YAN XINKAI WU GUIMING FANG XING YE NAN HU SUTAI WEI HAILIANG ZHOU HAOJIE TAO ZHIRONG |