CN103973279B - 总线通信收发器 - Google Patents

Abstract

本发明涉及一种总线通信收发器。总线通信收发器响应于信号的上升时间来测量延迟时间并且基于测量结果调整相同信号的下降波形。能够在预定的标准范围内调节信号波形特别是占空比。而且，在没有接收被施加到总线的电压的变化以及与总线相连接的总负荷的变化的影响的情况下，总线通信收发器实现优秀的实时操作。总线通信收发器通过使用信号测量延迟时间并且调节信号的波形。

Description

总线通信收发器

技术领域

本发明涉及一种总线通信收发器，并且更加具体地，涉及一种能够与单线总线相连接的总线通信收发器。

背景技术

已知当通过诸如LIN(局域互连网络)的单线总线执行通信时使用的网络协议。在LIN的情况下，网络主要被安装在汽车上并且被用于控制诸如门镜和门锁的各种装置。

在LIN中，要被输入到总线以及从总线输出的信号的波形被标准化以满足各种条件。占空比被包含在这些条件中并且占空比是用于比预定的电压高的信号的时间与用于比预定的电压低的信号的时间的比率。占空比根据LIN的环境的变化而变化，并且存在信号波长离开标准的范围的情况。

在LIN的情况下，车载电池被用作给总线供应电压的电源。已知车载电池的电源电压在7V和18V之间很大地变化，同时执行充电操作或者放电操作，即使当被规定的电压是12V时。而且，通过与总线相连接的总负荷的变化有时候引起占空比的变化。

专利文献1公开LSI的输出电路。LSI的输出电路在信号的上升时间和下降时间处检测单调波形并且基于检测的结果调整下一个信号的波形。

引用列表

[专利文献1]JP 2001-274670A

发明内容

提供一种总线通信收发器，该总线通信收发器能够通过使用信号来测量延迟时间并且基于延迟时间来调整信号的波形，并且其在实时特性中是优秀的。根据本说明书和附图的描述其他目的和新特征将会变得清楚。

根据一个实施例，总线通信收发器(LTr)基于信号的上升波形来测量延迟时间并且基于测量结果来调整信号的下降波形。

根据实施例，能够实现总线通信收发器，其能够调整信号的波形，特别地，在不经历将电压供应到总线的变化和与总线相连接的总负荷的影响的情况下将占空比调整到预定的范围，并且在实时特性中是优秀的。

附图说明

图1A是示意性地图示第一实施例中的总线通信收发器和总线的配置示例的框图；

图1B是示意性地示出第一实施例中的总线通信收发器，特别地，延迟时间测量电路部分和输出波形调整电路部分的更加详细的配置的图；

图1C是示意性地示出第一实施例中的锁存电路部分的配置示例的框图；

图2是示出当第一实施例中的总线通信收发器操作时从每个部分获得的信号的时间变化的示例的时序图；

图3A是示出当在第一实施例中的总线通信收发器LTr中没有执行波形调整时总线信号的波形示例的曲线图；

图3B是示出当在第一实施例中的总线通信收发器LTr中调整在图3A中示出的总线信号的下降时间处的电压倾斜时总线信号的波形示例的曲线图；

图3C是示出当在第一实施例中的总线通信收发器LTr中没有执行波形调整时总线信号的另一波形示例的曲线图；

图3D是示出当在第一实施例中的总线通信收发器LTr中调整总线信号的下降时间处的电压倾斜时在图3C中示出的总线信号的波形示例的曲线图；

图4是示意性地示出总线通信收发器的配置，特别地，第二实施例中的延迟时间测量电路部分和输出波形调整电路部分的配置的电路图；以及

图5是示意性地示出总线通信收发器的配置，特别地，第三实施例中示出的延迟时间测量电路部分和输出波形调整电路部分的配置的电路图。

具体实施方式

在下文中，下面将参考附图描述根据本发明的实施例的总线通信收发器。

[第一实施例]

图1A是示意性地示出第一实施例中的总线通信收发器LTr和总线LBS的配置示例的框图。将参考图1A描述所示出的总线通信收发器LTr和总线LBS的组件。

在图1A中所示出的总线通信收发器LTr包含传输信号输入节点TX、传输电路部分TXC、总线连接节点LBT、接收电路部分RXC、接收信号输出节点RX、延迟时间测量电路部分DTM、从电阻IsS、以及第一二极管D1。传输电路部分TXC包含输出波形调整电路部分OWR和输出电路部分OPC。输出电路部分OPC包含第二二极管D2和N沟道型晶体管N1。总线LBS包含总线共同的主电阻IsM和作为包括所有被连接到总线的负载的电容的总的总线电容的电容C。一个或者多个负载通常与总线相连接。此外，在图1A中示出第二电源电压VSup和接地电压。在此，在图1A中未示出第一电源电压VDD。可期望的是，第一电源电压VDD是在总线通信收发器LTr中使用的比较低的电压并且是通常从恒压源(未示出)供应的5V或者3.3V的电压。而且，在LIN的情况下第二电源VSup是从车载电池(未示出)供应的电压并且允许其在7至18V的范围中变化。。

将会描述在图1A中所示出的总线通信收发器LTr的组件的连接关系。传输信号输入节点TX共同地与输出波形调整电路部分OWR的输入节点和延迟时间测量电路部分DTM的第一输入节点相连接。延迟时间测量电路部分DTM的输出节点与输出波形调整电路部分OWR的其它输入节点相连接。输出波形调整电路部分OWR的输出节点与晶体管N1的栅极相连接。晶体管N1的源极被接地。晶体管N1的漏极与第二二极管D2的阴极相连接。第二二极管D2的阳极、第一二极管D1的阴极和接收电路部分RXC的输入节点被共同地与总线连接节点LBT相连接。第一二极管D1的阳极与从电阻IsS的一端相连接。从电阻IsS的另一端与第二电源电压VSup相连接。接收电路部分RXC的输出节点被共同地与延迟时间测量电路部分DTM的第二输入节点和接收信号输出节点RX相连接。

将会描述在图1A中所示出的总线LBS的组件的连接关系。第二电源电压VSup与主电阻IsM的一端相连接。主电阻IsM的另一端被共同地与总线连接节点LBT和电容C的一端相连接。电容C的另一端被接地。

将会描述在图1A中所示出的第一实施例中的总线通信收发器LTr的操作。传输电路部分TXC在施加预定的调整之后通过总线连接节点LBT将从传输信号输入节点TX供应的传输信号传送到总线LBS。接收电路部分RXC通过总线连接节点LBT将从总线LBS接收的接收信号输出到接收信号输出节点RX。

应注意的是，除了与总线连接节点LBT相连接的接收电路部分RXC的输入节点之外，从传输电路部分TXC输出的信号被供应到总线LBS。然而，引起延迟直到被外部地供应到传输信号输入节点TX的传输信号的上升波形通过传输电路部分TXC和接收电路部分RXC并且到达接收信号输出节点RX。延迟时间测量电路部分DTM测量延迟时间，并且生成指示测量结果的控制信号并且将其输出到传输电路部分TXC的输出波形调整电路部分OWR。输出波形调整电路部分OWR响应于控制信号调整传输信号的波形。输出电路部分OPC将在调整之后的传输信号传递到总线连接节点LBT。

图1B是示意性地示出在第一实施例中的总线通信收发器LTr的配置示例的电路图，并且特别地，延迟时间测量电路部分DTM和输出波形调整电路部分OWR的更加详细的配置。在图1B中示出的总线通信收发器LTr当中，将会特别地描述延迟时间测量电路部分DTM和输出波形调整电路部分OWR的组件。

在图1B中所示出的总线通信收发器LTr包含传输信号输入节点TX、输出波形调整电路部分OWR、总线连接节点LBT、输出电路部分OPC、接收电路部分RXC、接收信号输出节点RX、延迟时间测量电路部分DTM、从电阻IsS、以及第一二极管D1。输出波形调整电路部分OWR包含第零至第四个恒流源ICC0至ICC4、第一至第三开关SW1至SW3、以及逆变器INV1。逆变器INV是所谓的CMOS(互补金属氧化物半导体)型逆变器，其包含P沟道型晶体管P和N沟道型晶体管N。延迟时间测量电路部分DTM包含缓冲器BUF1、电容C1、第一至第四电阻R1至R4、第一至第三比较器CMP1至CMP3以及锁存电路部分Lat。输出电路部分OPC包含第二二极管D2和N沟道型晶体管N1。此外，在图1B中进一步示出第一电源电压VDD、第二电源VSup以及接地电压。

在图1B中，比较器CMP1至CMP3的数目是3，开关SW1至SW3的数目是3，电阻R1至R4的数目是4，以及恒流源ICC0至ICC5的数目是6，但是这些数目仅是示例性的。即，这些数目可以根据需要而改变并且没有限制本实施例中的总线通信收发器LTr的配置。

而且，在本实施例中，LIN被用作总线LBS但这仅是示例。即，即使在使用除了LIN之外的总线的情况下本发明中的总线通信收发器是可应用的。因此，在本实施例中总线LBS的种类不受限制。

将会描述在图1B中所示出的总线通信收发器LTr的组件的连接关系。第一电源电压VDD被共同地与第五恒流源ICC5的一端和第零至第三恒流源ICC0至ICC3中的每一个的一端相连接。第一恒流源ICC1的另一端与第一开关SW1的一端相连接。第二恒流源ICC2的另一端与第二开关SW2的一端相连接。第三恒流源ICC3的另一端与第三开关SW3的一端相连接。第零恒流源ICC0的另一端和第一至第三开关SW1至SW3中的每一个的另一端被共同地与P沟道型晶体管P的源极相连接。P沟道型晶体管P的漏极和N沟道型晶体管N的漏极被共同地与N沟道型晶体管N1的栅极相连接。N沟道型晶体管N的源极与第四恒流源ICC4的一端相连接。第四恒流源ICC4的另一端被接地。

在此，第零至第三恒流源ICC0至ICC3和第一至第三开关SW1至SW3的群组被叫做电流源电路部分。

传输信号输入节点TX被共同地与缓冲器BUF1的输入节点、P沟道型晶体管P的栅极和N沟道型晶体管N的栅极相连接。缓冲器BUF1的输出节点被共同地与电容C1的一端和第一至第三比较器CMP1至CMP3中的每一个的输入节点中的一个相连接。电容C1的另一端、第一电阻R1的一端以及缓冲器BUF1的负供应供应节点被接地。第一电阻R1的另一端被共同地与第一比较器CMP1的另一输入节点和第二电阻R2的一端相连接。第二电阻R2的另一端被共同地第二比较器CMP2的另一输入节点和第三电阻R3的一端相连接。第三电阻R3的另一端被共同地与第三比较器CMP3的另一个输入节点和第四电阻R4的一端相连接。第四电阻R4的另一端与第一电源电压VDD相连接。缓冲器BUF1的正的供应部分与第五恒流源ICC5的另一端相连接。第一至第三比较器CMP1至CMP3中的每一个的输出节点与锁存电路部分Lat的第一至第三输出节点中的相对应的一个相连接。锁存电路部分Lat的第一至第三输出节点分别地与第一至第三开关SW1至SW3的控制信号输入节点相连接。接收电路部分RXC的输出节点被共同地与接收信号输出节点RX和锁存电路部分Lat的控制信号输入节点相连接。

此外，第二电源VSup与从电阻IsS的一端相连接。从电阻IsS的另一端与第一二极管D1的阳极相连接。第一二极管D的阴极被共同地与总线连接节点LBT以及接收电路部分RXC的输入节点以及第二二极管D2的阳极相连接。第二二极管D2的阴极与N沟道型晶体管N1的漏极相连接。N沟道型晶体管N1的源极被接地。

在图1B中所示的总线通信收发器当中，将特别地描述延迟时间测量电路部分DTM和输出波形调整电路部分OWR的操作。

根据从第五恒流源ICC5供应到输入信号的电流在施加电压倾斜之后缓冲器BUF1输出输出电压。从缓冲器BUF1输出的信号电压被施加在电容C1的两个末端之间。第一至第四电阻R1至R4被串联连接以对在第一电源电压VDD和接地电压之间的电压进行分压并且产生第一至第三基准电压。第一至第三比较器CMP1至CMP3将被施加到电容C1的电压与第一至第三基准电压进行比较，并且生成并且向锁存电路部分Lat分别输出示出比较结果的第一至第三比较结果信号。锁存电路部分Lat在从接收电路部分RXC输出的信号的上升时序处锁存第一至第三比较结果信号，并且继续输出。

在这样的情况下，重要的是，适当地组合从第五恒流源ICC5供应的电流的量级、缓冲器BUF1的特性、电容C1的电容值以及用作分压器电路的第一至第四电阻R1至R4的电阻值。这样，能够调整在电容C1的两端之间的电压达到第一至第三基准电压以前的时间。

即，通过测量电容C1的电压上升到第一至第三基准电压中的哪一个，在第一实施例中的延迟时间测量电路部分DTM测量从被供应到传输信号输入节点TX的输入信号的上升时间到从此输入信号产生并且从接收电路部分RXC输出的输出信号的上升时间的时段。

基于输入信号从输出电路部分OPC输出到总线连接节点LBT的上升信号波形基于总线LBS的电容C和第二电源VSup接收单调波形。在此，如果在输入信号的上升时间(上升通过速率)和在总线连接节点LBT处的上升信号的上升时间(上升通过速率)之间的差能够在输入信号的下降时间(下降通过速率)和在总线连接节点LBT中的下降信号的下降时间(下降通过速率)之间的差上反映，则发明人想出通过调整输入信号的占空比输入信号能够在一范围内下降。延迟时间测量电路部分DTM是测量在输入信号的上升时间(上升通过速率)和在总线连接节点LBT处的上升信号的上升时间(上升通过速率)之间的差的示例。稍后将会描述在输入信号的下降时间(下降通过速率)和总线连接节点LBT的下降信号的下降时间(下降通过速率)之间的差上的反映。

在图1B中所示的示例中，通过使用三个基准电压测量要在四个步骤中表达的延迟时间。即，对于电容C1的电压的四个步骤是第0个步骤，在其处电压小于第一基准电压；第一步骤，在其处电压等于或者大于第一基准电压并且小于第二基准电压；第二步骤，在其处电压等于或者大于第二基准电压并且小于第三基准电压；以及第三步骤，在其处电压等于或者大于第三基准电压。

从第一至第三比较器CMP1至CMP3输出的第一至第三比较结果信号被用作示出这四个步骤(第零至第三步骤)的比较结果信号组。在此，将其假定为示例，在每一个比较器中，如果电容C1的电压小于相对应的数字的基准电压，则处于低状态的信号被输出，并且如果大于，则处于高状态的信号被输出。在这样的情况下，在第0步骤处所有比较结果信号处于低状态，在第一步骤处仅第一比较结果信号处于高状态，在第二步骤处仅第一和第二比较结果信号处于高状态，并且在第三步骤处所有比较结果信号处于高状态。

示出这四个步骤的比较结果信号组被存储在锁存电路部分Lat中并且被传递到输出波形调整电路部分OWR作为延迟时间测量结果信号组。

在输出波形调整电路部分OWR中，第零至第三恒流源ICC0至ICC3中的每一个将恒流供应到第一逆变器INV1的P沟道型晶体管P。响应于从锁存电路部分Lat的第一至第三锁存器L1至L3输出的延迟时间测量结果信号组，第一至第三开关SW1至SW3分别地与第一至第三恒流源ICC1至ICC3以及逆变器INV1的第一P沟道型晶体管P相连接或者断开。基于从第零至第四恒流源ICC0至ICC4的一部分或者全部供应的电流的总量，第一逆变器INV1改变从传输信号输入节点TX供应的传输信号的下降电压波形倾斜并且输出到输出电路部分OPC的晶体管N1的栅极。基于在输入信号的上升时间处的延迟时间测量结果设置晶体管N1的驱动能力(在总线连接节点LBT处的下降电压波形倾斜)，并且因此，输入信号的下降时间(下降通过率)被调整。

在此，将会分别地描述当根据延迟时间测量结果信号组第一至第三开关SW1至SW3在连接(导通)状态和断开(阻断)状态之间切换时的操作。假定具有高状态的延迟时间测量结果信号将开关SW1至SW3设置成连接状态并且具有低状态的延迟时间测量结果信号将开关SW1至SW3设置成断开状态，作为示例。即，在第零步骤处，所有的第一至第三开关SW1至SW3被设置成断开状态。在第一步骤处，仅第一开关SW1被设置成连接状态。在第二步骤处，仅第三开关SW3被设置成断开状态。在第三步骤处，所有开关被设置成连接状态。换言之，在第零步骤处仅第零恒流源ICC0驱动逆变器INV1，并且按顺序添加从恒流源ICC1至ICC3供应的电流并且驱动逆变器INV1。结果，在四个步骤中调整供应到CMOS型逆变器INV1的P沟道型的晶体管P的电流并且在四个步骤中调整从CMOS型逆变器INV1输出的中间信号的电压倾斜。

图1C是示意性地示出在第一实施例中的锁存电路部分Lat的配置示例的框图。将会描述在第一实施例中的锁存电路部分Lat的组件。

在第一实施例中的锁存电路部分Lat包含第一至第三锁存器L1至L3。注意，虽然假定被包含在锁存电路部分Lat的锁存器L1至L3的数目是3，但是仅使该数目对应于本实施例中的比较器CMP1至CMP3的数目，并且没有限制锁存电路部分Lat的配置。

将会描述在第一实施例中的锁存电路部分Lat的组件的连接关系。第一至第三锁存器L1至L3的锁存输入节点L1I至L3I分别地与第一至第三比较器CMP1至CMP3的输出节点相连接。第一至第三锁存器L1至L3的锁存输出节点L1O至L3O分别地与第一至第三开关SW1至SW3的控制信号输入节点相连接。第一至第三锁存器L1至L3的控制信号输入节点被共同地连接接收电路部分RXC的输出节点作为共同控制信号输入节点LC。

将会描述第一实施例中的锁存电路部分Lat的操作。第一至第三锁存器L1至L3中的每一个在控制信号的上升沿处锁存锁存输入节点L1I至L3I的相对应的值并且在控制信号LC的下一个上升沿以前继续输出被锁存的值的信号。

应注意的是，第一至第三锁存器L1至L3中的每一个可以进一步地由复位信号输入节点(未示出)组成。然而，因为第一至第三锁存器L1至L3锁存的值在第一实施例中的总线通信收发器LTr中被重写，每次接收电路部分RXC的输出信号上升，所以基本上不需要复位信号。在LIN的情况下，因为当启动车载电子电路时允许复位第一至第三锁存器L1至L3的锁存状态，所以根据附件电源的启动的点火信号和电源通电复位信号可以被用作复位信号。而且，当在复位之后锁存电路部分Lat的值可以被设置到所有步骤的中心(四个步骤的第二步骤)时，即使通过率更大或者更小如果实际的信号波形是可调整的则效率良好。

图2是示出当第一实施例中的总线通信收发器LTr操作时从每个部分获得的信号的时间变化的示例的时序图。

在图2中所示的时序图包含第一至第四曲线图(a)至(d)。第一曲线图(a)示出伴随着时间的流逝从总线通信收发器LTr的传输信号输入节点TX供应的输入信号的电压变化。第二曲线图(b)示出伴随着时间的流逝从缓冲器BUF1输出的缓冲器信号的电压变化。第三曲线图(c)示出伴随着时间的流逝，总线通信收发器LTr从总线连接节点LBT输入或者输出到其的总线信号的电压变化。第四曲线图(d)示出伴随着时间的流逝，总线通信收发器LTr从接收信号输出节点RX输出的输出信号的电压变化。应注意的是，在第一至第四曲线图(a)至(d)中的每一个中，横轴示出时间的流逝并且纵轴示出每个信号的电压变化。

在第一曲线图(a)中所示的输入信号在图2中所示的时间t0处上升以从低状态切换到高状态。在与此时间相同的时间，在第二曲线图(b)中所示的缓冲器信号被生成并且通过基于缓冲器BUF1的特性、第五恒流源ICC5的电流值、以及电容C1的电容值等等所确定的电压倾斜，电容C1的充电开始。主要基于第五恒流源ICC5的电流值和具有电容C1的电容值确定此电压倾斜。同时，在第三曲线图(c)中所示的总线信号在具有主要基于第二电源VSup、总线LBS的主电阻IsM的电阻值以及被耦合到总线LBS的电容C1的电容值所确定的电压倾斜的波形中开始上升。实际上，存在逆变器INV1的延迟和不依赖于输出电路部分OPC的输出波形倾斜的延迟。然而，它们尽可能地小，以至能够在时间轴上忽略它们。

在图2中所示的时间t1，第三曲线图(c)是当信号与接收电路部分RXC的逻辑阈值Vth相交时的时间。在第四曲线图(d)中输出的输出信号在此时间t1处上升。实际上，虽然存在不依赖于接收电路部分RXC的输入波形倾斜的延迟，但是假定此延迟尽可能地小以至能够在时间轴上忽略。即，在图2中所测量的延迟时间变成从时间t0至时间t1的时间。通过锁存电路部分Lat锁存在时间t1处第二曲线图(b)的电压值与被供应到比较器CMP1至CMP3的基准电压的比较结果的值。在此时锁存电路部分Lat锁存输入信号的状态，并且继续将其输出。

然后，在第三曲线图(c)中所示的总线信号的上升在图2中所示的时间t2处完成并且在第二曲线图(b)中所示的缓冲器信号的上升在时间t3处完成。

在第一曲线图(a)中所示的输入信号在图2中所示的时间t4处下降。同时，在第二曲线图(b)中所示的缓冲器信号下降，以对电容C1放电。此外，同时，在第三曲线图(c)中所示的总线信号在具有通过输出波形调整电路部分OWR所调整的电压倾斜的波形中开始下降。

然后，在第四曲线图(d)中所示的输出信号在图2中所示的时间t5处下降并且在第三曲线图(c)中所示的总线信号在时间t6处完成。时间t5是当第三曲线图(c)的信号与接收电路部分RXC的逻辑阈值Vth相交时的时间。

通过使用在第一实施例中的总线通信收发器LTr调整总线信号的下降波形。

图3A是示出当在第一实施例中的总线通信收发器中未执行波形调整时总线信号的波形示例的曲线图。图3B是示出当在第一实施例中的总线通信收发器LTr中调整在图3A中所示的总线信号的下降时间的电压倾斜时总线信号的波形示例的曲线图。在图3A和图3B中，横轴示出时间t的流逝并且纵轴示出总线信号的电压VLBs。

在图3A和图3B中所示的示例中，假定所测量的延迟时间比预设值(初始值或者在锁存电路部分Lat中所锁存的值)短。在这样的情况下，在总线信号的下降的时间处的电压倾斜G1被调整成更陡的电压倾斜G2，即，使下降波形率的通过率变大。

图3C是示出当在第一实施例中的总线通信收发器LTr中未执行波形调整时总线信号的另一个波形示例的曲线图。图3D是示出当在第一实施例中的总线通信收发器LTr中调整在图3C中示出的总线信号的下降时间处的电压倾斜时总线信号的波形示例的曲线图。在图3C和图3D中，横轴示出时间t的流逝并且纵轴示出总线信号的电压VLBs。

在图3C和图3D中所示的示例中，假定所测量的延迟时间比预设值(初始值或者通过锁存电路部分Lat锁存的值)长。在这样的情况下，在总线信号的下降时间处的电压倾斜G3被调整成平缓的电压倾斜G4，即，使其比下降波形通过率小。

在LIN标准的情况下，通过使用在图3A至图3D中所示的时间D1和时间D2限定波形占空(高电平周期)。时间D1被限定为从总线信号上升并且达到预定电压的时间t2到总线信号下降并且达到预定电压的时间t3的时段。以同样的方式，时间D2被限定为从总线信号上升并且达到预定电压的时间t1到总线信号下降并且达到预定电压的时间t4的时段。

在第一实施例中的总线通信收发器中，通过事先基于下述的限定，即合适地设置缓冲器BUF1的特性、第零至第五恒流源ICC0至ICC5的电流数量、第一至第四电阻R1至R4的电阻值、以及电容C1的电容值等等，能够将适当的电压倾斜应用于用于延迟时间的每个测量结果的总线信号的下降波形。结果，控制总线信号不偏离在LIN标准等等中所限定的范围成为可能。

顺便提及，在通用总线标准的情况下，将会描述为何上升时间(上升通过率)和下降时间(下降通过率)彼此相等是优选的原因。在图3A至图3D的描述中，因为LIN标准的示例被示例，高电平的单一信号被使用的情况已经被描述。然而，实际上，如在图2中所示，存在信号交替地采用高电平和低电平的情况。在这样的情况下，从时间t0(从传输信号输入节点TX供应的输入信号的上升)到时间t4(从传输信号输入节点TX供应的输入信号的下降)的时段通常等于从时间t4到从传输信号输入节点TX供应的输入信号的下一个上升的时段。此时的占空被叫作50％的占空比。在此，为简化描述，假定当总线信号(在曲线图(c)中所示出的波形)的电压高于逻辑阈值Vth时的时段是高电平时间，并且当总线信号的电压低于逻辑阈值Vth时的时段是低电平时间。在高电平时间和低电平时间在时间T中被重复的情况下，如在图3A中所示当下降时间比上升时间长时高电平时间变得比低电平时间长。相反地，当下降时间比上升时间短时高电平时间变得比低电平时间短。为了使这些情况接近50％的占空比，应理解的是，使上升时间和下降时间彼此相等是充分的。换言之，在第一实施例中的总线通信收发器中，通过调整使上升时间和下降时间彼此相等使总线信号的高电平时间和低电平时间彼此相等。以这样的方式，能够使高电平信号的处理可能时间和低电平信号的处理可能时间最大化。换言之，根据本实施例，即使在除了LIN标准之外的通用总线标准中，在信号的加速和信号的吸纳的稳定性中能够指示效果。

[第二实施例]

图4是示意性地示出在第二实施例中的总线通信收发器LTr的配置的电路图，特别地，延迟时间测量电路部分DTM和输出波形调整电路部分OWR。应注意的是，因为在第二实施例中的总线通信收发器LTr和总线LBS的整体配置与在图1A中所示的第一实施例相同的，所以描述被省略。

在图4中所示的第二实施例中的总线通信收发器LTr的配置与在图1B中所示的第一实施例中的总线通信收发器LTr的配置几乎相同并且下面将会描述不同点。即，在第二实施例中的总线通信收发器LTr与通过将第二逆变器INV2和第四开关SW4添加到第一实施例中的总线通信收发器LTr所形成的配置相同。

因为第二实施例中的总线通信收发器LTr的其它组件与在第一实施例中的总线通信收发器LTr的相同，所以进一步的详细的描述被省略。

将会描述根据第二逆变器INV2和第四开关SW4的连接关系。第二逆变器INV2的输入节点与传输信号输入节点TX相连接。第二逆变器INV2的输出节点与第四开关SW4的控制信号输入节点相连接。第四开关SW4的一端与第一电源电压VDD相连接。第四开关SW4的另一端与第四电阻R4的另一端相连接。

因为第二实施例中的总线通信收发器LTr的组件的其它连接关系与在第一实施例中的总线通信收发器LTr的相同，所以进一步的详细的描述被省略。

将会描述第二逆变器INV2和第四开关SW4的操作。当从传输信号输入节点TX供应的传输信号处于低状态时第二逆变器INV2输出处于高状态的输出信号。相反地，当从传输信号输入节点TX供应的传输信号处于高状态时第二逆变器INV2输出处于低状态的输出信号。当第二逆变器INV2的输出信号处于高状态时第四开关SW4被设置成阻断状态并且当第二逆变器INV2的输出信号处于低状态时被设置成导通状态。因此，当从传输信号输入节点TX供应的传输信号处于高状态时通过对电源电压进行分压获得的三种电压被供应到第一至第三比较器CMP1至CMP3的输入节点，并且当传输信号处于低状态时电源电压VDD没有被供应到第一至第四电阻R1至R4。换言之，在第二实施例中的总线通信收发器中能够节省在传输信号是处于低状态的时段中由于流过第一至第四电阻R1至R4的电流而消耗的功率。

因为在第二实施例中的总线通信收发器LTr的其它操作与在第一实施例中的总线通信收发器LTr的相同，所以进一步的详细的描述被省略。

第二实施例的效果在于，在波形调整电路部分OWR没有执行波形调整并且当传输信号处于低状态时能够节省由于电流流过第一至第四电阻R1至R4所消耗的功率。因此，当然，只要符合此用途，可以应用另一配置。

[第三实施例]

图5是示意性地示出在第三实施例中的总线通信收发器LTr的配置的电路图，特别地，延迟时间测量电路部分DTM和输出波形调整电路部分OWR。应注意的是，因为在第二实施例中的总线通信收发器LTr和总线LBS的整体配置与在图1A中所示的第一实施例的相同，所以描述被省略。

除了延迟时间测量电路部分DTM的配置之外，在图5中所示的第二实施例中的总线通信收发器LTr的配置与在图1B中所示的第一实施例中的总线通信收发器LTr的几乎相同。将会描述在第三实施例中的延迟时间测量电路部分DTM的组件。

在第三实施例中的延迟时间测量电路部分DTM包含第一至第三缓冲器BUF1至BUF3、第一至第三电容C1至C3、第一至第三比较器CMP1至CMP3、锁存电路部分Lat、第一和第二电阻R1和R2、第五至第七恒流源ICC5至ICC7、第二逆变器INV1、以及第四开关SW4。

因为在第三实施例中的总线通信收发器LTr的其它组件与在第一或者第二实施例中的相同，所以进一步的详细的描述被省略。

将会描述在第三实施例中的延迟时间测量电路部分DTM的组件的连接关系。第五至第七恒流源ICC5至ICC7的中的每一个的一端与第一电源电压VDD相连接。第五至第七恒流源ICC5至ICC7中的每一个的另一端与第一至第三缓冲器BUF1至BUF3的相对应的一个的电源部分中的一个相连接。第一至第三缓冲器BUF1至BUF3中的每一个的另一电源部分被接地。第一至第三缓冲器BUF1至BUF3的输入节点和第二逆变器INV2的输入节点被共同地与传输信号输入节点TX相连接。第一至第三缓冲器BUF1至BUF3的每一个的输出节点与第一至第三比较器CMP1至CMP3的每一个的输入节点中的一个相连接。此外，第一至第三缓冲器BUF1至BUF3的每一个的输出节点与第一至第三电容C1至C3的相对应的一个的一端相连接。第一至第三电容C1至C3的每一个的另一端被接地。第二逆变器INV2的输出节点与第四开关SW4的控制信号输入节点相连接。第四开关SW4的一端与第一电源电压VDD相连接。第一电阻R1的一端被接地。第一电阻R1的另一端被共同地与第二电阻R2的一端和第一至第三比较器CMP1至CMP3的每一个的另一个输入节点相连接。第二电阻R2的另一端与第四开关SW4的另一端相连接。第一至第三比较器CMP1至CMP3的每一个的输出节点与锁存电路部分Lat的第一至第三输入节点的相对应的一个相连接。锁存电路部分Lat的控制信号输入节点与接收电路部分RXC的输出节点相连接。锁存电路部分Lat的第一至第三输出节点分别地与第一至第三开关SW1至SW3的控制信号输入节点相连接。

因为在第三实施例中的总线通信收发器LTr的组件的其它连接关系与在第一或者第二实施例中的相同，所以进一步的详细的描述被省略。

将会描述在第三实施例中的延迟时间测量电路部分DTM的操作。

根据从第五至第七恒流源供应到输入信号的电流第一至第三缓冲器BUF1至BUF3分别输出通过施加电压倾斜所获得的信号。从第一至第三缓冲器BUF1至BUF3的每一个输出的信号的电压被施加到第一至第三电容C1至C3的相对应的一个的一端。当第四开关SW4被设置成导通状态时，第一和第二电阻R1和R2通过对在第一电源电压VDD和接地电压之间的电压进行分压产生基准电压。第一至第三比较器CMP1至CMP3将被施加到第一至第三电容C1至C3的电压与基准电压进行比较，并且产生并且向锁存电路部分Lat输出示出比较结果的第一至第三比较结果信号。当从接收电路部分RXC输出的信号上升时锁存电路部分Lat锁存第一至第三比较结果信号并且继续输出所锁存的信号。

在此，重要的是，将从第五至第七恒流源ICC5至ICC7所供应的电流、第一至第三电容C1至C3的电容值、第一至第二电阻R1和R2的电阻值作为分压电路已经事先近似地组合。因此，能够调整在第一至第三电容C1至C3的每一个的两端之间的电压达到基准电压以前的时间。而且，像第一或者第二实施例一样，在第三实施例中的延迟时间测量电路部分DTM中产生并且输出比较结果信号组成为可能。

因为在第三实施例中的总线通信收发器LTr的其它操作与在第一或者第二实施例中的相同，所以进一步的详细的描述被省略。

应注意的是，像在图4中所示的第二实施例一样，被设置在第三实施例中的总线通信收发器LTr中的第二逆变器INV2和第四开关SW4能够被替换成其它的组件。此外，像在图1B中所示的第一实施例一样可以进行省略。

已经基于实施例具体地描述了由发明人提出的本发明。然而，本发明不限于实施例，并且在没有偏离本发明的技术范围的范围中各种修改是可能的。特别地，已经描述了符合LIN标准的总线通信收发器。然而，本发明能够被应用于使用单线总线的另一个配置。在此，单线总线意指其中多个输入节点、输出节点、以及双向节点被连接到公共的一根信号线(或者一组信号线)的总线配置。信号线可以是在其上传递单端信号的信号线，或者两根信号线可以传递一组互补的信号。此外，在其中不存在矛盾的范围内可以自由组合实施例。

Claims (8)

1.一种总线通信收发器，包括：

输入节点，所述输入节点被配置成接收输入信号；

传输电路，所述传输电路被配置成从所述输入节点接收所述输入信号并且生成传输信号；

总线连接节点，所述总线连接节点与外部单线总线相连接，以将所述传输信号传送到所述外部单线总线并且对来自所述外部单线总线的接收信号进行接收；

接收电路，所述接收电路被配置成从所述单线总线接收所述接收信号或者所述传输信号以生成输出信号；

输出节点，所述输出节点被配置成输出所述输出信号；以及

延迟时间测量电路，所述延迟时间测量电路被配置成，对从所述输入信号的上升时间到从所述输入信号生成的输出信号的上升时间的延迟时间进行测量，并且生成示出测量结果的延迟时间测量结果信号组，

其中，所述传输电路包括输出波形调整电路，所述输出波形调整电路被配置成，基于所述延迟时间测量结果信号组，来对从所述输入信号生成的传输信号的下降波形中的电压倾斜进行调整。

2.根据权利要求1所述的总线通信收发器，其中，所述输出波形调整电路包括：

电流源电路，所述电流源电路被配置成，基于所述延迟时间测量结果信号组来供应具有不同的电流值的电流；和

逆变器电路，所述逆变器电路被配置成，接收所述输入信号并且基于从所述电流源电路供应的电流来输出具有不同的电压倾斜的中间信号，

其中，所述传输电路进一步包括：

输出电路，所述输出电路被配置成，从所述中间信号来生成所述传输信号。

3.根据权利要求2所述的总线通信收发器，其中，所述电流源电路包括：

主电流源，所述主电流源被配置成将主电流供应到所述逆变器电路；

多个副电流源，所述多个副电流源被配置成分别将多个副电流供应到所述逆变器电路；

多个开关，所述多个开关与所述多个副电流源串联地连接，以执行切换操作以将在所述多个副电流中的一部分副电流或者全部副电流和所述逆变器电路之间的状态设置为导通状态或者阻断状态。

4.根据权利要求3所述的总线通信收发器，其中，所述延迟时间测量电路包括：

缓冲器恒流源，所述缓冲器恒流源被配置成供应缓冲器电流；

缓冲器，所述缓冲器被配置成接收所述输入信号并且基于所述缓冲器电流来输出所述电压倾斜；

电容，所述电容与所述缓冲器的输出节点相连接；

多个电阻，所述多个电阻被串联地连接在第一电源电压和第二电源电压之间，以通过对在所述第一电源电压和所述第二电源电压之间的电压进行分压来生成多个基准电压；

多个比较器，所述多个比较器被配置成，将被施加到所述电容的电压与所述多个基准电压进行比较，以输出指示所述比较结果的比较结果信号组；以及

锁存电路，所述锁存电路被配置成对在所述输出信号的上升时的所述比较结果信号组进行锁存，以将被锁存的信号输出作为所述延迟时间测量结果信号组。

5.根据权利要求3所述的总线通信收发器，其中，所述延迟时间测量电路包括：

多个缓冲器恒流源，所述多个缓冲器恒流源用于供应多个缓冲器电流；

多个缓冲器，所述多个缓冲器被配置成，接收所述输入信号并且输出分别对应于所述多个缓冲器电流的多个电压倾斜；

多个电容，所述多个电容分别与所述多个缓冲器的输出节点相连接；

多个电阻，所述多个电阻被串联地连接在第一电源电压和第二电源电压之间，以通过对在所述第一电源电压和所述第二电源电压之间的电压进行分压来生成基准电压；

多个比较器，所述多个比较器被配置成，将被施加到所述多个电容的电压和所述基准电压分别进行比较，并且输出示出比较结果的比较结果信号组；以及

锁存电路，所述锁存电路被配置成，响应于所述输出信号的上升时间来锁存所述比较结果信号组，以输出作为延迟时间测量结果信号组。

6.根据权利要求4或者5所述的总线通信收发器，其中，所述锁存电路包括：

多个锁存器，所述多个锁存器分别具有与所述多个比较器的输出节点相连接的输入节点以及与所述多个开关的控制信号输入节点相连接的输出节点。

7.根据权利要求4或者5所述的总线通信收发器，进一步包括：

开关，该开关被配置成，在所述延迟时间的测量期间将所述多个电阻与所述第一或者第二电源电压相连接，并且在所述延迟时间的测量是不必要的时段中的一部分或者全部时段期间将所述多个电阻从所述第一或者第二电源电压处断开。

8.根据权利要求6所述的总线通信收发器，进一步包括：

开关，该开关被配置成，在所述延迟时间的测量期间将所述多个电阻与所述第一或者第二电源电压相连接，并且在所述延迟时间的测量是不必要的时段中的一部分或者全部时段期间将所述多个电阻从所述第一或者第二电源电压处断开。