CN103972351B - Led芯片及其生长方法 - Google Patents
Led芯片及其生长方法 Download PDFInfo
- Publication number
- CN103972351B CN103972351B CN201410211373.3A CN201410211373A CN103972351B CN 103972351 B CN103972351 B CN 103972351B CN 201410211373 A CN201410211373 A CN 201410211373A CN 103972351 B CN103972351 B CN 103972351B
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- layer
- adhesion layer
- metal level
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000000463 material Substances 0.000 claims abstract description 50
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 23
- 238000010894 electron beam technology Methods 0.000 claims description 13
- 238000002844 melting Methods 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 192
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 42
- 229920002120 photoresistant polymer Polymers 0.000 description 36
- 238000004140 cleaning Methods 0.000 description 28
- 238000000151 deposition Methods 0.000 description 22
- 239000011241 protective layer Substances 0.000 description 21
- 230000008021 deposition Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 238000000137 annealing Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- 238000005566 electron beam evaporation Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000013507 mapping Methods 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 239000000047 product Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 239000003292 glue Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000011265 semifinished product Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 239000007771 core particle Substances 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000000280 densification Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000026267 regulation of growth Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000003181 co-melting Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000007499 fusion processing Methods 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种LED芯片及其生长方法，该LED芯片，包括叠加设置的金属层和绝缘层，还包括粘附层，粘附层设置于金属层与绝缘层之间，粘附层为含Ni材料层或含Ti材料层。本发明提供的LED芯片通过在金属层与绝缘层之间增设了以Ni或Ti为材料制成的粘结层，从而提高了金属层与绝缘层之间的粘附力。将半导体产品的漏电良率提高到98％以上，外观良率提高到99％以上。
Description
技术领域
本发明涉及LED芯片领域，特别地，涉及一种LED芯片及其生长方法。
背景技术
LED(LightEmittingDiode，发光二极管)芯片是一种固态的半导体器件，它可以直接把电转化为光。
目前，常用LED芯片主要包括倒装和正装两种结构。正装LED芯片电极位于芯片的出光面上。约30％的光被P电极吸收，且由于P-GaN层的有限的电导率，要求在P-GaN层表面再沉积一层促进电流扩散的金属层。这个电流扩散的金属层会遮住一部分光，从而降低芯片的出光效率。
倒装LED芯片是由美国Lumileds公司发明的。在大功率LED芯片电极上焊接数个BUMP(金球)与硅衬底上对应的BUMP通过共晶焊接在一起，硅衬底通过粘结材料与器件内部热沉粘接在一起，光从蓝宝石衬底取出，不必从电流扩散层取出。由于不从电流扩散层取光，不透光的电流扩散层可以加厚，增加倒装芯片的电流密度。同时这种结构还可以将p-n结的热量直接通过金属凸点导给热导系数高的硅衬底，散热效果更优。
但是无论是正装结构的LED芯片还是倒装结构的LED芯片，其中所用到的金属层和绝缘层之间的粘结性一直较差。这是由于绝缘层为SiO2或SiN2材料，而金属层所用材料为Ｃr、Pt、Au、Ag、Al等。二者粘附力较差，所得产品由于绝缘层无法与金属层紧密贴合，存在脱落、裂纹和缝隙常导致产品漏电大、损害产品外观等问题出现。
发明内容
本发明目的在于提供一种LED芯片及其生长方法，以解决现有技术中LED芯片中漏电率高，产品外观良率低的技术问题。
为实现上述目的，根据本发明的一个方面，提供了一种LED芯片，包括叠加设置的金属层和绝缘层，还包括粘附层，粘附层设置于金属层与绝缘层之间，粘附层为含Ni材料层或含Ti材料层。
进一步地，金属层可选择性地设置在绝缘层的上方和/或下方。
进一步地，金属层设置在绝缘层的上方时，绝缘层的下方设置有另一所述粘附层。
进一步地，粘附层为含Ti材料层。
进一步地，粘附层厚度为
进一步地，绝缘层为氧化硅、氮化硅。
进一步地，金属层为保护层、P型电极或N型电极，优选金属层为Ｃr、W、Ni、Pt、Au、Ag、Al或Cr/Pt/Au材料制成。
根据本发明的另一方面还提供了一种如上述的LED芯片的生长方法，LED芯片中包括叠加设置的金属层和绝缘层，生长方法包括以下步骤：形成金属层或绝缘层；抽真空后，熔化Ni使Ni气化，在金属层或绝缘层上镀膜得到粘附层；在粘附层上形成绝缘层或金属层，以形成金属层-粘附层-绝缘层，或者绝缘层-粘附层-金属层结构。
进一步地，熔化Ni的步骤中采用800～900W的电子束熔化，优选熔化步骤包括一段熔化和二段熔化，一段熔化为采用500～600W的电子束熔化Ni或Ti20～50S；二段熔化为采用800～900W的电子束熔化Ni或Ti20～50S。
进一步地，形成粘附层的步骤中，以成膜厚度的速度进行，优选抽真空为抽真空至真空度为0.5E-6～1.5E-6mtorr。
本发明具有以下有益效果：
本发明提供的LED芯片通过在金属层与绝缘层之间增设了以Ni或Ti为材料制成的粘附层，从而提高了金属层与绝缘层之间的粘附力。将半导体产品的漏电良率提高到98％以上，外观良率提高到99％以上。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明优选实施例的俯视示意图；
图2是图1A-A线剖视图的示意图；
图3是对比例金相显微镜下放大50倍放大图；
图4是本发明优选实施例金相显微镜下放大50倍放大图；
图5是本发明优选实施例的俯视示意图；
图6是图5B-B线剖视图的示意图；
图7是本发明优选实施例的俯视示意图；以及
图8是图7C-C线剖视图的示意图。
图例说明：
1、衬底；2、N型GaN层；3、量子阱层；4、P型GaN层；100、欧姆接触层；110、导电反射层；120、保护层；130、第一粘附层；140、第一绝缘层；150、第二粘附层；160、P型电极；170、N型电极；180、P型电极线；190、N型电极线；200、透明导电层；210、P型焊盘；250、第二绝缘层；234、N型焊盘。
具体实施方式
以下结合附图对本发明的实施例进行详细说明，但是本发明可以由权利要求限定和覆盖的多种不同方式实施。
本发明通过在金属层和绝缘层之间设置由Ni或Ti制成的粘附层，由于Ni或Ti会与绝缘层中的SiO2中的氧结合，生成氧化镍，从而提高了金属层与绝缘层之间的结合力。
本发明的一方面提供了LED芯片，包括外延片和生长于外延片上的层状结构，层状结构包括金属层和绝缘层，还包括粘附层，粘附层设置于金属层与绝缘层之间，粘附层为由含Ni材料层或含Ti材料层制成；金属层为导电反射层、保护层、P型电极或N型电极。本文中P(N)型电极由P(N)型焊盘和P(N)型电极线组成。
LED芯片包括外延片和生长于外延片上的层状结构，外延片结构包括衬底1，形成于衬底1顶面上的N型GaN层2，形成于N型GaN层2顶面上的量子阱层3，形成于量子阱层3顶面上的P型GaN层4。层状结构包括各类常用的LED芯片结构，只需其中包括金属层和绝缘层即可。例如倒装结构的LED芯片、正装结构的LED芯片。
举例说明，如图1所示，为倒装结构LED芯片的成品俯视示意图。由图1A-A线的剖面得到图2。图2中由于各层材料均不相同，因而省略剖面线。由图2可知，在外延片的P型GaN层4底面上生长欧姆接触层100。此时蚀刻形成多个安置N型电极170的凹槽。在欧姆接触层100底面上生长导电反射层110。导电反射层110的底面上生长保护层120。在保护层120的底面上生长第一粘附层130。保护层120为W、Pt材料循环制成。
之后在保护层120的底面上生长第一粘附层130。第一粘附层130可以为Ni或Ti材料生长制得。第一粘附层130包覆保护层120的底面，同时深入凹槽内，将凹槽从保护层120至欧姆接触层100的侧壁覆盖。之后再在第一粘附层130底面上生长第一绝缘层140。第一绝缘层140深入凹槽内，并将凹槽的槽底裸露。第一绝缘层140为SiO2。通过设置第一粘附层130后，加热沉积第一绝缘层140时，第一粘附层130中的Ni与第一绝缘层140中氧结合，可能生成共融状态的氧化镍从而提高了第一粘附层130与第一绝缘层140的粘结力。同时第一粘附层130中的Ni靠近保护层120的部分由于与保护层120中的金属相似相溶，因而粘结效果也较好。通过试验发现，仅有Ni或Ti作为粘附层材料时，能具有同时粘结金属层和绝缘层的效果。
在第一绝缘层140表面设置第二粘附层150。第二粘附层150布满凹槽内壁。第二粘附层150的表面生长N型电极170。N型电极170生长至LED芯片底面的一侧时停止。预留条状空白区域以便生长P型电极160。所预留空白区域进行蚀刻，将第一绝缘层140、第二粘附层150蚀刻形成第二凹槽。第二凹槽的槽底位于保护层120上。第二凹槽内壁上设置第二粘附层150。第二凹槽内设置P型电极160。P型电极160顶面与第一绝缘层140相接处的区域均设置第二粘附层150。由于P型电极160和N型电极170均为金属材料制成，因而可以作为金属层来理解。同样可以通过粘附层来将P型电极160和N型电极170与第一绝缘层140来连接。从而提高金属层与绝缘层的粘附力。
由以上实施例可知，粘附层不仅可以设置于金属层和绝缘层之间，也可以设置于绝缘层的下方。
通过使用粘附层后，提高了广义上的金属层和绝缘层的粘附力。金属层可以为在半导体器件、发光器件中的纯金属层。绝缘层也可以为半导体器件和发光器件中存在的任何结构的无机材料层。均可通过设置粘附层后提高金属层与无机材料层的粘附力。
当LED芯片半成品经过后续的撕蓝膜工艺后，所得结果如图3～4所示。图3为未设置粘附层所得LED芯片金相显微镜下放大50倍放大图。LED芯片半成品从第一绝缘层140与保护层120之间被撕开。图片显示浅黄色。
图4为采用粘附层后的LED芯片半成品，经过撕蓝膜工艺后，第一绝缘层140以下的其他层均未被撕裂，因而图中LED芯片半成品显示亮黄色。
由此可知，采用粘附层后，第一绝缘层140与保护层120之间的粘附力得到提高，能承受后续工艺的撕拉作用，从而提高所得产品的良率，降低漏电率。
粘附层还可以用于如图5所示的正装LED芯片的生产中。
LED芯片顶面上设置P型电极160、P型电极线180与P型焊盘210连接在一起、N型电极170、N型电极线190与N型焊盘234连接在一起。从B-B剖视得到图6。图6中各层结构不同，因而省略其中的剖面线。在外延片的P型GaN层4顶面上生长透明导电层200。分别在透明导电层200顶面上设置第三凹槽和第四凹槽。第三凹槽槽底设置于P型GaN层4上。第四凹槽远离第三凹槽，第四凹槽形成于外延片的一侧。第四凹槽的槽底形成于N型GaN层2上。P型焊盘210设置于第三凹槽内。N型电极170设置于第四凹槽内。P型电极160设置于透明导电层200顶面上。P型焊盘210的侧壁设置第一粘附层130。N型电极170的外壁上设置第一粘附层130。P型电极160的外壁上设置第一粘附层130。第一粘附层130为Ni材料镀膜形成。在整个外延片的顶面设置第二绝缘层250。仅留出P型焊盘210和N型焊盘234的顶面区域。由于P型电极160、N型电极170均为金属材料制成，因而作为金属层。为了增加金属层与绝缘层，即第二绝缘层250的粘结，因而设置了第一粘附层130。
粘附层还可以用于如图7-8所示的正装LED芯片中。如图7所示，LED芯片顶面上间隔设置P型电极160和N型电极170。从C-C向剖开得到如图8所示的剖面图。由于图8中每层结构均不相同。因而省略其中的剖面线。
在外延片的P型GaN层4顶面上生长透明导电层200。在透明导电层200的顶面上设置第一绝缘层140。在外延片顶面上分别设置第五凹槽和第六凹槽。第五凹槽的槽底设置于N型GaN层2上。第六凹槽的槽底设置于P型GaN层4的上。在第五凹槽和第六凹槽的侧壁上设置第一绝缘层140。在第五凹槽和第六凹槽的侧壁和槽底上的第一绝缘层140的顶面上均设置第一粘附层130。第一粘附层130为Ti镀膜形成。可以分别粘结P型电极160、N型电极170与第一绝缘层140。在实际设置粘附层时，先生长绝缘层再设置金属层也同样可以发挥增加粘附力的效果。
由上述实例可见，金属层与绝缘层的位置不固定，只要是处于LED芯片上即可。同时粘附层只要处于金属层和绝缘层中间即可。
优选粘附层为含Ti材料层。采用Ti材料层作为粘附层用于LED芯片粘附效果最优。
优选粘附层厚度为。此时粘附层的粘附效果最优。能将所得LED芯片的良率提高最多。
优选绝缘层所用材料可以为LED芯片中常用的绝缘层，优选为氧化硅或氮化硅。采用这些材料中的任一作为绝缘层，能有效提高粘附层的粘附效果。降低漏电率。
金属层中所用材料可以为LED芯片中常用的金属材料。优选为Ｃr、W、Ni、Pt、Au、Ag、Al或Cr/Pt/Au材料制成。Cr/Pt/Au表示金属层可为多层叠置而成。优选所用金属层与粘附层的粘附效果最优。显然金属层为多种金属叠置时，叠置方式不限于仅这三种材料叠置。金属层也可以为其他金属多层叠置后形成。
本发明的另一方面还提供了一种如上述的LED芯片的生长方法，LED芯片中包括叠加设置的金属层和绝缘层，生长方法包括以下步骤：形成金属层或绝缘层；抽真空后，熔化Ni使Ni气化，在金属层或绝缘层上镀膜得到粘附层；在粘附层上形成绝缘层或金属层，以形成金属层-粘附层-绝缘层，或者绝缘层-粘附层-金属层结构。
抽真空后，熔化Ni或Ti使Ni或Ti气化，以成膜厚度的速度在金属层或绝缘层上镀膜得到粘附层。镀膜方式可以为电子束蒸发镀膜、离子源轰击蒸发镀膜、磁控溅射镀膜等方法，优选采用电子束蒸发镀膜。
以金属层或绝缘层的平面为待沉积平面。将作为粘附层的Ni或Ti金属原块熔化并使之气化。熔化过程可以为常规能用于LED芯片的熔化方法，如采用电子束加热的方式将Ni或Ti熔化，并继续加热使之气化。气化后的Ni或Ti形成细小颗粒，沉积至金属层或绝缘层上。以下以粘附层沉积至金属层上，绝缘层沉积至粘附层上为例进行说明。控制在金属层上Ni或Ti的沉积速度为每秒沉积厚度的粘附层。Ni或Ti与金属层均为金属材料，因而沉积与金属材料表面细小空隙中的粘附层能与之紧密结合。能保证Ni或Ti形成的细小颗粒充分嵌入金属层上。从而使得粘附层能与金属层或绝缘层充分融合。之后再在所得粘附层上生长绝缘层。由于绝缘层多为氧化硅或氮化硅。这些材料中均含有氧元素。而在Ni或Ti层上生长绝缘层，有可能是由于Ni或Ti与其中的氧元素发生反应，生成了融合体。从而提高了绝缘层与粘附层的粘结力。更优选为膜厚度为此时粘附效果最优。
优选熔化为采用800～900W的电子束熔化。采用该功率的电子束进行熔化，能加快溶解速度，缩短熔化时间，提高工作效率。
优选熔化步骤包括一段熔化和二段熔化。一段熔化为采用500～600W的电子束熔化Ni或Ti20～50S；二段熔化为采用800～900W的电子束熔化Ni或Ti20～50S。通过分两段进行熔化，能使得处于室温的Ni或Ti首先快速出现外围熔化，之后提高电子束功率，从而提高加热温度，使得熔化能迅速进入Ni或Ti内部，从而使得Ni或Ti熔化完全。更优选为一段熔化为采用550W的电子束熔化Ni或Ti30S；二段熔化为采用890W的电子束熔化Ni或Ti40S。此时效果最优。
生长粘附层过程中还需抽真空，可以为生长LED芯片其他层时常用的真空度进行。优选为真空度为0.5E-6～1.5E-6mtorr。在次真空度下进行能有效提高粘附层的致密度，从而提高粘附层的粘附效果，降低LED芯片的漏电率和外光不良率。
实施例
以下实施例中所用材料均为市售。其中外延片为市售，其结构包括衬底1，形成于衬底1顶面上的N型GaN层2，形成于N型GaN层2顶面上的量子阱层3，形成于量子阱层3顶面上的P型GaN层4。
以下实施例中所得LED芯片按常规方法测定其芯片电压、抗静电能力、反向电压、开启电压。并采用常规方法点测mapping。
实施例1
1、彻底清洗外延片，该外延片是在PSS蓝宝石衬底上生长的具有GaN基发光二极管芯片结构的外延片；
2、清洗后采用电子束蒸发沉积欧姆接触层，其中欧姆接触层材料是氧化铟锡(ITO)，镀膜速率为厚度为
3、通过黄光光刻、湿法蚀刻等步骤露出P-GaN。腐蚀溶液为ITO蚀刻液，温度60～70℃，腐蚀时间4～5分钟；
4、采用电感偶和等离子体(ICP)刻蚀、去胶清洗等步骤制造出单颗芯粒的发光区台面，露出N型GaN层2及沟槽；
5、将步骤4中未去胶的Wafer做ITO内所腐蚀，防止漏电。腐蚀溶液为ITO蚀刻液，温度60℃，腐蚀时间2分钟；
6、将Wafer进行高温退火，使ITO与P-GaN之间形成良好得欧姆接触，同时ITO更加致密，导电性更优。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟；
7、去胶清洗后通过负胶光刻，并采用E-Gun蒸镀导电反射层，经过liftoff、去胶清洗等步骤将N型GaN层2、P型GaN层4的边缘以及沟槽的导电反射层去除；其中导电反射层材料是Ag，厚度为
8、通过负胶光刻、电子束蒸发镀膜(E-Gun)蒸镀保护层，经过liftoff、去胶清洗等步骤将N型GaN层2、P型GaN层的边缘以及沟槽的保护层去除；其中保护层材料为W/Pt*3，厚度为
9、通过负胶光刻、电子束蒸发镀膜(E-Gun)蒸镀第一粘附层，经过liftoff、去胶清洗等步骤将包围欧姆接触层、导电反射层、保护层以外的第一粘附层去除。粘附层的材料为Ti，具体镀膜条件为：真空度达到1E-6mtorr，温度为0℃时开始预熔金属，Ni或Ti的一段预熔功率为500W，预熔时间为20S，二段预熔功率为800W，预熔时间为20S，预熔结束后，挡板打开，开始镀膜，镀膜速率为膜厚为
10、清洗后使用等离子体增强化学气相沉积法(PECVD)沉积绝缘层，绝缘层材料为SiO2，沉积温度为200℃，厚度为并经过光刻、湿法腐蚀、去胶清洗等步骤使得用于布P型电极、N型电极的位置露出；
11、通过负胶光刻、电子束蒸发镀膜(E-Gun)蒸镀第二粘附层，经过liftoff、去胶清洗等步骤将P、N电极以外的第二粘附层去除，具体过程同步骤8；
12、通过负胶光刻、扫胶、沉积、剥离等方式制作P型电极、N型电极，P、N型电极的材料是由Cr/Pt/Au叠置而成，各层厚度依次为
13、再次将Wafer进行退火，退火温度为250～300℃，时间为10～15分钟。使电极与GaN之间形成良好的欧姆接触。
此方法制作的芯片，点测的mapping显示，该芯片片内生产综合良率达到83.2％。漏电良率为98％，外观良率为99％，比常规方法制作的芯片漏电良率高60％、外观良率高50％。
实施例2
1、彻底清洗外延片，该外延片是在PSS蓝宝石衬底上生长的具有GaN基发光二极管芯片结构的外延片；
2、采用电感偶和等离子体(ICP)刻蚀、去胶清洗等步骤制造出单颗芯粒的发光区台面，露出N型GaN层及沟槽；
3、清洗后采用电子束蒸发沉积透明导电层，其中透明导电层材料是氧化铟锡(ITO)；
4、将Wafer进行高温退火，使ITO与P-GaN之间形成良好得欧姆接触，同时ITO更加致密，导电性更优。退火方式为炉管退火，温度为500℃，时间为10分钟；
5、通过负胶光刻、扫胶、沉积、剥离等方式制作P型电极、N型电极，P、N型电极的材料是Ｃr/Pt/Au；
6、通过负胶光刻、电子束蒸发镀膜(E-Gun)蒸镀粘附层，经过liftoff、去胶清洗等步骤将包围P、N电极以外的粘附层去除。粘附层的材料为Ni，具体镀膜条件为：真空度达到1E-6mtorr，温度为0℃时开始预熔金属，Ni或Ti的一段预熔功率为560W，预熔时间为35S，二段预熔功率为895W，预熔时间为25S，预熔结束后，挡板打开，开始镀膜，镀膜速率为膜厚为
7、清洗后用等离子体增强化学气相沉积法(PECVD)沉积绝缘层，绝缘层的材料是氧化硅(SiO2)，并经过黄光光刻、湿法腐蚀、去胶清洗等步骤仅露出P、N型焊盘。
此方法制作的芯片，点测的mapping显示，该芯片内生产综合良率达到98.7％。漏电良率99％，外观良率99％，比常规方法制作的芯片漏电良率和外观良率高10％。
实施例3
1、彻底清洗外延片，该外延片是在PSS蓝宝石衬底上生长的具有GaN基发光二极管芯片结构的外延片；
2、清洗后采用磁控溅射法(Sputter)沉积欧姆接触层，其中欧姆接触层100材料是氧化铟锡(ITO)，镀膜速率为厚度为
3、通过黄光光刻、湿法蚀刻等步骤露出P-GaN。腐蚀溶液为ITO蚀刻液，温度70℃，腐蚀时间1分钟；
4、采用电感偶和等离子体(ICP)刻蚀、去胶清洗等步骤制造出单颗芯粒的发光区台面，露出N型GaN层2及沟槽；
5、将步骤4中未去胶的Wafer做ITO内所腐蚀，防止漏电。腐蚀溶液为ITO蚀刻液，温度60～70℃，腐蚀时间3分钟；
6、将Wafer进行高温退火，使ITO与P-GaN之间形成良好的欧姆接触，同时ITO更加致密，导电性更优。退火方式为快速退火炉(RTA)快速退火，温度为620℃，时间为8分钟；
7、去胶清洗后通过负胶光刻，并采用E-Gun蒸镀导电反射层，经过liftoff、去胶清洗等步骤将N型GaN层2、P型GaN层4的边缘以及沟槽的导电反射层去除；其中导电反射层110材料是Al，厚度为
8、通过负胶光刻、磁控溅射法(Sputter)沉积保护层，经过liftoff、去胶清洗等步骤将N型GaN层2、P型GaN层4的边缘以及沟槽的保护层去除；其中保护层材料是W/Pt*3，厚度为
9、通过负胶光刻、电子束蒸发镀膜(E-Gun)蒸镀第一粘附层，经过liftoff、去胶清洗等步骤将包围欧姆接触层、导电反射层、保护层以外的第一粘附层去除。粘附层的材料为Ni，具体镀膜条件为：真空度达到1E-6mtorr，温度为0℃时开始预熔金属，Ti的一段预熔功率为600W，预熔时间为50S，二段预熔功率为900W，预熔时间为50S，预熔结束后，挡板打开，开始镀膜，镀膜速率为膜厚为
10、清洗后使用等离子体增强化学气相沉积法(PECVD)沉积第一绝缘层，绝缘层材料为SiO2，沉积温度为250℃，厚度为并经过光刻、湿法腐蚀、去胶清洗等步骤使得用于布P型电极11、N型电极12的位置露出；
11、通过负胶光刻、E-Gun蒸镀第二粘附层，经过liftoff、去胶清洗等步骤将P、N电极以外的第二粘附层去除，具体过程同步骤8；
12、通过负胶光刻、扫胶、沉积、剥离等方式制作P型电极、N型电极，P、N型电极的材料是Ｃr/Pt/Au，厚度为
13、再次将Wafer进行退火，退火温度为300℃，时间为15分钟。使电极与GaN之间形成良好的欧姆接触。
此方法制作的倒装芯片，点测的mapping显示，该芯片片内生产综合良率达到83.2％。漏电良率98％以上，外观良率99％以上，比常规方法制作的芯片漏电良率高60％以上、外观良率高50％以上。
实施例4
1、彻底清洗外延片，该外延片是在PSS蓝宝石衬底上生长的具有GaN基发光二极管芯片结构的外延片；
2、采用电感偶和等离子体(ICP)刻蚀、去胶清洗等步骤制造出单颗芯粒的发光区台面，露出N型GaN层及沟槽；
3、清洗后采用电子束蒸发沉积透明导电层，其中透明导电层材料是氧化铟锡(ITO)；
4、将Wafer进行高温退火，使ITO与P～GaN之间形成良好得欧姆接触，同时ITO更加致密，导电性更优。退火方式为炉管退火，温度为520℃，时间为15分钟；
5、通过负胶光刻、扫胶、沉积、剥离等方式制作P型电极、N型电极，P、N型电极的材料是Cr/Pt/Au；
6、通过负胶光刻、E～Gun蒸镀粘附层，经过liftoff、去胶清洗等步骤将包围P、N电极以外的粘附层去除。粘附层的材料为Ni，具体镀膜条件为：真空度达到1E～6mtorr，温度为0℃时开始预熔金属，Ni的一段预熔功率为550W，预熔时间为30S，二段预熔功率为890W，预熔时间为40S，预熔结束后，挡板打开，开始镀膜，镀膜速率为膜厚为
7、清洗后用等离子体增强化学气相沉积法(PECVD)沉积绝缘层，绝缘层的材料是氧化硅(SiO2)，并经过黄光光刻、湿法腐蚀、去胶清洗等步骤仅露出P、N型焊盘。
此方法制作的芯片，点测的mapping显示，该芯片内生产综合良率达到98.7％。漏电良率98％以上，外观良率99％以上，比常规方法制作的芯片漏电良率和外观良率高10％。
对比例1
与实施例1的区别在于未设置粘附层。
对所得LED芯片进行点测mapping显示，该芯片片内生产综合良率达到26％。漏电良率为38％，外观良率为49％。
对比例2
与实施例2的区别在于未设置粘附层。
对所得LED芯片进行点测mapping显示，该芯片片内生产综合良率达到83％。漏电良率为85％，外观良率为87％。
对比例3
与实施例1的区别在于粘附层厚度为
对所得LED芯片进行点测mapping显示，该芯片片内生产综合良率达到33％。漏电良率为41％，外观良率为52％。
对比例4
与实施例1的区别在于粘附层的厚度为
对所得LED芯片进行点测mapping显示，该芯片片内生产综合良率达到35％。漏电良率为42％，外观良率为53％。
由实施例1和对比例1可知，设置粘附层的实施例1所得LED芯片的漏电良率和外观良率相对未设置粘附层的对比例1分别提高了60％和50％。说明粘附层能有效的防止后续工艺对LED芯片半成品的损伤，防止金属层与绝缘层之间出现撕裂现象。
由实施例2和对比例2可知，设置粘附层的实施例2所得LED芯片的漏电良率和外观良率相对未设置粘附层的对比例2设置粘附层后均提高了10％。说明粘附层能有效的防止后续工艺对LED芯片半成品的损伤，防止金属层与绝缘层之间出现撕裂现象。
由对比例3可知，当所设置粘附层厚度低于时，粘附效果下降，所得LED芯片的的漏电良率和外观良率低于40％以上。
由对比例4可知，当所设置粘附层厚度高于时，粘附效果下降，所得LED芯片的的漏电良率和外观良率低于40％以上。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种LED芯片的生长方法，所述LED芯片中包括叠加设置的金属层和绝缘层，其特征在于，所述LED芯片还包括粘附层，所述粘附层设置于所述金属层与所述绝缘层之间，所述生长方法包括以下步骤：
形成金属层或绝缘层；
抽真空后，熔化Ni或Ti使其气化，在所述金属层或所述绝缘层上镀膜得到粘附层；
在所述粘附层上形成绝缘层或金属层，以形成金属层-粘附层-绝缘层，或者绝缘层-粘附层-金属层结构；所述粘附层厚度为
所述熔化Ni或Ti的步骤中采用800～900W的电子束熔化，所述熔化步骤包括一段熔化和二段熔化，
所述一段熔化为采用500～600W的电子束熔化Ni或Ti20～50S；
所述二段熔化为采用800～900W的电子束熔化Ni或Ti20～50S。
2.根据权利要求1所述的方法，其特征在于，形成所述粘附层的步骤中，以成膜厚度的速度进行，所述抽真空为抽真空至真空度为0.5E-6～1.5E-6mtorr。
3.根据权利要求1所述的方法，其特征在于，所述金属层可选择性地设置在所述绝缘层的上方和/或下方。
4.根据权利要求1所述的方法，其特征在于，当所述金属层设置在所述绝缘层的上方时，所述绝缘层的下方设置有另一所述粘附层。
5.根据权利要求1所述的方法，其特征在于，所述粘附层为含Ti材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410211373.3A CN103972351B (zh) | 2014-05-19 | 2014-05-19 | Led芯片及其生长方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410211373.3A CN103972351B (zh) | 2014-05-19 | 2014-05-19 | Led芯片及其生长方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103972351A CN103972351A (zh) | 2014-08-06 |
| CN103972351B true CN103972351B (zh) | 2017-06-16 |
Family
ID=51241632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410211373.3A Expired - Fee Related CN103972351B (zh) | 2014-05-19 | 2014-05-19 | Led芯片及其生长方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103972351B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037408A (zh) * | 2018-08-15 | 2018-12-18 | 厦门乾照光电股份有限公司 | 倒装发光芯片及其制造方法 |
| CN111244243B (zh) * | 2018-11-29 | 2021-04-27 | 成都辰显光电有限公司 | 一种微元件及其批量转移方法与设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1993836A (zh) * | 2004-07-28 | 2007-07-04 | 夏普株式会社 | 发光模块和发光系统 |
| CN103367590A (zh) * | 2013-07-08 | 2013-10-23 | 安徽三安光电有限公司 | 一种氮化镓基发光二极管及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623024B1 (ko) * | 2004-06-10 | 2006-09-19 | 엘지전자 주식회사 | 고출력 ｌｅｄ 패키지 |
-
2014
- 2014-05-19 CN CN201410211373.3A patent/CN103972351B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1993836A (zh) * | 2004-07-28 | 2007-07-04 | 夏普株式会社 | 发光模块和发光系统 |
| CN103367590A (zh) * | 2013-07-08 | 2013-10-23 | 安徽三安光电有限公司 | 一种氮化镓基发光二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103972351A (zh) | 2014-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5112049B2 (ja) | サブマウントを置かないフリップチップ発光ダイオード素子 | |
| CN105518887A (zh) | 发光装置 | |
| CN105633254B (zh) | 一种高压倒装芯片结构及其制备方法 | |
| CN104393139B (zh) | 反射电极结构、led器件及制备方法 | |
| CN100499189C (zh) | 纯金Au的合金键合LED倒装芯片的制备方法 | |
| CN104241511B (zh) | 一种高亮度倒装紫外led芯片制备方法 | |
| CN104300056A (zh) | 一种高可靠性的倒装led芯片及其led器件和制作方法 | |
| CN102142465A (zh) | 一种肖特基二极管的正面电极结构及其工艺制造方法 | |
| CN204179102U (zh) | 一种高可靠性的倒装led芯片及其led器件 | |
| CN208400877U (zh) | 一种薄膜倒装led芯片 | |
| JP2013034010A (ja) | 縦型発光素子 | |
| CN109449271A (zh) | 一种具有焊料电极的led芯片及其制作方法 | |
| CN108963050A (zh) | 一种微小间距led芯片及其制作方法 | |
| CN106410007A (zh) | 一种双层电极led芯片及其制作方法 | |
| CN101005107A (zh) | 带金属凸点阵列结构的倒装发光二极管及其制作方法 | |
| CN101459210A (zh) | 光电元件的封装结构及其制造方法 | |
| CN103972351B (zh) | Led芯片及其生长方法 | |
| CN104733600B (zh) | 一种倒装led芯片及其制备方法 | |
| CN108336207B (zh) | 一种高可靠性led芯片及其制作方法 | |
| CN105355729B (zh) | Led芯片及其制作方法 | |
| CN106098899A (zh) | 一种具有高可靠性的led芯片 | |
| CN103247741B (zh) | 一种led倒装芯片及其制造方法 | |
| CN106848006A (zh) | 倒装led芯片及其制备方法 | |
| CN104638097B (zh) | 红光led倒装芯片的制作方法 | |
| CN108470812A (zh) | 一种薄膜倒装led芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170616 |