CN103972231B - 低功耗的双向瞬态电压抑制器件 - Google Patents
低功耗的双向瞬态电压抑制器件 Download PDFInfo
- Publication number
- CN103972231B CN103972231B CN201410157937.XA CN201410157937A CN103972231B CN 103972231 B CN103972231 B CN 103972231B CN 201410157937 A CN201410157937 A CN 201410157937A CN 103972231 B CN103972231 B CN 103972231B
- Authority
- CN
- China
- Prior art keywords
- heavily doped
- type
- type district
- region
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000002093 peripheral Effects 0.000 claims abstract description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 9
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 238000009792 diffusion process Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 7
- 230000001052 transient Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000001419 dependent Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N oxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
本发明公开一种低功耗的双向瞬态电压抑制器件，包括具有第一重掺杂N型区、重掺杂P型区和第二重掺杂N型区的P型单晶硅片，重掺杂P型区与第一重掺杂N型区接触的区域且靠位于重掺杂P型区边缘的四周区域具有第一轻掺杂N型区，此第一轻掺杂N型区的上表面与第一重掺杂N型区的下表面接触，此第一轻掺杂N型区的外侧面与第一沟槽接触；所述重掺杂P型区与第二重掺杂N型区接触的区域且靠位于重掺杂P型区边缘的四周区域具有第二轻掺杂N型区。本发明瞬态电压抑制器件在低压隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。
Description
技术领域
本发明涉及一种双向瞬态电压抑制器件，具体涉及一种低功耗的双向瞬态电压抑制器件。
背景技术
瞬态电压抑制器件用于并联于被保护电路两端，处于待机状态，当电路两端受到瞬态脉冲或浪涌电流冲击，并且脉冲幅度超过TVS的击穿电压时，TVS能以极快的速度把两端的阻抗由高阻抗变为低阻抗实现导通，并吸收瞬态脉冲。在此状态下，其两端的电压基本不随电流值变化，从而把它两端的电压箝位在一个预定的数值，该值约为击穿电压的1.3～1.6倍，以而保护后面的电路元件不受瞬态脉冲的影响。
现有的TVS的击穿电压在6V到600V之间。一般采用单晶硅中扩散受主、施主杂质，通过调整单晶硅电阻率控制产品的击穿电压，并以台面玻璃钝化工艺达到需要电特性。
正常情况下TVS在电路中处于待机状态，只有在较低的反向漏电流条件下，才能减少器件功耗。通常在TVS两端施加反向电压VR可测试反向漏电流。反向漏电流基本上取决于瞬态电压抑制器件的击穿模式，当击穿电压>10V时，击穿模式为雪崩击穿，该模式下反向漏电流较小，约在1uA以下。当击穿电压<10V时，随着电压的减小，所用单晶的掺杂浓度提高，击穿模式由雪崩击穿逐步转变为隧道击穿。对普通的台面玻璃钝化工艺来说，低压TVS反向漏电流会增加几个数量级，一般接近1mA。相应的，其功耗也会增加几个数量级，该功耗会增加器件的局部温升，导致电路不稳定，严重影响器件工作的稳定性和寿命。
发明内容
本发明提供一种低功耗的双向瞬态电压抑制器件，该双向瞬态电压抑制器件在低压隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。
为达到上述目的，本发明采用的技术方案是：一种低功耗的双向瞬态电压抑制器件，包括具有第一重掺杂N型区、重掺杂P型区和第二重掺杂N型区的P型单晶硅片，此第一重掺杂N型区、第二重掺杂N型区分别位于重掺杂P型区两侧，P型单晶硅片两侧面四周分别具有第一沟槽、第二沟槽，此第一沟槽位于第一重掺杂N型区四周并延伸至重掺杂P型区的上部，此第二沟槽位于第二重掺杂N型区四周并延伸至重掺杂P型区的下部；所述第一沟槽的表面覆盖有第一绝缘钝化保护层，此第一绝缘钝化保护层由第一沟槽底部延伸至第一重掺杂N型区表面的边缘区域，所述第二沟槽的表面覆盖有第二绝缘钝化保护层，此第二绝缘钝化保护层由第二沟槽底部延伸至第二重掺杂N型区表面的边缘区域；第一重掺杂N型区的表面覆盖作为电极的第一金属层，第二重掺杂N型区的表面覆盖作为电极的第二金属层；
其特征在于：所述重掺杂P型区与第一重掺杂N型区接触的区域且位于边缘的四周区域具有第一轻掺杂N型区，此第一轻掺杂N型区的上表面与第一重掺杂N型区的接触，此第一轻掺杂N型区的外侧面与第一沟槽接触；所述重掺杂P型区与第二重掺杂N型区接触的区域且位于边缘的四周区域具有第二轻掺杂N型区，此第二轻掺杂N型区的下表面与第二重掺杂N型区的接触，此第二轻掺杂N型区的外侧面与第二沟槽接触。
上述技术方案中的有关内容解释如下：
1. 上述方案中，所述第一轻掺杂N型区与重掺杂P型区的接触面为弧形面，所述第二轻掺杂N型区与重掺杂P型区的接触面为弧形面。
2. 上述方案中，所述第一轻掺杂N型区的浓度扩散结深大于第一重掺杂N型区的浓度扩散结深，比值为1.5~2：1；所述第二轻掺杂N型区的浓度扩散结深大于第二重掺杂N型区的浓度扩散结深，比值为1.5~2：1。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
本发明低功耗的双向瞬态电压抑制器件，其包括具有第一重掺杂N型区、重掺杂P型区和第二重掺杂N型区的P型单晶硅片，重掺杂P型区与第一重掺杂N型区接触的区域且靠位于重掺杂P型区边缘的四周区域具有第一轻掺杂N型区，此第一轻掺杂N型区的上表面与第一重掺杂N型区的下表面接触，此第一轻掺杂N型区的外侧面与第一沟槽接触，重掺杂P型区与第二重掺杂N型区接触的区域且靠位于重掺杂P型区边缘的四周区域具有第二轻掺杂N型区，此第二轻掺杂N型区的下表面与第二重掺杂N型区的上表面接触，此第二轻掺杂N型区的外侧面与第二沟槽接触；在低压（10V以下）TVS在隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。
附图说明
附图1为现有双向瞬态电压抑制器件结构示意图；
附图2为本发明低功耗的双向瞬态电压抑制器件结构示意图。
以上附图中：1、重掺杂P型区；2、第一重掺杂N型区；3、P型单晶硅片；4、第一沟槽；5、第一绝缘钝化保护层；6、第一金属层；7、第二金属层；8、第一轻掺杂N型区；9、第二重掺杂N型区；10、第二沟槽；11、第二绝缘钝化保护层；12、第二轻掺杂N型区。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：一种低功耗的双向瞬态电压抑制器件，包括具有第一重掺杂N型区2、重掺杂P型区1和第二重掺杂N型区9的P型单晶硅片3，此第一重掺杂N型区2、第二重掺杂N型区9分别位于重掺杂P型区1两侧，P型单晶硅片3两侧面四周分别具有第一沟槽4、第二沟槽10，此第一沟槽4位于第一重掺杂N型区2四周并延伸至重掺杂P型区1的上部，此第二沟槽10位于第二重掺杂N型区9四周并延伸至重掺杂P型区1的下部；所述第一沟槽4的表面覆盖有第一绝缘钝化保护层5，此第一绝缘钝化保护层5由第一沟槽4底部延伸至第一重掺杂N型区2表面的边缘区域，所述第二沟槽10的表面覆盖有第二绝缘钝化保护层11，此第二绝缘钝化保护层11由第二沟槽10底部延伸至第二重掺杂N型区9表面的边缘区域；第一重掺杂N型区2的表面覆盖作为电极的第一金属层6，第二重掺杂N型区9的表面覆盖作为电极的第二金属层7；
所述重掺杂P型区1与第一重掺杂N型区2接触的区域且位于边缘的四周区域具有第一轻掺杂N型区8，此第一轻掺杂N型区8的上表面与第一重掺杂N型区2的接触，此第一轻掺杂N型区8的外侧面与第一沟槽4接触；所述重掺杂P型区1与第二重掺杂N型区9接触的区域且位于边缘的四周区域具有第二轻掺杂N型区12，此第二轻掺杂N型区12的下表面与第二重掺杂N型区9的接触，此第二轻掺杂N型区12的外侧面与第二沟槽10接触。
上述第一轻掺杂N型区8与重掺杂P型区1的接触面为弧形面，所述第二轻掺杂N型区12与重掺杂P型区1的接触面为弧形面。
上述第一轻掺杂N型区8的浓度扩散结深大于第一重掺杂N型区2的浓度扩散结深，比值为1.5~2：1；所述第二轻掺杂N型区12的浓度扩散结深大于第二重掺杂N型区9的浓度扩散结深，比值为1.5~2：。
选用高掺杂P型单晶，以获得更低的击穿电压。采用较低浓度的磷源在晶片不同区域选择性扩散，形成低浓度扩散区，磷源掺杂浓度在1019～1020数量级，扩散温度在1000～1200℃，该区域与芯片尺寸相关。再在晶片同侧扩散高浓度磷源，形成高浓度扩散区，磷源掺杂浓度在1021数量级，扩散温度在1240～1260℃。两步扩散通过时间控制，使得低浓度扩散结深大于高浓度扩散结深，比值约为1.5～2。第二步进行台面造型，沿低浓度扩散区进行腐蚀，并通过设计保证侧向腐蚀宽度小于低浓度扩散区宽度。腐蚀深度大于低浓度扩散结深。第三步通过清洗去除晶片表面颗粒、金属离子、有机物等。第四步进行表面钝化，采用低压气相沉积、湿氧方法在晶片表面形成之谜的钝化层。最后在晶片表面进行常规的金属化。最终沿腐蚀槽中心切割。
通过控制同一芯片的不同区域结深，且结深不同区域的掺杂浓度不同，使得这些区域在工作中具有不同的击穿场强，在表面区域是低浓度扩散PN结，该区域击穿场强最小，因此漏电流大幅度可减小，在芯片体内是高浓度扩散结，该结基本为一个平面，可确保芯片要求的击穿电压；2、通过采用多晶硅钝化＋氧化工艺，该工艺制作的低压瞬态电压抑制器件的漏电流比用正常工艺制作的低压瞬态电压抑制器件的漏电流地一个数量级。在此工艺条件下，反向漏电流可以控制在0.2mA以下，下降幅度可达60%。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (1)
1.一种低功耗的双向瞬态电压抑制器件，包括具有第一重掺杂N型区（2）、重掺杂P型区（1）和第二重掺杂N型区（9）的P型单晶硅片（3），此第一重掺杂N型区（2）、第二重掺杂N型区（9）分别位于重掺杂P型区（1）两侧，P型单晶硅片（3）两侧面四周分别具有第一沟槽（4）、第二沟槽（10），此第一沟槽（4）位于第一重掺杂N型区（2）四周并延伸至重掺杂P型区（1）的上部，此第二沟槽（10）位于第二重掺杂N型区（9）四周并延伸至重掺杂P型区（1）的下部；所述第一沟槽（4）的表面覆盖有第一绝缘钝化保护层（5），此第一绝缘钝化保护层（5）由第一沟槽（4）底部延伸至第一重掺杂N型区（2）表面的边缘区域，所述第二沟槽（10）的表面覆盖有第二绝缘钝化保护层（11），此第二绝缘钝化保护层（11）由第二沟槽（10）底部延伸至第二重掺杂N型区（9）表面的边缘区域；第一重掺杂N型区（2）的表面覆盖作为电极的第一金属层（6），第二重掺杂N型区（9）的表面覆盖作为电极的第二金属层（7）；
其特征在于：所述重掺杂P型区（1）与第一重掺杂N型区（2）接触的区域且位于边缘的四周区域具有第一轻掺杂N型区（8），此第一轻掺杂N型区（8）的上表面与第一重掺杂N型区（2）的接触，此第一轻掺杂N型区（8）的外侧面与第一沟槽（4）接触；所述重掺杂P型区（1）与第二重掺杂N型区（9）接触的区域且位于边缘的四周区域具有第二轻掺杂N型区（12），此第二轻掺杂N型区（12）的下表面与第二重掺杂N型区（9）的接触，此第二轻掺杂N型区（12）的外侧面与第二沟槽（10）接触。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610789508.3A CN106449769A (zh) | 2014-04-18 | 2014-04-18 | 瞬变电压抑制二极管 |
| CN201410157937.XA CN103972231B (zh) | 2014-04-18 | 低功耗的双向瞬态电压抑制器件 | |
| CN201610789864.5A CN106298771A (zh) | 2014-04-18 | 2014-04-18 | 高可靠性双向电压抑制器件 |
| CN201610785453.9A CN106571401A (zh) | 2014-04-18 | 2014-04-18 | 用于过压保护的双极型电压抑制二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410157937.XA CN103972231B (zh) | 2014-04-18 | 低功耗的双向瞬态电压抑制器件 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610789508.3A Division CN106449769A (zh) | 2014-04-18 | 2014-04-18 | 瞬变电压抑制二极管 |
| CN201610789864.5A Division CN106298771A (zh) | 2014-04-18 | 2014-04-18 | 高可靠性双向电压抑制器件 |
| CN201610785453.9A Division CN106571401A (zh) | 2014-04-18 | 2014-04-18 | 用于过压保护的双极型电压抑制二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103972231A CN103972231A (zh) | 2014-08-06 |
| CN103972231B true CN103972231B (zh) | 2016-11-30 |
Family
ID=
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200972861Y (zh) * | 2006-11-20 | 2007-11-07 | 绍兴科盛电子有限公司 | 低压瞬态电压抑制二极管芯片 |
| CN101916786A (zh) * | 2010-06-22 | 2010-12-15 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片及其生产方法 |
| CN203895453U (zh) * | 2014-04-18 | 2014-10-22 | 苏州固锝电子股份有限公司 | 低功耗的双向瞬态电压抑制器件 |
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200972861Y (zh) * | 2006-11-20 | 2007-11-07 | 绍兴科盛电子有限公司 | 低压瞬态电压抑制二极管芯片 |
| CN101916786A (zh) * | 2010-06-22 | 2010-12-15 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片及其生产方法 |
| CN203895453U (zh) * | 2014-04-18 | 2014-10-22 | 苏州固锝电子股份有限公司 | 低功耗的双向瞬态电压抑制器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203277390U (zh) | 竖直功率部件 | |
| CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN107768428A (zh) | 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法 | |
| CN103972305B (zh) | 用于低压瞬态电压抑制二极管芯片的制造方法 | |
| US8901601B2 (en) | Vertical power component | |
| CN102569292B (zh) | 具有可调节设计窗口的esd保护器件 | |
| TWI591792B (zh) | 靜電放電裝置及其製造方法 | |
| CN104160509B (zh) | Esd保护半导体器件 | |
| CN105206680A (zh) | 双向瞬态电压抑制二极管及其制造方法 | |
| US9991250B2 (en) | Electrostatic discharge devices and method of making the same | |
| CN104638020A (zh) | 一种基于外延的垂直型恒流二极管及其制造方法 | |
| CN103972273A (zh) | 低反向漏电流的单向瞬态电压抑制芯片 | |
| CN103972231B (zh) | 低功耗的双向瞬态电压抑制器件 | |
| CN203895465U (zh) | 低反向漏电流的单向瞬态电压抑制芯片 | |
| CN203895453U (zh) | 低功耗的双向瞬态电压抑制器件 | |
| CN105679836A (zh) | 一种超低电容tvs二极管结构及其制备方法 | |
| CN104617094A (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 | |
| JP6594296B2 (ja) | 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード | |
| CN106298771A (zh) | 高可靠性双向电压抑制器件 | |
| CN204102909U (zh) | 一种整流二极管器件 | |
| CN109148442B (zh) | 一种电压抑制器及其制备方法 | |
| CN203941910U (zh) | 一种耐高温整流二极管器件 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
| CN106298511A (zh) | 瞬态抑制二极管的制造方法和瞬态抑制二极管 | |
| CN103972304B (zh) | 双向瞬态电压抑制半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |