CN103959437A - 具有特定结晶特征的iii-v族衬底材料及其制备方法 - Google Patents

具有特定结晶特征的iii-v族衬底材料及其制备方法 Download PDF

Info

Publication number
CN103959437A
CN103959437A CN201280047605.5A CN201280047605A CN103959437A CN 103959437 A CN103959437 A CN 103959437A CN 201280047605 A CN201280047605 A CN 201280047605A CN 103959437 A CN103959437 A CN 103959437A
Authority
CN
China
Prior art keywords
degree
main body
substrate
cutting angle
meters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280047605.5A
Other languages
English (en)
Other versions
CN103959437B (zh
Inventor
J-P·福里
B·博蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ivy Engineering Co ltd
Original Assignee
Saint Gobain Cristaux and Detecteurs SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Cristaux and Detecteurs SAS filed Critical Saint Gobain Cristaux and Detecteurs SAS
Publication of CN103959437A publication Critical patent/CN103959437A/zh
Application granted granted Critical
Publication of CN103959437B publication Critical patent/CN103959437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/66—Crystals of complex geometrical shape, e.g. tubes, cylinders
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种衬底，包括主体，所述主体包含III-V族材料并且具有上表面，所述主体包含定义在上表面与结晶参考面之间的切割角，所述主体还具有不超过大约0.6度的切割角变化。

Description

具有特定结晶特征的III-V族衬底材料及其制备方法
技术领域
下文涉及一种生成一种半导体衬底的方法，特别是，成形衬底和改善由此种衬底生成的器件的方法。
背景技术
半导体基化合物，包括III-V族材料，例如氮化镓（GaN），三元化合物，例如，铟镓氮（InGaN）和镓铝氮（GaAlN），乃至四元化合物（AlGaInN）都是直接带隙半导体。这些材料被认为具有短波长发射的极大潜能，因此适用于制造发光二极管（LED），激光管（LD），紫外探测器，以及高温电子器件。
然而，加工此类材料所带来的困难阻碍了此类半导体材料的发展，特别是此种材料高质量单晶形态的生成，而这正是光电子学中制造短波长发射器所必须的。GaN不是自然界出现的化合物，因此不能像硅、砷化镓或蓝宝石那样从晶锭融化并拉出，因为在常压下其理论融化温度超过其离解温度。作为替代手段，工业界转而通过外延生长工艺生成体GaN晶体。然而，外延法仍存在问题，包括适用的低缺陷密度体GaN材料的生成和其他结晶形态差异的存在，这些结晶形态差异包括晶体弓曲。
扩展缺陷（穿透位错、堆垛层错，和反向边界）的存在导致性能明显下降并且导致器件使用寿命的下降。更具体的说，位错表现为非辐射中心，从而降低这些材料制备的发光二极管和激光管的发光效率。另外，其他因素，例如结晶取向可以对GaN材料上生成的器件的性能有负面影响。
附图说明
通过参考附图，当前公开内容可被更好地理解，其大量的特征和优点对本领域技术人员而言也将变得明显。
图1包括流程图，此流程图提供了依照实施方式用于生成电子器件的半导体衬底材料的生成方法。
图2A包括依照实施方式在半导体衬底的生成过程中生成的各层的横截面图示。
图2B包括，依照实施方式，包含具有凹曲率主体的半导体衬底所生成的无支撑衬底的横截面图示。
图2C包括，依照实施方式，包含具有凸曲率主体的半导体衬底所生成的无支撑衬底的横截面图示。
图3A-3C包括依照一实施方式的成形工艺的横截面图示。
图4A-4C包括依照一实施方式的成形工艺的横截面图示。
图5A和5B包括依照本文实施方式的具有具备特定结晶特征的主体的无支撑衬底的横截面图示。
图6A和6B分别包括具有传统特征和示范特征的衬底主体的横截面图示。
不同图示中使用的同样的附图标记表示相似或完全一样的项目。
具体实施方式
下文涉及衬底材料，特别是，可以用于制造电子器件的由半导体材料构成的衬底。具体地说，本文的实施方式中的衬底可能用于生成发光二极管（LED）或激光管（LD）。实施方式中的衬底可以包括III-V族材料例如氮化镓（GaN）。应当认识到，提及的III-V族材料包括，具有至少一个元素周期表中的III族元素和至少一个元素周期表中的V族元素的化合物。
图1包括流程图，此流程图图示，依照实施方式，由适用于在其上制造电子器件的半导体材料组成的半导体衬底的生成方法。如图所示，工艺流程可以在步骤101通过提供衬底开始，此衬底也被称为模板衬底。模板衬底可以作为适用于支撑模板衬底上所生成的多个层的结构，并充当为在模板衬底上生成多个层的异质外延支撑结构。
依照一实施方式，模板衬底可以为无机材料。一些适用的无机材料可以包括氧化物，碳化物，氮化物，硼化物，含氧碳化物，含氧硼化物，含氧氮化物，以及它们的组合。在某些实例中模板衬底可以包括氧化铝，尤其是，可能包括单晶氧化铝（即蓝宝石）。一种实施方式利用大体上由蓝宝石组成的衬底。
在步骤103，工艺流程可以通过生成覆盖在衬底上的缓冲层而继续。暂时转向图2A，图示为依照实施方式的半导体衬底200。显然，半导体衬底200可以包括衬底201（即模板衬底）和覆盖在衬底201上的缓冲层203。特别地，缓冲层203可以覆盖衬底201的主要上表面，尤其是，缓冲层203可以与衬底201的主要上表面直接接触。
缓冲层203的生成可以包括淀积工艺。例如，衬底可以被装载进一反应室，在反应室中提供适用的环境之后，缓冲层可以被淀积在衬底上。根据一实施方式，适用的淀积技术可以包括化学气相淀积。在一个特定实例中，淀积工艺可以包括金属氧化物化学气相淀积（MOCVD）。
缓冲层203可能由多个薄膜生成。例如，如图2A所示，缓冲层203可以包括薄膜204和薄膜206。依照一实施方式，至少其中一层薄膜可以包含晶体材料。在特定实例中，可以与衬底201的表面直接接触的薄膜204可以包含硅，并可能大体上由硅组成。薄膜204可能促进衬底201和覆盖在薄膜204上的半导体层之间的隔离，如本文所述。
如同图2A所示，薄膜206可以覆盖，尤其是，可以直接接触薄膜204。薄膜206可以具有适合于其上后来生成的层的外延生成的结晶特征。显然，一个实施方式中，薄膜204可以包含半导体材料。适用的半导体材料可以包括III-V族化合物材料。一特定的实例中，薄膜206可以包含氮化物材料。另一个例子中，薄膜206可以包含镓，铝，铟，以及它们的组合。另外，一个特定的实施方式中，薄膜206可以包含氮化铝，尤其是，薄膜206可以大体上由氮化铝组成。
一个示范的结构中，缓冲层203可以这样生成，使得薄膜204包含硅并直接与衬底201的主要表面接触。另外，薄膜206可以直接接触薄膜204的表面并且包含III-V族材料。
在步骤103中生成缓冲层之后，在步骤105，工艺流程通过生成覆盖在缓冲层203上的基极层而继续。暂时转向图2A，半导体衬底200可以包含覆盖在缓冲层203上的基极层205。特别地，基极层205可以这样生成，使得其覆盖缓冲层203的表面，尤其是，基极层可以与缓冲层203的薄膜206直接接触。
也应当认识到，依照本文的实施方式的半导体衬底的生成可以在以下情况中实现，即不一定创建掩膜或通过切槽或粗糙化来修饰衬底表面，也不一定利用刻蚀技术。
根据一实施方式，适合地生成缓冲层203之后，衬底201和缓冲层203可能被置于反应室以进行外延生长工艺。基极层205可以通过外延生长工艺生成，例如氢化物气相外延（HVPE）。一特定的实例中，基极层205可以由III-V族材料组成。一些适用的III-V族材料可以包含氮化物材料。另外，基极层205可能包含镓。特定的实例中，基极层205可能包含氮化镓（GaN），尤其是，可能大体上由氮化镓组成。
可以使用特定的方法生成基极层205。例如，基极层205的外延生长可以在多种生长模式下进行，其中基极层205的下层区域208可以在第一模式下生长，而基极层205的上层区域210可以在与第一模式不同的第二模式下生长。例如，一实施方式中基极层205可以作为在三维（3D）生长模式下生长的外延层首先生成，使得基极层205的下层区域208可能在3D生长模式下生成。3D生长模式可以包括基极层205的材料沿多重晶向的同时生长。3D生长工艺可以包括缓冲层203上岛状特征的自发生成。自发生成的岛状特征可以在缓冲层203上随机出现，这定义了在台面间具有多重小面和凹谷的多种台面。
作为另一种选择，或者说此外，基极层205可以用二维（2D）外延生长模式生成。2D生长的特点是在一个结晶平面上的优先生长和在其他结晶取向上晶体材料的受限生长。例如，在一实施方式中，2D生长模式下由GaN组成的基极层205的生成包括GaN在c面（0001）上的优先生长。
如上所述，基极层205可以使用3D和2D生长模式的组合生成。例如，基极层205的下层区域208可能首先在3D生长模式下生成，此时在作为材料非连续层的缓冲层203上的岛状特征自发生成并随机放置。然而如果继续在3D模式下生长，此层变为连续并表现出小面的方面以及厚度的大幅度不均匀。3D生长模式之后，生长参数可以被调整以改变为2D生长模式，此模式优先侧向生长且改善厚度均匀性。这样，基极层205的上层区域210可以通过2D生长模式生成。组合3D和2D生长模式可以促进基极层205的位错密度的降低以及调整（例如，增加）基极层205上的内应变。
应当认识到，基极层205的生成可以包括生长模式的多次改变。例如，在一实施方式中，基极层的生成可以是首先通过3D生长模式，接下来通过2D生长模式，然后在3D生长模式下继续生长。
完成生长模式间的转换可以通过更改某些生长参数实现，这些参数包括生长温度，生长速率，气相反应物和非反应物材料的压强，反应气氛中反应物和非反应物材料的比例，生长室压强，以及它们的组合。这里所称的反应物材料包括反应物材料如含氮材料，例如氨。其他反应物材料可以包括卤化物相成分，包括例如，金属卤化物成分如氯化镓。非反应物材料可以包括某些种类的气体，包括例如，稀有气体，惰性气体，等等。特定的实例中非反应物材料可以包括例如氮气和/或氢气。
某些工艺下，生长温度可能被改变以促进3D和2D生长模式间的变化。一实施方式中，生长温度的改变可以包括生长温度的上升以从3D改变到2D生长模式。例如，从3D改变到2D生长模式时，温度可能被改变至少大约5℃，例如至少大约10℃，至少大约15℃，至少大约20℃，至少大约30℃，至少大约35℃，或者甚至至少大约40℃。而在其他实施方式中，从3D改变到2D生长模式时生长温度可以被改变不超过大约100℃，例如不超过大约90℃，不超过大约80℃，不超过大约70℃，或者甚至不超过大约60℃。应当认识到，生长温度的变化可以在上述任一最小值到任一最大值之间的范围内。
依照实施方式，生成基极层205的工艺可以在至少50微米每小时（微米/小时）的生长速率下进行。其他实施方式中，生成基极层205的速率可以更大，例如至少大约75微米每小时，至少大约100微米每小时，至少大约150微米每小时，至少大约200微米每小时，或者甚至至少大约250微米每小时。其他实施方式中，生成基极层205的工艺可以在不超过大约1毫米每小时的速率下进行，例如不超过750微米每小时，不超过500微米每小时，或者甚至不超过大约300微米每小时。应当认识到，生成基极层的工艺可以以在上述任一最小值到任一最大值之间的范围内的速率进行。
某些工艺下，生长速率可能被改变以促进3D和2D生长模式间的变换。例如，从3D改变到2D生长模式时生长速率可以被减小。特别地，从3D到2D生长模式的变换可以包括调整生长速率至少大约5微米每小时（即，微米/小时）。其他实施方式中，从3D改变到2D生长模式时，生长速率可以被改变不超过大约200微米每小时。应当认识到，生长速率的改变可以在上述任一最小值到任一最大值之间的范围内。应当认识到，当从3D改变到2D生长模式时生长速率的改变可以是减小。
根据其他实施方式，从3D改变到2D生长模式的工艺可能通过改变生长速率至少2倍引起。例如，从3D生长模式改变到2D生长模式时生长速率可以被减小至少2倍。其他实施方式中，生长速率可以被减小至少大约3倍，至少大约4倍，或者甚至至少大约5倍。特定的实例中，生长速率减小不超过大约8倍，不超过大约7倍，或不超过大约6倍。
应当认识到，在改变生长模式时，一个或多个上述的因素可以被改变。例如，生长温度可以被改变，同时生长速率保持不变。或者，生长速率可以被改变同时生长温度不变。又或者，其他实施方式中，生长速率和生长温度都可能被改变以完成生长模式的改变。
适当地生成基极层205之后，基极层205的平均厚度可以足够厚，以支持其自身并且在经过某些生成过程之后的成形工艺后为其上的电子器件的生成提供适用的衬底表面。例如，基极层205的平均厚度可以不超过大约5毫米，例如不超过大约4毫米，不超过大约3毫米，不超过大约2毫米，或者甚至不超过大约1.5毫米。尽管如此，应当认识到，基极层205可以这样生成，使得其具有至少大约0.1毫米，例如至少0.2毫米，至少0.5毫米，至少0.8毫米，或者甚至至少1毫米的平均厚度。应当认识到，基极层205可以具有在上述任一最小值到任一最大值之间的范围内的平均厚度，包括例如，在0.1毫米到大约5毫米之间的范围内。
基极层205可以被生成以具有特定的位错密度。基极层205的位错密度可以在生成时在基极层上表面测量。适用于测量位错密度的方法包括使用在室温下运转的阴极发光显微镜和无单色仪的、使用10keV电子束、光斑尺寸70的复色光探测器，这里的设备是SEMJSM-5510，可以从JEOL公司买到。对于大约为108cm-2的位错密度测量，放大率为4000倍而典型的面积是700μm2。对于大约为106cm-2的位错密度测量，典型的放大率为500-1000倍而典型的面积是0.1mm2。
根据一实施方式，如同在基极层205的上表面所测量的，基极层205可以具有不超过大约1x108位错/cm2的位错密度。其他的实施方式中，基极层205的位错密度可以更小，以致其不超过大约1x107位错/cm2，不超过大约6x106位错/cm2，或者甚至不超过大约1x106位错/cm2。尽管如此，基极层205可能具有至少大约1x105位错/cm2的位错密度，例如至少2x105位错/cm2，至少3x105位错/cm2，或者甚至至少5x105位错/cm2。应当认识到，基极层可以具有在上述任一最小值到任一最大值之间的范围内的位错密度。
在包括例如基极层205的半导体层的生成过程中，衬底201可能与基极层205分离。缓冲层203的一部分，尤其是，缓冲层203中的一薄膜的离解可以促进此分离。根据实施方式，缓冲层203可以包括一薄膜，例如硅，在连续生长过程所使用的提高了的温度下，薄膜会被热离解。热离解促进衬底201与多个半导体层的分离。因此，生长过程一旦完成，基极层205可以从衬底201完全移除。
将衬底201从缓冲层205分离之后，缓冲层205的材料生成了一无支撑衬底。此无支撑衬底可以具有主体240，主体240可能有曲率或弓曲。特定的实例中，主体240可以具有体现为Ga面的上表面244和体现为N面的后表面246，而且主体240可以根据后表面246的曲率具有凹曲率，例如图2B所示的主体。其他实例中，主体240可以具有体现为Ga面的上表面244和体现为N面的后表面246，而且主体240可以根据后表面246的曲率具有凸曲率，例如图2C所示的主体。
根据一实施方式，成形包括改变主体的物理弓曲和主体的结晶弓曲。成形可以包括改变主体物理曲率的过程，使得主体的上表面244与结晶参考面间的结晶方向的特定方面（例如，切割角变化）被改变。例如，成形可以包括为减小主体的弓曲而在主体上施加力。力可用于压缩或弯折主体。在一特定方面，成形的过程可以包括在主体上施加轴向力。此轴向力可以大体上沿着与定义主体直径的轴平面垂直的方向施加到主体上。另外，某些实例中，轴向力可以大体上沿着与定义了上表面的平面垂直的方向施加到主体上。
根据一实施方式，用于弯折和平坦化主体的轴向力可以取决于主体的直径，主体的厚度，主体物理弓曲的角度，以及它们的组合。根据一实施方式，施加的轴向力可以为至少大约5N，例如至少大约10N，至少大约15N，至少大约20N，或者甚至至少大约25N。其他的实例中，轴向力不能超过大约1000N，例如不超过大约900N，不超过大约850N，或者甚至不超过大约800N。应当认识到，成形过程中施加的轴向力可以在包含上述任一最小值和任一最大值的范围内。
特定的实例中，成形过程中施加到主体的力可以是优先位于主体的中心部分或外围部分的轴向力。一个力的优先施加包括在主体的一个位置，部分或区域而不是主体的另一个区域施加一更大的力。尤其是，于主体的一部分优先施加的力可以是基于主体的曲率的。这就是说，一实施方式中，轴向力优先可以在具有凹曲率的主体的主体中心部分优先施加于主体。或者，轴向力可以优先施加于主体的外围部分，其中主体包括凸曲率。
一实施方式中，轴向力可能优先施加到主体的中心部分，使得施加到主体上的力的主要部分在主体表面上的由半径的一半或更少所限定的区域内。特定的实例中，施加到中心部分的力可以是全部施加到主体上的力的至少大约60%，全部的力的至少大约70%，全部的力的至少大约80%，全部的力的至少大约90%，或几乎全部施加在主体上的力。
另一实施方式中，成形可以包括在主体的外围部分优先施加力到主体，其中外围部分由环形式的表面上的区域定义，所述环从一半半径的圆周向外延伸到在上表面和侧表面间的主体的边界（即，主体的完整半径处的圆周）。施加到外围部分的力可以是力的主要部分，至少大约是全部施加到主体的力的60%，全部的力的至少大约70%，全部的力的至少大约80%，全部的力的至少大约90%，或几乎全部施加在主体上的力。
成形工艺还可以包括将主体粘合到平整的姿态。一实施方式中，将主体粘合到平整姿态可以同力的施加协同作用，使得主体的弓曲可以变化直至主体处于平整姿态，并使得主体的弓曲通过粘合保持平整姿态。特定的实施方式中，当在主体上施加力并改变主体的物理弓曲和结晶弓曲时，粘合可以包括将主体束缚到成形压板上。
另外，将主体粘合到平整姿态可以引入粘合材料。例如，粘合可以包括使用粘合材料将主体粘贴到成形压板。粘合材料可用于临时地维持主体在平整姿态。例如，粘合材料可以在对主体施加力时将主体和成形压板可移除地结合起来。
粘合可以包括有机材料。例如，适用的有机材料可以包括自然或合成的有机材料，包括聚合物或蜡材料。
根据一实施方式，成形可以包括施加热。例如，成形可以包括加热主体以促进物理弓曲和结晶弓曲的改变。另外，成形可以包括施加热用以促进粘合材料的使用。一实施方式中，粘合材料可以被加热到足以促进粘合材料中的相变的温度，包括例如，从固态到液态的转变。另外，特定的实施方式中，成形还可能包括主体和粘合材料的冷却，以促进粘合材料中的第二次相变，包括例如，粘合材料从液态到固态的固化，此固化可以促进粘合并促进保持主体处于平整姿态，尤其是主体在成形压板上时。
根据一实施方式，成形可以包括以至少大约40℃的温度加热，例如至少大约50℃，至少大约60℃，至少大约70℃，至少大约80℃，或者甚至至少大约90℃。而在其他实例中，成形可以包括以不超过大约300℃的温度加热，例如不超过大约200℃，或者不超过大约100℃。
或者，成形工艺可以包括压缩主体。例如，主体可以在结合于主体上表面的上压板和结合于主体后表面的下压板之间被压缩。压缩过程中，主体可能通过粘合材料粘贴到上压板和/或下压板。这就是说，粘合材料可以施加于上表面和上压板间的界面以及后表面和下压板间的界面。应当认识到，粘合材料可以是促进压板和主体间的可移除的结合的材料，而主体的特征和特性不一定通过使用粘合材料而改变。
特定的实例中，成形工艺可以减小主体的物理弓曲（h）至少10%，其中弓曲被测量为差：zC–0.25x(zS+zN+zE+zW)，这里zC是位于无支撑衬底的主体的中心的点的高度，符号zS，zN，zE和zW表示距离2英寸衬底中心点24毫米、围绕中心点整齐地间隔90°的四个点的高度。高度是沿着z轴测量的，z轴实质上垂直于主体中心的表面。弓曲的值（h）相比衬底直径（d）可以很小，垂直方向可以是垂直于承载衬底于其上的测量工具的参考平面的。对于各种不同直径的衬底，用于测量弓曲的远离中心的四个点可以被置于距离主体中心至少90%半径尺寸的距离，优选地被置于距离主体中心等于95%半径尺寸的距离。例如，在直径4英寸的衬底主体上，环上的4个点会被置于48毫米处。弓曲（h），衬底主体直径（d）和曲率的物理半径（ρ）之间的关系可以定义为ρ=d2/8h。
弓曲的减小可以通过公式ΔBow=[(h1-h2)/h1)]测量，其中h1是成形前主体的弓曲而h2是成形后晶片的弓曲。其他实施方式中，取决于主体一开始的弓曲，弓曲的减小可以更大，例如至少大约15%，至少大约20%，至少大约25%，至少大约30%，至少大约40%，至少大约50%，至少大约75%，至少大约90%或者甚至至少大约95%。
图3A-3C包括根据一实施方式的成形工艺的横截面图示。如图3A所示，依据这里描述的方法生成的，形式为无支撑衬底的主体340，可以具有上表面344，在上表面344对面的后表面346，和连接上表面344与后表面346的侧表面348。主体340可以具有由后边面346限定的凸曲率。而且，主体可以具有如图所示的物理曲率，也可以具有内部晶体结构的曲率。
主体340可以被置于成形压板351上，压板351可以包括一层粘合材料353，例如蜡。根据特定实施方式，粘合材料353和成形压板351可以被加热至某一温度，此时粘合材料可以是液相的，且当粘合材料是液态时主体340被置于压板上的粘合材料上。
如图3B所示，一轴向力可以被施加在主体340上，尤其是通过施力器361施加在上表面344。施力器361可以优先施加一个力，尤其是如图所示的沿着方向380的轴向力，到主体340的外围区域370。特定的实例中，施力器361可以是环形的物体，其可能是可调节的，能够扩展和收缩，从而相对于主体适合地放置并且在主体的需要区域内施加轴向力380。
可以施加轴向力来弯折主体340并且改变主体的物理弓曲和主体340的晶体弓曲，以达到如图3C所示的平整状态。成形主体340达到如图3C所示的平整状态后，成形压板351和粘合材料353可以被冷却，使得粘合材料353从液相变到固相，其促进固定主体340到成形压板351并促进保持主体340的平整状态。
显然，成形工艺可以在后表面346是III族氮化物材料（例如，GaN）的N面的情况下进行。为了成形工艺的目的，N面可以作为结合到成形压板351的平面并被用作参考平面，因为，通过外延工艺首先生成主体之后，由后表面346定义的N面包含所需的结晶取向，而成形工艺的意图就是把主体返回至此结晶取向。
图4A-4C包括根据另一实施方式的成形工艺的横截面图示。显然，如图4A所示，主体440可以是无支撑的衬底，其是依据这里描述的方法生成的，并拥有上表面444，与上表面444相对的后表面446，以及连接上表面444和后表面446的侧表面448。主体440可以拥有由后表面446限定的凹曲率。而且，主体440可以拥有如图所示的物理曲率，也可以拥有内部晶体结构的曲率。
主体440可以被置于成形压板451上，压板451可以包括一层粘合材料453，例如蜡。根据特定实施方式，粘合材料453和成形压板451可以被加热至某一温度，此时粘合材料453可以是液相的，而且，当粘合材料453是液态时主体440被置于压板451上的粘合材料453上。主体440的成形工艺可以与结合图3A-3C描述的大致一样，除了轴向力480可以通过施力器461施加在主体440上，特别是施加在上表面444上之外，其中施力器461可以优先在主体440的中心区域470施加轴向力。
可以施加一轴向力来弯折主体440并且改变主体440的物理弓曲和主体440的晶体弓曲，以达到如图4C所示的平整状态。主体440成形达到平整状态后，成形压板451和粘合材料453可以被冷却，使得粘合材料453从液相变到固相，其促进固定主体440到成形压板451并促进保持主体440的平整状态。
显然，可以进行图4A-4C所示的成形工艺，使得后表面446是III族氮化物材料（例如，GaN）的N面。为了成形工艺的目的，N面可以作为结合到成形压板451的平面并被用作参考平面，因为，通过外延工艺首先生成主体之后，由后表面446定义的N面由所需的结晶取向组成，而成形工艺的意图就是把主体返回至此结晶取向。
应当认识到，本文所述的主体成形结束后，主体可以经历一加工工艺。加工工艺可以包括适用的材料移除工艺，包括例如，打磨，研磨，抛光等等以生成一具有适合的几何特征的无支撑衬底。根据一实施方式，加工工艺可以包括双面工艺，此工艺中，主体被布置在两个加工表面（例如，研磨头，打磨头，抛光头，等等）之间。双面加工工艺可能在轴向压缩负荷下进一步压缩处于加工表面间的主体。
图5A包括根据一实施方式成形的主体的横截面图示。显然，图5A包括可以是无支撑衬底的主体540，主体540拥有上表面544，与上表面544相对的后表面546，以及连接上表面544和后表面546的侧表面548。主体540可以拥有由后表面546限定的凹曲率。而且，如图所示，主体540可以拥有晶体弓曲，其中内部晶体结构585随着主体540的曲率弯曲。
然而，依照本实施方式进行成形工艺之后，主体可以拥有如图5B所示的晶体结构。显然，衬底的物理弓曲已被减小而且衬底的晶体弓曲也已被减小。相应地，主体540的面544和546中，特定晶体性质的变化（例如，切割角变化）已被改变。尤其是，无支撑衬底主体可以拥有特定的如本文所述的几何和结晶特性。
例如，一实施方式中，主体可以拥有特定的在晶片中心测量的切割角（α），它是上表面544和结晶材料内的结晶参考面585之间的角度。为方便参考本文描述的某些参数，图6A包括通过传统手段生成的传统衬底主体的横截面图示，图6B包括根据本文的一实施方式生成的衬底主体的横截面图示。如图所示，图6A中的传统主体展现出明显的晶体弓曲但几乎没有展现出物理弓曲。晶体弓曲的证据在横穿晶片直径的切割角分散（β）中最为明显，切割角分散对于0.6度的切割角变化（2β）从-0.3度到0.3度变化。相反，如图6B所示，依照本文实施方式生成的衬底主体几乎没有展现出物理弓曲，结晶弓曲，或切割角变化。
根据一实施方式，主体可以具有不超过大约2度的切割角（α），例如不超过大约1.5度，不超过大约1度，不超过大约0.8度，或者甚至不超过大约0.6度。尽管如此，切割角（α）可以至少为大约0.01度，例如至少大约0.05度，至少为大约0.1度，至少为大约0.2度,至少为大约0.3度或者至少大约0.6度。切割角可以在包括上述的任一最小值和任一最大值的范围内。
应当认识到，切割角的方向也可以特殊控制。例如，切割角的方向可以有目的地朝向m面[1-100]a面[11-20]，它们的组合，或任何其他方向。根据另一实施方式，主体可以展现出一特定的切割角度变化（2β），此切割角度变化使用X’Pert Pro PANalytical设备通过X射线衍射测量。使用X’Pert Pro PANalytical设备，借助中心点和4个间隔90度的距离衬底主体中心22毫米（半径长度的95%）的点，切割角（α）可以通过X射线衍射决定。使用软件X’Pert Epitaxy v.4.2，基于X射线分析，可以计算得到沿着一直径的切割角变化（2β）。一般而言，此计算基于使用间隔为的四次ω扫描（有时也称摇摆曲线）。ω值在纵坐标Y而值在横坐标X的曲线图会显示出来。ωo的四个值（对应四次ω扫描的四个极大峰）相对它们的值（例如0°，90°，180°，270°）画出。至少包含这四个点的曲线图会按正弦函数拟合。函数的公式：ω=A+α*cos(Pi*(φ-C)/180)，这里“A”是常量（测到的不同ωo的平均值），“α”是切割值（单位是度），“C”是为了明确切割角相对方向的角。应当认识到，ω扫描分析过程中，探测器保持不动，样品绕ω轴转动。
切割角变化（2β）可以为不超过大约0.6度（正或负0.3度的β），例如不超过大约0.5度（+/-0.25度），不超过大约0.4度，不超过大约0.3度，不超过大约0.2度，不超过大约0.16度，不超过大约0.14度，或者甚至不超过大约0.1度，不超过大约0.08度，或者甚至不超过大约0.06度。尽管如此，横穿晶片的切割角变化可以为至少大约0.005度或至少大约0.008度。切割角变化可以在包含上述任一最小值和任一最大值的范围内。
主体可以包括III-V族材料，特别是含氮化物的材料，尤其是含镓的材料。某些实例中，主体可以是无支撑的氮化镓衬底，其基本上由氮化镓组成，而不含掺杂材料。
主体540可以这样形成，使得它在上表面544和后表面546之间的平均厚度为至少大约10微米。其他实例中，主体540的平均厚度可能更大，例如至少大约20微米，至少大约30微米，至少大约40微米，或者甚至至少大约50微米。尽管如此，主体540的平均厚度可能为不超过大约3毫米，例如不超过大约2毫米，不超过大约1毫米，不超过大约800微米，或者甚至不超过大约500微米，不超过大约300微米，不超过大约200微米，或者甚至不超过大约100微米。应当认识到，主体540可以具有在上述任一最大值和任一最小值之间的范围内的平均厚度。
根据一实施方式，结晶参考平面可以是a面，m面，或c面。特别是，结晶参考平面可以是向a面或m面倾斜的c面。应当认识到，结晶参考平面可以包括各种特定平面，例如，包括但不限于，c和c极性面（0002）和（000-2），非极性面例如m面族{1-100}，a面族{11-20}，或半极性面例如{11-22}，{10-12}，{30-31}，{20-21}或{30-3-1}。
根据此实施方式的某些无支撑主体可以拥有特定的物理弓曲。弓曲可以被测量为根据限定为针对衬底表面的最佳最小二乘拟合的平面的表面最大偏差。这就是说，例如，主体540的曲率可以显然很小，实质上几乎没有展现出弓曲。根据一实施方式，主体540可以拥有相当于曲率半径为至少大约1.5米的弓曲。其他情况下，主体285的弓曲可以相当于至少大约1.8米的曲率半径，至少大约2米，至少大约2.5米，至少大约3米，至少大约5米，至少大约10米，至少大约50米，至少大约100米，或者甚至至少大约200米。
另外，根据本文中实施方式工艺生成的主体可以具有特定总厚度变化（TTV）。例如，TTV可以不超过大约50μm，例如不超过大约20μm，不超过大约10μm，不超过大约5μm，或者甚至不超过大约2μm。TTV可以通过SygmaTech提供的标准测量工具测量。而在某些实例中，TTV可以为至少大约5μm，例如至少大约10μm，或至少大约15μm。应当认识到，主体540可以具有在上述任一最小值和任一最大值之间的范围内的TTV。
一般而言，主体540可以具有有一特定直径的碟状形状。例如，主体的直径可以为至少大约2英寸（5.1厘米），至少大约3英寸（7.6厘米），至少大约10厘米（约4英寸），至少大约15厘米（约6英寸），至少大约20厘米（约8英寸）或者甚至至少大约30厘米（约12英寸）。
在此实施方式的一特定方面，对于100x100μm2的面积，主体540可以具有不超过大约1微米，不超过大约0.1微米，不超过大约0.05微米，不超过大约0.01微米，不超过大约0.001微米（1纳米）或者甚至不超过0.0001微米（0.1纳米）的上表面544和/或后表面546的平均表面粗糙度（Ra）。
显然，半导体衬底280的主体285可以这样形成，以具有一特定的结晶弓曲。显然，物理弓曲可以直接通过测量手段测量，结晶弓曲可以通过X射线衍射测量结晶曲率半径得到。物理弓曲和结晶弓曲可以是一样的，而更多的时候，取决于加工工艺，物理弓曲和结晶弓曲可以是明显不同的。
结晶弓曲测量为半导体衬底的主体中结晶材料的曲率，作为从完全的平面结晶形态的偏离。通过X射线衍射的晶体测量，是按照Paul F.Fewster所著的“X-ray scattering from semiconductors”中的4.3.5章公开的方法，基于得到曲率的公式4.12，ρ=(x1-x2)/(ω1-ω2)，这里“ρ”是曲率半径，“x”是样品上的位置，而“ω”是在此位置上的最大衍射峰的角位置。这就是说，例如，主体285的曲率可以显然很小，实质上几乎没有展现出弓曲。根据一实施方式，主体285可以拥有小于大约200微米的结晶弓曲。其他实例中，弓曲可以更小，例如不超过大约100微米，不超过大约75微米，不超过大约50微米，不超过大约25微米，不超过大约10微米或者甚至不超过大约2微米。使用X’PertPro PANalytical设备，通过X射线衍射，可以测量曲率半径ρ。对于直径2英寸的晶片，曲率（ρ）由直径上40毫米范围内的9个ω扫描峰的位置决定
根据另一实施方式，使用本文中实施方式的方法可以生成无支撑衬底的生产批量。特别的，生产批量可以包括相对于彼此连续生成的至少20个衬底，而这些衬底不一定是从衬底的一更大的缓存中随机选择的，而缓存中的衬底是用同样的工艺生成的，并且意图拥有同样的几何和结晶特性。对于特定的实施方式，可以生成含至少20个衬底的生产批量，而其中每一个衬底都拥有本文所描述的特性。
另外，生产批量作为一个整体，可以拥有特定的性能。例如，衬底的生产批量可以拥有不超过大约1度的切割角的批量标准差。切割角的批量标准差可以是基于生产批量中每一个衬底的平均切割角（α）的标准差。这就是说，对于每一个衬底，计算平均切割角（α），根据对于20个衬底中每一个衬底在每一个衬底的中心计算出的平均切割角计算标准差。另一实施方式中，生产批量包括不超过大约0.05度，不超过大约0.03度，不超过大约0.02度，不超过大约0.01度，不超过大约0.005度，或者不超过大约0.001度的切割角的批量标准差（STα）。而在某些实例中，切割角的批量标准差可以为至少大约0.0001度或至少大约0.0005度。应当认识到，切割角的批量标准差可以在上述任一最小值和上述任一最大值之间的范围内。
衬底的生产批量也可以拥有切割角变化的标准差（ST2β）。生产批量的切割角变化的批量标准差（ST2β）是此生产批量中20个衬底的每一个衬底的平均切割角变化（2β）的标准差。这就是说，对于每一个衬底，可以计算切割角变化（2β），并且根据20个衬底中每一个衬底的平均切割角变化（2β），可以对于整个生产批量计算平均切割角变化的标准差（ST2β）。一实施方式中，生产批量包括不超过大约0.1度，不超过大约0.09度，不超过大约0.05度，不超过大约0.03度，不超过大约0.01度，不超过大约0.008度，不超过大约0.005度，或者不超过大约0.001度的切割角变化批量标准差。而在某些实例中，生产批量中切割角变化的批量标准差可以为至少大约0.0001度或至少大约0.0005度。应当认识到，生产批次的切割角变化可以在上述任一最小值和上述任一最大值之间的范围内。
已注意到，某些材料的共存，例如半导体材料（例如GaN）中铟（In）的共存可以随着切割角（α）变化。实际上，随着切割角增加，铟的共存效率可以下降。InxGa1-xN合金中的铟组分决定着发光二极管和激光管（LED和LD）的发射波长。根据工业标准，整个晶片上，波长变化范围不应该超过2纳米，而且标准差应该小于1纳米。根据蓝宝石衬底上报道的结果，0.5°的切割角会导致LED波长变化10纳米，而这是蓝光LED生产不能接受的。因此，为在整个晶片上控制LED发射光的波长在2纳米范围内，不论衬底尺寸大小，整个晶片上的切割角变化被控制到0.6度（+/-0.3度）以内。
本文所述的实施方式表现出了与现有技术状态的不同。某些体GaN衬底被生成时，这样的工艺一般包含无支撑GaN衬底的生成，接下来立即是加工工艺。另外，尽管GaN衬底的物理弓曲已被识别，衬底的结晶弓曲，特别是衬底直径上的切割角变化没有被有效地处理。此申请公开了一特定的使用一特定的特征组合的生成半导体衬底的工艺，包括有特定参数的成形工艺。生成工艺促进了无支撑III-V族衬底的生产，这里所说的无支撑III-V族衬底拥有具有特征的特定组合的主体，这些特征包括但不限于，切割角，切割角变化，弓曲，结晶弓曲，TTV，厚度，直径，表面粗糙度，结晶取向，等等。而且，本文实施方式的工艺已证明在生成衬底的生产批量时有益，这里所说的衬底拥有改善了的尺寸和结晶特性，包括例如，切割角偏差和切割角变化的批量标准差。
许多不同的方面和实施方式都是可能的。本文描述了这些方面和实施方式中的一些。阅读了说明书之后，本领域技术人员会认识到，这些方面和实施方式只是示意性的，并不限制本发明的范围。另外，本领域技术人员会理解，一些包含模拟电路的实施方式可以用数字电路相似地实施，反之亦然。实施方式可能依照下列任意一个或多个项目。
项目1.一种衬底，包含主体，所述主体包含III-V族材料并且具有上表面，所述主体包含定义在所述上表面与结晶参考面之间的切割角（α），所述主体还包含不超过大约0.6度的切割角变化（2β）。
项目2.根据权利要求1所述的衬底，其中，所述切割角（α）不超过大约2度，不超过大约1.5度，不超过大约1度，不超过大约0.8度，不超过大约0.6度，不超过大约0.4度，或不超过大约0.2度。
项目3.根据权利要求1所述的衬底，其中，所述切割角（α）为至少大约0.1度，至少大约0.2度，至少大约0.3度或者甚至至少大约0.6度。
项目4.根据权利要求1到3所述的衬底，其中，所述切割角变化（2β）不超过大约0.5度(+/-025度)，不超过大约0.4度，不超过大约0.3度，不超过大约0.2度，不超过大约0.16度，不超过大约0.14度，或者甚至不超过大约0.1度，不超过大约0.08度，或者甚至不超过大约0.06度。
项目5.根据权利要求1到4中的任意一项所述的衬底，其中，所述切割角变化（2β）为至少大约0.005度或至少大约0.008度。
项目6.根据权利要求1到5中的任意一项所述的衬底，其中，所述主体包含氮。
项目7.根据权利要求1到6中的任意一项所述的衬底，其中，所述主体包含镓。
项目8.根据权利要求1到5中的任意一项所述的衬底，其中，所述主体包含氮化镓。
项目9.根据权利要求8所述的衬底，其中，所述主体大体上由氮化镓组成。
项目10.根据权利要求1到9中的任意一项所述的衬底，其中，所述主体包含不超过大约3毫米，不超过大约2毫米，不超过大约1毫米，不超过大约800微米，不超过大约500微米，不超过大约400微米，不超过大约300微米，不超过大约200微米，或不超过大约100微米的平均厚度。
项目11.根据权利要求1到5中的任意一项所述的衬底，其中，所述上表面包含GaN晶体的Ga面。
项目12.根据权利要求1到11中的任意一项所述的衬底，其中，所述结晶参考面包含选自a面，m面，r面，c面和半极性面的平面。
项目13.根据权利要求12所述的衬底，其中，所述结晶参考面是c面。
项目14.根据权利要求1到11中的任意一项所述的衬底，其中，所述结晶参考面向选自a面，r面，m面和c面的结晶面倾斜。
项目15.根据权利要求1到14中的任意一项所述的衬底，其中，所述主体包含弓曲，所述弓曲定义了至少大约1.5米，至少大约1.8米，至少大约2米，至少大约2.5米，至少大约3米，至少大约5米，至少大约10米，至少大约50米，至少大约100米，或者甚至至少大约200米的曲率半径。
项目16.根据权利要求1到15中的任意一项所述的衬底，其中，所述主体包含与所述上表面相对的后表面。
项目17.根据权利要求16所述的衬底，其中，所述后表面包含GaN晶体的N面。
项目18.根据权利要求1到17中的任意一项所述的衬底，其中，所述主体包含不超过大约5微米的平行度。
项目19.根据权利要求1到18中的任意一项所述的衬底，其中，所述主体包含至少大约5.1厘米，至少大约7.6厘米，或至少大约10厘米的直径。
项目20.根据权利要求1到19中的任意一项所述的衬底，其中，所述主体包含不超过大约1微米，不超过大约0.1微米，不超过大约0.05微米，不超过大约0.001微米或甚至不超过大约0.1纳米的平均表面粗糙度。
项目21.根据权利要求1到20中的任意一项所述的衬底，其中，所述上表面包含不超过大约1x108cm-2，不超过大约5x107cm-2，不超过大约1x107cm-2，不超过大约5x106cm-2，或不超过大约1x106cm-2的缺陷密度。
项目22.一种包含至少20个衬底的衬底生产批量，所述批量中每一个衬底包含主体，所述主体包含III-V族材料并且具有上表面，所述主体包含切割角（α），所述切割角定义在所述上表面和结晶参考面之间，所述主体还包含不超过大约0.6度的切割角变化（2β）。
项目23.根据权利要求22所述的衬底生产批量，其中，所述生产批量中的每一衬底的主体包含氮。
项目24.根据权利要求22或23所述的衬底生产批量，其中，所述生产批量中的每一衬底的主体包含镓。
项目25.根据权利要求22所述的衬底生产批量，其中，所述生产批量中的每一衬底的主体包含氮化镓。
项目26.根据权利要求22所述的衬底生产批量，其中，所述生产批量中的每一衬底的主体的上表面包含GaN晶体的Ga面。
项目27.根据权利要求22到26中的任意一项所述的衬底生产批量，其中，所述结晶参考面是c面。
项目28.根据权利要求22到27中的任意一项所述的衬底生产批量，其中，所述生产批量中每一衬底的主体包含弓曲，所述弓曲定义至少大约1.5米，至少大约1.8米，至少大约2米，至少大约2.5米，至少大约3米，至少大约5米，至少大约10米，至少大约50米，至少大约100米，或者甚至至少大约200米的曲率半径。
项目29.根据权利要求22到28中的任意一项所述的衬底生产批量，其中，所述生产批量中每一衬底的主体包含不超过大约3微米的总厚度变化（TTV）。
项目30.根据权利要求22到29中的任意一项所述的衬底生产批量，其中，所述生产批量中每一衬底的主体包含至少大约5.1厘米或至少大约7.6厘米的直径。
项目31.根据权利要求22到30中的任意一项所述的衬底生产批量，其中，所述切割角变化（2β）不超过大约0.5度（+/-025度），不超过大约0.4度，不超过大约0.3度，不超过大约0.2度，不超过大约0.16度，不超过大约0.14度，或者甚至不超过大约0.1度，不超过大约0.08度，或者甚至不超过大约0.06度。
项目32.根据权利要求22到31中的任意一项所述的衬底生产批量，其中，所述切割角变化（2β）为至少大约0.005度或至少大约0.008度。
项目33.根据权利要求22到32中的任意一项所述的衬底生产批量，其中，所述切割角（α）不超过大约2度，不超过大约1.5度，不超过大约1度，不超过大约0.8度，或不超过大约0.6度。
项目34.根据权利要求22到33中的任意一项所述的衬底生产批量，其中，所述切割角（α）为至少大约0.1度，至少大约0.2度，至少大约0.3度或甚至至少大约0.6度。
项目35.根据权利要求22到34中的任意一项所述的衬底生产批量，其中，所述生产批量包括不超过大约0.05度，不超过大约0.03度，不超过大约0.02度，不超过大约0.01度，不超过大约0.005度，或不超过大约0.001度，并至少大约0.0001度或至少为大约0.0005度的切割角的批量标准差（STα）。
项目36.根据权利要求22到35中的任意一项所述的衬底生产批量，其中，所述生产批量包括不超过大约0.1度，不超过大约0.09度，不超过大约0.05度，不超过大约0.03度，不超过大约0.01度，不超过大约0.008度，不超过大约0.005度，或不超过大约0.001度，并至少大约0.0001度或至少大约0.0005度的，在所述批量的所有衬底之间的切割角变化的标准差（ST2β）。
项目37.一种生成衬底的方法，包括提供包含III-V族材料的主体，所述主体具有上表面和与所述上表面相对的后表面；并且包括成形所述主体以改变所述主体的物理弓曲和所述主体的结晶弓曲。
项目38.根据权利要求37所述的方法，其中，成形包括施加轴向力到所述主体。
项目39.根据权利要求38所述的方法，其中，所述轴向力在与由所述上表面所定义的平面垂直的方向上施加。
项目40.根据权利要求38或39所述的方法，其中，所述轴向力足以平整化晶片。
项目41.根据权利要求38到40中的任意一项所述的方法，其中，所述轴向力不超过大约1000N。
项目42.根据权利要求38到41中的任意一项所述的方法，其中，所述轴向力优先地施加到所述主体的中心部分或外围部分的其中之一。
项目43.根据权利要求38到42中的任意一项所述的方法，其中，根据所述主体的曲率，所述轴向力优先地施加到所述主体的中心部分或外围部分的其中之一。
项目44.根据权利要求37到43中的任意一项所述的方法，其中，成形还包含将所述主体粘合到平整姿态。
项目45.根据权利要求44所述的方法，其中，粘合包含将所述主体束缚到成形压板，同时在所述主体上施加力以改变物理弓曲和结晶弓曲。
项目46.根据权利要求44或45所述的方法，其中，粘合包含使用粘合材料将所述主体粘贴到成形压板。
项目47.根据权利要求46所述的方法，其中，所述粘合材料包含有机材料。
项目48.根据权利要求47所述的方法，其中，所述粘合材料包含蜡。
项目49.根据权利要求37到48中的任意一项所述的方法，其中，成形包含加热所述主体和粘合材料到足以改变所述粘合材料至液相的温度。
项目50.根据权利要求49所述的方法，其中，成形还包含加热后的冷却所述主体，以固化所述粘合材料至固相并且将所述主体粘合到压板。
项目51.根据权利要求37到50中的任意一项所述的方法，其中，成形包含以至少大约40℃，至少大约50℃，至少大约60℃，至少大约70℃，至少大约80℃，或至少大约90℃的温度加热所述主体。
项目52.根据权利要求37到51中的任意一项所述的方法，其中，成形包含压缩所述主体。
项目53.根据权利要求37到52中的任意一项所述的方法，其中，压缩所述主体包括在结合于上表面的上压板和结合于所述后表面的下压板之间挤压所述主体。
项目54.根据权利要求53所述的方法，其中，成形包含在压缩所述主体的过程中粘贴所述主体到下压板。
项目55.根据权利要求54所述的方法，其中，粘贴包含可移除地结合所述主体到所述下压板。
项目56.根据权利要求54或55所述的方法，其中，粘贴包含在所述主体的后表面上放置粘贴材料。
项目57.根据权利要求37到56中的任意一项所述的方法，其中，成形包含，基于公式ΔBow=[(h1-h2)/h1)]，减小所述弓曲至少10%，其中h1是成型前所述主体的弓曲而h2是成形后所述晶片的弓曲。
项目58.根据权利要求37到57中的任意一项所述的方法，其中，成形之后，所述主体包含切割角，所述切割角被定义在所述上表面和结晶参考面之间。
项目59.根据权利要求58所述的方法，其中，成形之后，所述切割角（α）不超过大约2度，不超过大约1.5度，不超过大约1度，不超过大约0.8度，或不超过大约0.6度。
项目60.根据权利要求58或59所述的方法，其中，成形之后，主体包含切割角变化（2β），所述切割角变化不超过大约0.5度(+/-025度)，不超过大约0.4度，不超过大约0.3度，不超过大约0.2度，不超过大约0.16度，不超过大约0.14度，或者甚至不超过大约0.1度，不超过大约0.08度，或者甚至不超过大约0.06度。
项目61.根据权利要求37到60所述的任意一项方法，还包含通过III-V族材料的外延生长生成所述主体。
项目62.根据权利要求61所述的方法，其中，生成所述主体包括III-V族材料在衬底上的异质外延生长。
本文中，为清晰起见而在分开的实施方式中描述的某些特征，也可能在一个单独的实施方式中组合提供。相反地，为简洁起见而在一个单独的实施方式中描述的多种特征，也可能分开提供或以子组合的形式提供。另外，阐明范围时提及的数值包括该范围内的每一个数值。
上面所述的益处，其他优点，以及问题的解决方案是针对特定的实施方式的。然而，可能导致任何益处，优点，或解决方案出现的或变得更为显著的益处，优点，问题的解决方案，不会被解释为任何或全部权利要求的决定性的，必须的，或本质的特征。
前述事项中，提及的特定的实施方式以及某些部件的连接都是示意性的。应当认识到，提到被结合或连接的部件，是为了公开上述部件间的直接连接，或通过一个或多个介于中间的部件的间接连接，应当认识到，这是为了执行本文所述的方法。同样地，上面公开的主题被认为是示意性的，而不是限制性的，从属权利要求意图覆盖在本发明真正范围内的所有这样的变型，增强，和其他实施方式。这样，在法律允许的最大限度下，本发明的范围由下面权利要求及其等同形式的最宽泛的可允许的解释决定，而不会被前述的具体描述所限制或限定。
遵照专利法提供了发明摘要，应当理解为，此摘要不会用以解释或限定权利要求的范围或含义。另外，前述的具体描述中，为了本公开行文方便，多种特性可能被组合起来，或在一个单独的实施方式中描述。本公开不能被解释为有这样的意图，要求的实施方式需要除每一权利要求所述的特征外的其他特征。而是，如同下面的权利要求反映的，发明题材涉及的特征可能少于任一公开的实施方式的全部特征。这样，下面的权利要求被包含于具体实施方式，每一权利要求本身分别限定要求的主题。
权利要求书(按照条约第19条的修改)
1.一种衬底，包含：
主体，所述主体包含III-V族材料并且具有上表面，所述主体包含定义在所述上表面与结晶参考面之间的切割角（α），所述主体还包含不超过大约0.6度的切割角变化（2β）。
2.根据权利要求1所述的衬底，其中，所述切割角变化（2β）至少大约0.005度或至少大约0.008度，并且不超过大约0.5度(+/-025度)，不超过大约0.4度，不超过大约0.3度，不超过大约0.2度，不超过大约0.16度，不超过大约0.14度，或者甚至不超过大约0.1度，不超过大约0.08度，或者甚至不超过大约0.06度。
3.根据权利要求1到2中的任意一项所述的衬底，其中，所述主体包含不超过大约3毫米，不超过大约2毫米，不超过大约1毫米，不超过大约800微米，不超过大约500微米，不超过大约400微米，不超过大约300微米，不超过大约200微米，或不超过大约100微米的平均厚度。
4.根据权利要求1到3中的任意一项所述的衬底，其中，所述主体包含弓曲，所述弓曲定义了至少大约1.5米，至少大约1.8米，至少大约2米，至少大约2.5米，至少大约3米，至少大约5米，至少大约10米，至少大约50米，至少大约100米，或者甚至至少大约200米的曲率半径。
5.根据权利要求1到4中的任意一项所述的衬底，其中，所述主体包含至少大约5.1厘米，至少大约7.6厘米，或至少大约10厘米的直径。
6.一种包含至少20个衬底的衬底生产批量，所述批量中每一个衬底包含主体，所述主体包含III-V族材料并且具有上表面，所述主体包含一切割角（α），所述切割角定义在所述上表面和结晶参考面之间，所述主体还包含一不超过大约0.6度的切割角变化（2β）。
7.根据权利要求6所述的生产批量，其中，所述生产批量中的每一衬底的主体包含氮化镓。
8.根据权利要求6到7中的任意一项所述的生产批量，其中，所述生产批量中的每一衬底的主体包含不超过大约3微米的总厚度变化（TTV）。
9.根据权利要求6到8中的任意一项所述的生产批量，其中，所述生产批量中的每一衬底的主体包含至少大约5.1厘米或至少大约7.6厘米的直径。
10.根据权利要求6到9中的任意一项所述的衬底生产批量，其中，所述切割角变化（2β）不超过大约0.5度（+/-025度），不超过大约0.4度，不超过大约0.3度，不超过大约0.2度，不超过大约0.16度，不超过大约0.14度，或者甚至不超过大约0.1度，不超过大约0.08度，或者甚至不超过大约0.06度。
11.根据权利要求6到10中的任意一项所述的衬底生产批量，其中，所述切割角变化（2β）为至少大约0.005度或至少大约0.008度。
12.一种生成衬底的方法，包括：
提供包含III-V族材料的主体，所述主体具有上表面和与所述上表面相对的后表面；并且
成形所述主体以改变所述主体的物理弓曲和所述主体的结晶弓曲。
13.根据权利要求11所述的方法，其中，所述成形包括施加轴向力到所述主体。
14.根据权利要求12所述的方法，其中，所述轴向力在与由所述上表面所定义的平面垂直的方向上施加。
15.根据权利要求12或13所述的方法，其中，所述轴向力足以平整化晶片。

Claims (62)

1.一种衬底，包含：
主体，所述主体包含III-V族材料并且具有上表面，所述主体包含定义在所述上表面与结晶参考面之间的切割角（α），所述主体还包含不超过大约0.6度的切割角变化（2β）。
2.根据权利要求1所述的衬底，其中，所述切割角（α）不超过大约2度，不超过大约1.5度，不超过大约1度，不超过大约0.8度，不超过大约0.6度，不超过大约0.4度，或不超过大约0.2度。
3.根据权利要求1所述的衬底，其中，所述切割角（α）为至少大约0.1度，至少大约0.2度，至少大约0.3度或者甚至至少大约0.6度。
4.根据权利要求1到3所述的衬底，其中，所述切割角变化（2β）不超过大约0.5度(+/-025度)，不超过大约0.4度，不超过大约0.3度，不超过大约0.2度，不超过大约0.16度，不超过大约0.14度，或者甚至不超过大约0.1度，不超过大约0.08度，或者甚至不超过大约0.06度。
5.根据权利要求1到4中的任意一项所述的衬底，其中，所述切割角变化（2β）为至少大约0.005度或至少大约0.008度。
6.根据权利要求1到5中的任意一项所述的衬底，其中，所述主体包含氮。
7.根据权利要求1到6中的任意一项所述的衬底，其中，所述主体包含镓。
8.根据权利要求1到5中的任意一项所述的衬底，其中，所述主体包含氮化镓。
9.根据权利要求8所述的衬底，其中，所述主体大体上由氮化镓组成。
10.根据权利要求1到9中的任意一项所述的衬底，其中，所述主体包含不超过大约3毫米，不超过大约2毫米，不超过大约1毫米，不超过大约800微米，不超过大约500微米，不超过大约400微米，不超过大约300微米，不超过大约200微米，或不超过大约100微米的平均厚度。
11.根据权利要求1到5中的任意一项所述的衬底，其中，所述上表面包含GaN晶体的Ga面。
12.根据权利要求1到11中的任意一项所述的衬底，其中，所述结晶参考面包含选自a面，m面，r面，c面和半极性面的平面。
13.根据权利要求12所述的衬底，其中，所述结晶参考面是c面。
14.根据权利要求1到11中的任意一项所述的衬底，其中，所述结晶参考面向选自a面，r面，m面和c面的结晶面倾斜。
15.根据权利要求1到14中的任意一项所述的衬底，其中，所述主体包含弓曲，所述弓曲定义了至少大约1.5米，至少大约1.8米，至少大约2米，至少大约2.5米，至少大约3米，至少大约5米，至少大约10米，至少大约50米，至少大约100米，或者甚至至少大约200米的曲率半径。
16.根据权利要求1到15中的任意一项所述的衬底，其中，所述主体包含与所述上表面相对的后表面。
17.根据权利要求16所述的衬底，其中，所述后表面包含GaN晶体的N面。
18.根据权利要求1到17中的任意一项所述的衬底，其中，所述主体包含不超过大约5微米的平行度。
19.根据权利要求1到18中的任意一项所述的衬底，其中，所述主体包含至少大约5.1厘米，至少大约7.6厘米，或至少大约10厘米的直径。
20.根据权利要求1到19中的任意一项所述的衬底，其中，所述主体包含不超过大约1微米，不超过大约0.1微米，不超过大约0.05微米，不超过大约0.001微米或甚至不超过大约0.1纳米的平均表面粗糙度。
21.根据权利要求1到20中的任意一项所述的衬底，其中，所述上表面包含不超过大约1x108cm-2，不超过大约5x107cm-2，不超过大约1x107cm-2，不超过大约5x106cm-2，或不超过大约1x106cm-2的缺陷密度。
22.一种包含至少20个衬底的衬底生产批量，所述批量中每一个衬底包含主体，所述主体包含III-V族材料并且具有上表面，所述主体包含切割角（α），所述切割角定义在所述上表面和结晶参考面之间，所述主体还包含不超过大约0.6度的切割角变化（2β）。
23.根据权利要求22所述的衬底生产批量，其中，所述生产批量中的每一衬底的主体包含氮。
24.根据权利要求22或23所述的衬底生产批量，其中，所述生产批量中的每一衬底的主体包含镓。
25.根据权利要求22所述的衬底生产批量，其中，所述生产批量中的每一衬底的主体包含氮化镓。
26.根据权利要求22所述的衬底生产批量，其中，所述生产批量中的每一衬底的主体的上表面包含GaN晶体的Ga面。
27.根据权利要求22到26中的任意一项所述的衬底生产批量，其中，所述结晶参考面是c面。
28.根据权利要求22到27中的任意一项所述的衬底生产批量，其中，所述生产批量中每一衬底的主体包含弓曲，所述弓曲定义至少大约1.5米，至少大约1.8米，至少大约2米，至少大约2.5米，至少大约3米，至少大约5米，至少大约10米，至少大约50米，至少大约100米，或者甚至至少大约200米的曲率半径。
29.根据权利要求22到28中的任意一项所述的衬底生产批量，其中，所述生产批量中每一衬底的主体包含不超过大约3微米的总厚度变化（TTV）。
30.根据权利要求22到29中的任意一项所述的衬底生产批量，其中，所述生产批量中每一衬底的主体包含至少大约5.1厘米或至少大约7.6厘米的直径。
31.根据权利要求22到30中的任意一项所述的衬底生产批量，其中，所述切割角变化（2β）不超过大约0.5度（+/-025度），不超过大约0.4度，不超过大约0.3度，不超过大约0.2度，不超过大约0.16度，不超过大约0.14度，或者甚至不超过大约0.1度，不超过大约0.08度，或者甚至不超过大约0.06度。
32.根据权利要求22到31中的任意一项所述的衬底生产批量，其中，所述切割角变化（2β）为至少大约0.005度或至少大约0.008度。
33.根据权利要求22到32中的任意一项所述的衬底生产批量，其中，所述切割角（α）不超过大约2度，不超过大约1.5度，不超过大约1度，不超过大约0.8度，或不超过大约0.6度。
34.根据权利要求22到33中的任意一项所述的衬底生产批量，其中，所述切割角（α）为至少大约0.1度，至少大约0.2度，至少大约0.3度或至少甚至大约0.6度。
35.根据权利要求22到34中的任意一项所述的衬底生产批量，其中，所述生产批量包括不超过大约0.05度，不超过大约0.03度，不超过大约0.02度，不超过大约0.01度，不超过大约0.005度，或不超过大约0.001度，并至少为大约0.0001度或至少为大约0.0005度的切割角的批量标准差（STα）。
36.根据权利要求22到35中的任意一项所述的衬底生产批量，其中，所述生产批量包括不超过大约0.1度，不超过大约0.09度，不超过大约0.05度，不超过大约0.03度，不超过大约0.01度，不超过大约0.008度，不超过大约0.005度，或不超过大约0.001度，并至少大约0.0001度或至少大约0.0005度的，在所述批量的所有衬底之间的切割角变化的标准差（ST2β）。
37.一种生成衬底的方法，包括：
提供包含III-V族材料的主体，所述主体具有上表面和与所述上表面相对的后表面；并且
成形所述主体以改变所述主体的物理弓曲和所述主体的结晶弓曲。
38.根据权利要求37所述的方法，其中，成形包括施加轴向力到所述主体。
39.根据权利要求38所述的方法，其中，所述轴向力在与由所述上表面所定义的平面垂直的方向上施加。
40.根据权利要求38或39所述的方法，其中，所述轴向力足以平整化晶片。
41.根据权利要求38到40中的任意一项所述的方法，其中，所述轴向力不超过大约1000N。
42.根据权利要求38到41中的任意一项所述的方法，其中，所述轴向力优先地施加到所述主体的中心部分或外围部分的其中之一。
43.根据权利要求38到42中的任意一项所述的方法，其中，根据所述主体的曲率，所述轴向力优先地施加到所述主体的中心部分或外围部分的其中之一。
44.根据权利要求37到43中的任意一项所述的方法，其中，成形还包含将所述主体粘合到平整姿态。
45.根据权利要求44所述的方法，其中，粘合包含将所述主体束缚到成形压板，同时在所述主体上施加力以改变物理弓曲和结晶弓曲。
46.根据权利要求44或45所述的方法，其中，粘合包含使用粘合材料将所述主体粘贴到成形压板。
47.根据权利要求46所述的方法，其中，所述粘合材料包含有机材料。
48.根据权利要求47所述的方法，其中，所述粘合材料包含蜡。
49.根据权利要求37到48中的任意一项所述的方法，其中，成形包含：
加热所述主体和粘合材料到足以改变所述粘合材料至液相的温度。
50.根据权利要求49所述的方法，其中，成形还包含：
加热后的冷却所述主体，以固化所述粘合材料至固相并且将所述主体粘合到压板。
51.根据权利要求37到50中的任意一项所述的方法，其中，成形包含以至少大约40℃，至少大约50℃，至少大约60℃，至少大约70℃，至少大约80℃，或至少大约90℃的温度加热所述主体。
52.根据权利要求37到51中的任意一项所述的方法，其中，成形包含压缩所述主体。
53.根据权利要求37到52中的任意一项所述的方法，其中，压缩所述主体包括在结合于上表面的上压板和结合于所述后表面的下压板之间挤压所述主体。
54.根据权利要求53所述的方法，其中，成形包含在压缩所述主体的过程中粘贴所述主体到下压板。
55.根据权利要求54所述的方法，其中，粘贴包含可移除地结合所述主体到所述下压板。
56.根据权利要求54或55所述的方法，其中，粘贴包含在所述主体的后表面上放置粘贴材料。
57.根据权利要求37到56中的任意一项所述的方法，其中，成形包含，基于公式ΔBow=[(h1-h2)/h1)]，减小所述弓曲至少10%，其中h1是成型前所述主体的弓曲而h2是成形后所述晶片的弓曲。
58.根据权利要求37到57中的任意一项所述的方法，其中，成形之后，所述主体包含切割角，所述切割角被定义在所述上表面和结晶参考面之间。
59.根据权利要求58所述的方法，其中，成形之后，所述切割角（α）不超过大约2度，不超过大约1.5度，不超过大约1度，不超过大约0.8度，或不超过大约0.6度。
60.根据权利要求58或59所述的方法，其中，成形之后，主体包含切割角变化（2β），所述切割角变化不超过大约0.5度(+/-025度)，不超过大约0.4度，不超过大约0.3度，不超过大约0.2度，不超过大约0.16度，不超过大约0.14度，或者甚至不超过大约0.1度，不超过大约0.08度，或者甚至不超过大约0.06度。
61.根据权利要求37到60所述的任意一项方法，还包含通过III-V族材料的外延生长生成所述主体。
62.根据权利要求61所述的方法，其中，生成所述主体包括III-V族材料在衬底上的异质外延生长。
CN201280047605.5A 2011-09-30 2012-09-28 具有特定结晶特征的iii‑v族衬底材料及其制备方法 Active CN103959437B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161541334P 2011-09-30 2011-09-30
US61/541,334 2011-09-30
PCT/US2012/057931 WO2013049578A2 (en) 2011-09-30 2012-09-28 Group iii-v substrate material with particular crystallographic features and methods of making

Publications (2)

Publication Number Publication Date
CN103959437A true CN103959437A (zh) 2014-07-30
CN103959437B CN103959437B (zh) 2017-08-01

Family

ID=47991736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280047605.5A Active CN103959437B (zh) 2011-09-30 2012-09-28 具有特定结晶特征的iii‑v族衬底材料及其制备方法

Country Status (6)

Country Link
US (1) US8916456B2 (zh)
EP (1) EP2761645A4 (zh)
JP (1) JP6158190B2 (zh)
KR (1) KR101978536B1 (zh)
CN (1) CN103959437B (zh)
WO (1) WO2013049578A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114026274A (zh) * 2019-07-01 2022-02-08 三菱化学株式会社 块状GaN晶体、c面GaN晶片及块状GaN晶体的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455229B2 (en) * 2012-04-27 2016-09-27 Namiki Seimitsu Houseki Kabushiki Kaisha Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
WO2014042054A1 (ja) * 2012-09-11 2014-03-20 株式会社トクヤマ 窒化アルミニウム基板およびｉｉｉ族窒化物積層体
US9275861B2 (en) 2013-06-26 2016-03-01 Globalfoundries Inc. Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures
JP6191534B2 (ja) * 2014-05-01 2017-09-06 信越半導体株式会社 ウエハのそりの評価方法及びウエハの選別方法
KR20160076265A (ko) * 2014-12-22 2016-06-30 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
JP6714431B2 (ja) * 2016-05-27 2020-06-24 株式会社サイオクス 結晶基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1541287A (zh) * 2001-06-08 2004-10-27 高表面质量的GaN晶片及其生产方法
US20110092052A1 (en) * 2006-08-03 2011-04-21 Sumitomo Electric Industries, Ltd. Method of fabricating single crystal gallium nitride semiconductor substrate, nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902616B1 (en) 1995-07-19 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
KR100227924B1 (ko) 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JPH09270400A (ja) 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3620554B2 (ja) 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
US6442975B1 (en) 1996-12-26 2002-09-03 Hoya Corporation Method of manufacturing thin-plate glass article, method of manufacturing glass substrate for information recording medium, and method of manufacturing magnetic recording medium
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
DE19905737C2 (de) 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6489636B1 (en) 2001-03-29 2002-12-03 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
JP4380294B2 (ja) 2003-10-29 2009-12-09 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板
JP4232605B2 (ja) 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP4691911B2 (ja) * 2004-06-11 2011-06-01 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
WO2006106928A1 (ja) * 2005-03-31 2006-10-12 Sanyo Electric Co., Ltd. 窒化ガリウム系化合物半導体レーザ素子の製造方法及び窒化ガリウム系化合物半導体レーザ素子
US7405430B2 (en) 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
JP2007161534A (ja) * 2005-12-14 2007-06-28 Sumitomo Electric Ind Ltd 窒化物半導体結晶基板の製造方法
US20120161287A1 (en) 2006-01-20 2012-06-28 Japan Science And Technology Agency METHOD FOR ENHANCING GROWTH OF SEMI-POLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
JP2007284283A (ja) * 2006-04-14 2007-11-01 Hitachi Cable Ltd ＧａＮ単結晶基板の加工方法及びＧａＮ単結晶基板
JP4814731B2 (ja) 2006-08-30 2011-11-16 株式会社日立ハイテクノロジーズ 基板保持装置、検査または処理の装置、基板保持方法、検査または処理の方法および検査装置
JP5599547B2 (ja) 2006-12-01 2014-10-01 Ｍｉｐｏｘ株式会社 硬質結晶基板研磨方法及び油性研磨スラリー
US20080224268A1 (en) * 2007-03-13 2008-09-18 Covalent Materials Corporation Nitride semiconductor single crystal substrate
US8323072B1 (en) 2007-03-21 2012-12-04 3M Innovative Properties Company Method of polishing transparent armor
EP2003696B1 (en) 2007-06-14 2012-02-29 Sumitomo Electric Industries, Ltd. GaN substrate, substrate with epitaxial layer, semiconductor device and method of manufacturing GaN substrate
TWI604512B (zh) 2007-06-15 2017-11-01 美國加利福尼亞大學董事會 非極性三族氮化物膜、使用其製造之裝置及生長其之方法
JP2010536181A (ja) 2007-08-08 2010-11-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア ミスカット基板上に成長した平面型非極性ｍ平面ｉｉｉ族窒化物薄膜
JP2010205835A (ja) 2009-03-02 2010-09-16 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体光素子、窒化ガリウム系半導体光素子を製造する方法、及びエピタキシャルウエハ
JP5212283B2 (ja) * 2009-07-08 2013-06-19 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1541287A (zh) * 2001-06-08 2004-10-27 高表面质量的GaN晶片及其生产方法
US20110092052A1 (en) * 2006-08-03 2011-04-21 Sumitomo Electric Industries, Ltd. Method of fabricating single crystal gallium nitride semiconductor substrate, nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y. ISOBE, ET AL.: "Growth of AlGaN/GaN heterostructure on vicinal m-plane free-standing GaN substrates prepared by the Na flux method", 《PHYS. STATUS SOLIDI A》, vol. 208, 22 March 2011 (2011-03-22) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114026274A (zh) * 2019-07-01 2022-02-08 三菱化学株式会社 块状GaN晶体、c面GaN晶片及块状GaN晶体的制造方法

Also Published As

Publication number Publication date
US8916456B2 (en) 2014-12-23
KR101978536B1 (ko) 2019-05-14
KR20140096046A (ko) 2014-08-04
EP2761645A4 (en) 2015-06-10
WO2013049578A4 (en) 2013-07-04
JP2014534941A (ja) 2014-12-25
WO2013049578A2 (en) 2013-04-04
US20130082279A1 (en) 2013-04-04
JP6158190B2 (ja) 2017-07-05
CN103959437B (zh) 2017-08-01
WO2013049578A3 (en) 2013-05-23
EP2761645A2 (en) 2014-08-06

Similar Documents

Publication Publication Date Title
CN103959437A (zh) 具有特定结晶特征的iii-v族衬底材料及其制备方法
US7883996B2 (en) Method of fabricating single crystal gallium nitride semiconductor substrate, nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
US9312129B2 (en) Group III-V substrate material with particular crystallographic features and methods of making
CA2884169C (en) Aluminum nitride substrate and group-iii nitride laminate
US20070284696A1 (en) Nitride Semiconductor Substrate
US9209018B2 (en) Semiconductor substrate and method of manufacturing
US9064685B2 (en) Semiconductor substrate and method of forming
JP6636330B2 (ja) バッファ薄層を伴うｉｉｉ−ｖ族基板材料及び製造方法
US20230119023A1 (en) Free-standing substrate for epitaxial crystal growth, and functional element
CN104205292B (zh) 形成无支撑的半导体晶片的方法
TW202415491A (zh) 平坦化半導體層之裝置及製造半導體裝置之方法
CN117810321A (zh) 包括应变解耦子堆叠体的硅上氮化镓外延晶片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220921

Address after: Daejeon, Korea

Patentee after: ivy engineering Co.,Ltd.

Address before: Kolb Watt, France

Patentee before: SAINT-GOBAIN CRISTAUX ET DETECTEURS

TR01 Transfer of patent right