CN103955250A - 一种具有高电源抑制比的带隙基准电路 - Google Patents

一种具有高电源抑制比的带隙基准电路 Download PDF

Info

Publication number
CN103955250A
CN103955250A CN201410101126.8A CN201410101126A CN103955250A CN 103955250 A CN103955250 A CN 103955250A CN 201410101126 A CN201410101126 A CN 201410101126A CN 103955250 A CN103955250 A CN 103955250A
Authority
CN
China
Prior art keywords
power supply
band
gap reference
current
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410101126.8A
Other languages
English (en)
Other versions
CN103955250B (zh
Inventor
马军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shang Rui Microelectronics (shanghai) Co Ltd
Original Assignee
Shang Rui Microelectronics (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shang Rui Microelectronics (shanghai) Co Ltd filed Critical Shang Rui Microelectronics (shanghai) Co Ltd
Priority to CN201410101126.8A priority Critical patent/CN103955250B/zh
Publication of CN103955250A publication Critical patent/CN103955250A/zh
Application granted granted Critical
Publication of CN103955250B publication Critical patent/CN103955250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种具有高电源抑制比的带隙基准电路，包含带隙基准核心电路和隔离电源扰动的电流镜，可以减少电源扰动到带隙基准输出耦合路径的数目，增大电源扰动到带隙基准输出耦合路径上的衰减，并采用电源扰动经过衰减的局部电源给差分运算放大器供电有效提高了电源抑制比。

Description

一种具有高电源抑制比的带隙基准电路
技术领域
本发明涉及半导体集成电路，特别涉及一种具有高电源抑制比的带隙基准电路。
背景技术
随着系统功能日益复杂，集成度越来越高，电源扰动也越来越严重，对电路抗电源扰动能力的要求也越来越高。模拟电路的许多应用都要求有电压基准。作为系统的信号参考基准，具有高电源抑制比的电压基准显得更加重要。
常见的带隙基准电路如图2所示，利用pn结正向导通电压的负温度系数，和两个不同电流密度pn结正向导通电压差的正温度系数，按一定比例作代数求和运算，使正负温度系数相互抵消，得到具有零温度系数的电压。常见的情况是，带隙基准核心电路、所使用的运算放大器直接连接在外部电源上，系统电源的扰动很容易耦合到输出基准电压中。由于电路结构的缺陷，这种方法得到的基准电压一般都有电源抑制比较低的缺点。
发明内容
本发明解决的问题是，常见带隙基准电路的电源抑制比过低的问题。
为了解决上述问题，本发明公开了一种具有高电源抑制比的带隙基准电路。
具体方案是：减少电源扰动到带隙基准输出耦合路径的数目，增大电源扰动到带隙基准输出耦合路径上的衰减，采用电源扰动经过衰减的局部电源给差分运算放大器供电。
如图1所示，本发明公开的一种具有高电源抑制比的带隙基准电路。包括带隙基准核心电路（1）、用于隔离电源扰动的电流镜（2）。其中的带隙基准核心电路（1）用于生成带隙基准电压；其中的电流镜（2）用于隔离电源扰动，并作为局部电源，提供带隙基准电路（1）所需电流。带隙基准核心电路（1）的特征在于：使用电流镜（2）提供的电流作为电源，生成带隙基准电压并提供差分运算放大器所需电流；差分运算放大器控制一路输出电流，这一输出电流用作电流镜（2）的偏置电流。电流镜（2）的特征在于：使用由差分运算放大器控制的输出电流，将其作为电流镜的偏置电流。
产生带隙基准电压使用的pn结可以有多种形式，如直接使用pn结，集电极和基极短接的二极管接法的三极管PNP、NPN等多种形式。以直接利用pn结二极管的特性产生基准电压为例，如图1所示，本发明有下面的连接关系：连接于节点Nd1的有二极管D1的阳极、电阻R1的一端、运算放大器的一个输入端。连接于节点Nd3的有二极管D2的阳极、电阻R0的一端。连接于节点Nd2的有电阻R0的一端、电阻R2的一端、运算放大器的非二极管D1连接端。连接于基准电压输出节点Nvbg的有电阻R1的非运算放大器连接端、电阻R2的非运算放大器连接端、晶体管Mp_mr3的栅极和漏极、晶体管Mp_mr4的栅极。连接于局部电源节点Nsbrg的有晶体管Mp_mr2的漏端、晶体管Mp_mr3和晶体管Mp_mr4的源极。连接于系统电源节点的有晶体管Mp_mr2、Mp_mr1的源极。连接于节点Nmr的有晶体管Mp_mr2、Mp_mr1的栅极、晶体管Mp_mr1和晶体管Mn_ctr的漏极。连接于节点Nctr的有运算放大器Amp的输出端、补偿电容Cap一端、控制管Mn_ctr的栅极。连接于节点Namp有运算放大器Amp的局部电源输入端、晶体管Mp_mr4的漏端。与系统地节点Ngnda相连的有二极管D1和D2的阴极、电容cap的非运算放大器端、控制管Mn_ctr的源极。
该方案具有下面的优点：
1.电源扰动耦合路径少：系统电源节点Nvdda上的扰动只能通过晶体管Mp_mr2经节点Nsbrg耦合到带隙基准电路（1）；
2.电源扰动耦合强度低：节点Nmr向晶体管Mp_mr1看去，晶体管Mp_mr1的栅极与源极相连，等效阻抗低；节点Nmr向控制晶体管Mn_ctr看去，只能见到其漏端，等效阻抗高；由分压原理可知：电源扰动在由晶体管Mp_mr1、Mp_mr2构成的电流镜的栅源两端上的分量只占很小一部分。由此通过晶体管Mp_mr2镜相输出到带隙基准电路（1）的局部电源节点Nsbrg的扰动电流将会变得很小；
3.电源扰动衰减路径长：电源扰动到达节点Nsbrg后，必须再经过晶体管Mp_mr3才能到达基准电压输出节点Nvbg；
4.衰减后的电源扰动被采用差分结构的运算放大器进一步抑制，电源抑制比进一步提高：在局部电源节点Nsbrg上的扰动，经过电流镜Mp_mr3、Mp_mr4分配后才能经运算放大器Amp的局部电源结点Namp进入到运算放大器Amp内部，而这一剩余扰动分量会被差分结构进一步抑制；
5.电源扰动的残量会被补偿电容Cap进一步滤除。
本发明公开的一种具有高电源抑制比的带隙基准电路，所使用的器件可以是但不限于金属氧化半导体器件（MOSFET），如可以使用其它半导体器件，如双极工艺器件（Bipolar）、双极互补金属氧化物半导体器件（BiCMOS）、绝缘体上硅器件（SOI）等。
附图说明
下面结合附图和实施例对本发明做进一步的详细说明：
图1：本发明公开的一种具有高电源抑制比的带隙基准电路；
图2：常见的带隙基准电路；
图3：本发明公开的具体实施例1；
图4：本发明公开的具体实施例2；
具体实施方式
下面通过特定的具体实例说明本发明的实施方式，请参阅图3到图4。本领域的技术人员可以由本说明书所揭示的内容轻易的了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用。本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
本发明的一个具体实施例如图3所示：该实施例采用集电极和基极短接的二极管接法的三极管PNP，构成低温度系数的带隙基准电路。至少由两部分组成：带隙基准核心电路（1）；隔离电源扰动的电流镜（2）。具体连接关系如下：连接于节点Nd1的有PNP三极管T1的射极、电阻R1的一端、运算放大器的一个输入端相连。连接于节点Nd3的有PNP三极管T2的射极、电阻R0的一端。连接于节点Nd2的有电阻R0一端、电阻R2的一端、运算放大器的非三极管Ｔ1连接端。连接于基准电压输出节点Nvbg的有电阻R1、电阻R2的非运算放大器连接端、晶体管Mp_mr3的栅极和漏极、晶体管Mp_mr4的栅极，连接于局部电源节点Nsbrg的有晶体管Mp_mr2的漏端、晶体管Mp_mr3和晶体管Mp_mr4的源极，连接于系统电源节点的有晶体管Mp_mr2、Mp_mr1的源极，连接于节点Nmr的有晶体管Mp_mr2、Mp_mr1的栅极、晶体管Mp_mr1和晶体管Mn_ctr的漏极，连接于节点Nctr的有运算放大器Amp的输出端、补偿电容Cap一端、控制管Mn_ctr的栅极。连接于节点Namp的有运算放大器Amp的局部电源输入端、晶体管Mp_mr4的漏端。连接于系统地节点Ngnda有三极管Ｔ1和Ｔ2的集电极和基极、电容cap的非运算放大器端、控制管Mn_ctr的源极。
本发明的一个具体实施例如图4所示，本实施例在补偿电容Cap上串入了一个电阻Rcmp，可进一步提高电源抑制比。至少由两部分组成：带隙基准核心电路（1）；隔离电源扰动的电流镜（2）。具体连接关系如下：连接于节点Nd1的有二极管D1的阳极、电阻R1的一端、运算放大器的一个输入端。连接于节点Nd3的有二极管D2的阳极、电阻R0的一端。连接于节点Nd2的有电阻R0的一端、电阻R2的一端、运算放大器的非二极管D1连接端。连接于基准电压输出节点Nvbg的有电阻R1的非运算放大器连接端、电阻R2的非运算放大器连接端、晶体管Mp_mr3的栅极和漏极、晶体管Mp_mr4的栅极。连接于局部电源节点Nsbrg的有晶体管Mp_mr2的漏端、晶体管Mp_mr3和晶体管Mp_mr4的源极。连接于系统电源节点的有晶体管Mp_mr2、Mp_mr1的源极。连接于节点Nmr的有晶体管Mp_mr2、Mp_mr1的栅极、晶体管Mp_mr1和晶体管Mn_ctr的漏极。连接于节点Nctr的有运算放大器Amp的输出端、补偿电阻Rcmp一端。连接于节点Ncmp的有补偿电容的一端、电阻Rcmp的非运算放大器Amp连接端、控制管Mn_ctr的栅极。连接于节点Namp有运算放大器Amp的局部电源输入端、晶体管Mp_mr4的漏端。与系统地节点Ngnda相连的有二极管D1和D2的阴极、电容cap的非运算放大器端、控制管Mn_ctr的源极。
上述实施例仅示例性说明本发明的原理及其功效，而非用于限制本发明。熟悉此领域的技术人员皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所提示的精神与技术思想下所完成的一切等效修饰或改变，仍然由本发明的权利要求所涵盖。

Claims (5)

1.一种具有高电源抑制比的带隙基准电路，其特征在于，至少包括： 
带隙基准核心电路（1）； 
隔离电源扰动的电流镜（2）。
2.如权利要求1所述一种具有高电源抑制比的带隙基准电路，其特征在于：其中的带隙基准核心电路（1）用于生成带隙基准电压；其中的电流镜（2）用于隔离外部电源扰动，并作为局部电源，提供带隙基准核心电路（1）所需电流。 
3.如权利要求2所述的带隙基准核心电路（1），其特征在于：使用权利要求2所述电流镜（2）提供的电流作为电源，生成带隙基准电压并提供差分运算放大器所需电流；差分运算放大器控制一路输出电流，这一输出电流用作权利要求2所述电流镜（2）的偏置电流。 
4.如权利要求2所述的电流镜（2），其特征在于：使用权利要求3所述的由差分运算放大器控制的输出电流，将其作为电流镜的偏置电流。 
5.如权利要求1所述的一种具有高电源抑制比的带隙基准电路，所使用的器件可以是但不限于金属氧化半导体器件（MOSFET），如可以使用其它半导体器件，如双极工艺器件（Bipolar）、双极互补金属氧化物半导体器件（BiCMOS）、绝缘体上硅器件（SOI）等。 
CN201410101126.8A 2014-03-18 2014-03-18 一种具有高电源抑制比的带隙基准电路 Active CN103955250B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410101126.8A CN103955250B (zh) 2014-03-18 2014-03-18 一种具有高电源抑制比的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410101126.8A CN103955250B (zh) 2014-03-18 2014-03-18 一种具有高电源抑制比的带隙基准电路

Publications (2)

Publication Number Publication Date
CN103955250A true CN103955250A (zh) 2014-07-30
CN103955250B CN103955250B (zh) 2016-04-06

Family

ID=51332535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410101126.8A Active CN103955250B (zh) 2014-03-18 2014-03-18 一种具有高电源抑制比的带隙基准电路

Country Status (1)

Country Link
CN (1) CN103955250B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105681971A (zh) * 2016-01-13 2016-06-15 瑞声光电科技(常州)有限公司 麦克风模拟集成电路
CN106155152A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有高电源抑制比特性的带隙基准电路
CN108469863A (zh) * 2018-03-23 2018-08-31 重庆知遨科技有限公司 一种带有补偿回路的基准电压源电路及电源模块
CN109765962A (zh) * 2019-01-17 2019-05-17 深圳能芯半导体有限公司 低功耗高psrr的带隙基准电路
CN112068626A (zh) * 2020-07-30 2020-12-11 广东美的白色家电技术创新中心有限公司 一种家用电器、芯片及电压源电路
CN112306140A (zh) * 2019-07-24 2021-02-02 中国科学院上海微系统与信息技术研究所 全耗尽绝缘体上硅的背栅电压偏置电路
CN113741611A (zh) * 2021-08-24 2021-12-03 杭州深谙微电子科技有限公司 带隙基准电压源电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100134087A1 (en) * 2008-12-01 2010-06-03 Fci Inc. Low noise reference circuit of improving frequency variation of ring oscillator
CN102144196A (zh) * 2008-09-05 2011-08-03 松下电器产业株式会社 基准电压产生电路
CN102467150A (zh) * 2010-11-19 2012-05-23 无锡芯朋微电子有限公司 一种高电源抑制比的电压基准电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102144196A (zh) * 2008-09-05 2011-08-03 松下电器产业株式会社 基准电压产生电路
US20100134087A1 (en) * 2008-12-01 2010-06-03 Fci Inc. Low noise reference circuit of improving frequency variation of ring oscillator
CN102467150A (zh) * 2010-11-19 2012-05-23 无锡芯朋微电子有限公司 一种高电源抑制比的电压基准电路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106155152A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有高电源抑制比特性的带隙基准电路
CN105681971A (zh) * 2016-01-13 2016-06-15 瑞声光电科技(常州)有限公司 麦克风模拟集成电路
CN105681971B (zh) * 2016-01-13 2018-12-11 瑞声光电科技(常州)有限公司 麦克风模拟集成电路
CN108469863A (zh) * 2018-03-23 2018-08-31 重庆知遨科技有限公司 一种带有补偿回路的基准电压源电路及电源模块
CN108469863B (zh) * 2018-03-23 2019-11-15 江苏博克斯科技股份有限公司 一种带有补偿回路的基准电压源电路及电源模块
CN109765962A (zh) * 2019-01-17 2019-05-17 深圳能芯半导体有限公司 低功耗高psrr的带隙基准电路
CN112306140A (zh) * 2019-07-24 2021-02-02 中国科学院上海微系统与信息技术研究所 全耗尽绝缘体上硅的背栅电压偏置电路
CN112306140B (zh) * 2019-07-24 2022-01-18 中国科学院上海微系统与信息技术研究所 全耗尽绝缘体上硅的背栅电压偏置电路
CN112068626A (zh) * 2020-07-30 2020-12-11 广东美的白色家电技术创新中心有限公司 一种家用电器、芯片及电压源电路
CN113741611A (zh) * 2021-08-24 2021-12-03 杭州深谙微电子科技有限公司 带隙基准电压源电路

Also Published As

Publication number Publication date
CN103955250B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN103955250B (zh) 一种具有高电源抑制比的带隙基准电路
CN101930248B (zh) 可调负电压基准电路
CN107943182B (zh) 带隙基准源启动电路
CN110190824A (zh) 一种有源偏置网络及一种射频功率放大器
CN202383552U (zh) 一种改进的带隙基准电压源
TW201126304A (en) Circuits and methods to produce a bandgap voltage with low-drift
CN106886241A (zh) 低压差线性稳压器及其工作模式切换方法
CN103064455A (zh) 一种基于调零电阻的动态零点米勒补偿线性电压调整电路
CN103207636A (zh) 一种用于提供低噪声带隙基准电压源的电路
CN110192164A (zh) 基准电压生成电路
CN103809645B (zh) 一种用于宽电源带隙基准源的启动电路
CN103324232B (zh) 基准电压电路
CN104777870B (zh) 带隙基准电路
CN103941796B (zh) 带隙基准电路
CN103997324B (zh) 模拟最小或最大电压选择器电路
CN103631310B (zh) 带隙基准电压源
CN104808737A (zh) 负电压基准电路
CN106997221B (zh) 带隙基准电路
CN103279163A (zh) 高电源电压抑制比无电容低压差电压调节器
CN108427464A (zh) 一种包含带隙基准源的电源装置
CN203204485U (zh) 一种带隙基准电路
CN107395146B (zh) 一种恒定跨导放大器电路
CN105763178A (zh) 串叠开关装置与稳压保护方法
CN105807829A (zh) 电压基准产生电路
CN108693912A (zh) 具有倒置带隙对的带隙基准电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant