CN103946997A - 具有双隧道势垒的磁器件及其制造方法 - Google Patents

具有双隧道势垒的磁器件及其制造方法 Download PDF

Info

Publication number
CN103946997A
CN103946997A CN201280057583.0A CN201280057583A CN103946997A CN 103946997 A CN103946997 A CN 103946997A CN 201280057583 A CN201280057583 A CN 201280057583A CN 103946997 A CN103946997 A CN 103946997A
Authority
CN
China
Prior art keywords
tunnel barrier
electrode
encapsulating material
layer
free magnetosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280057583.0A
Other languages
English (en)
Other versions
CN103946997B (zh
Inventor
S·阿加沃尔
K·纳盖尔
J·简斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Everspin Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everspin Technologies Inc filed Critical Everspin Technologies Inc
Publication of CN103946997A publication Critical patent/CN103946997A/zh
Application granted granted Critical
Publication of CN103946997B publication Critical patent/CN103946997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种双隧道势垒磁元件具有位于第一隧道势垒与第二隧道势垒之间的自由磁层、以及在所述第二隧道势垒上方的电极。两步蚀刻处理使得可以在第一蚀刻之后在所述电极和第二隧道势垒的侧壁上形成封装材料，以防止当执行第二蚀刻以移除自由层的一部分时对第一隧道势垒的损伤。

Description

具有双隧道势垒的磁器件及其制造方法
技术领域
本文中所描述的示例性实施例一般涉及集成磁器件，更具体地，涉及具有双隧道势垒的磁传感器和磁阻存储器。
背景技术
磁电子器件、自旋电子器件和自旋电子学器件是用于利用主要由电子自旋引起的效应的器件的同义词。磁电子在许多信息器件中使用以提供非易失性的、可靠的、防辐射的、高密度的数据存储和检索。许多磁电子信息器件包括，但不限于，磁阻随机存取存储器(MRAM)、磁传感器、和/或用于盘驱动器的读取/写入头。
典型地，MRAM包括磁阻存储器元件的阵列。每个磁阻存储器元件典型地具有包括通过各个非磁层分离的多个磁层的结构(诸如磁隧道结(MTJ))，并且表现出取决于该器件的磁状态的电阻。信息被存储为磁层中的磁化矢量的方向。一个磁层中的磁化矢量是磁固定或钉扎(pin)的，而另一磁层的磁化方向可以自由地在分别被称为“平行”状态和“反平行”状态的相同方向与相反方向之间切换(switch)。对应于平行磁状态和反平行磁状态，磁存储器元件分别具有低电阻状态和高电阻状态。因此，电阻的检测使得磁阻存储器元件(诸如MTJ器件)可以提供存储在该磁存储器元件中的信息。存在用于对自由层进行编程的两种完全不同的方法：场切换和自旋扭矩切换。在场切换MRAM中，邻近于MTJ位元(bit)的载流线用于产生作用于自由层上的磁场。在自旋扭矩MRAM中，利用通过MTJ本身的电流脉冲实现切换。自旋极化的隧穿电流所传载的自旋角动量引起自由层的反转，其中最终状态(平行或反平行)由电流脉冲的极性确定。已知自旋扭矩转移(transfer)在MTJ器件和被构图或者以其它方式布置使得电流基本上垂直于界面流动的巨磁阻器件中发生，并且当电流基本上垂直于畴壁流动时，在简单的线状结构中发生。表现出磁阻的任何这样的结构具有成为自旋扭矩磁阻存储器元件的可能。切换自由层的磁状态所需的平均电流被称为临界电流(Ic)。临界电流密度(Jc)是位元的每面积的平均临界电流(Jc＝Ic/A)，其中A是面积，并且由电路供给的切换存储器阵列中的自旋扭矩MRAM元件的电流是写入电流(Iw)。为使较小的存取晶体管可以用于每个位元单元并且可以生产较高密度、较低成本的存储器，减小Iw是可取的。降低Jc、而不降低击穿电压Vbd是可取的，在击穿电压Vbd下，隧道势垒击穿。隧道势垒击穿在整个隧道势垒中是不可逆的劣化，使得磁阻和自旋扭矩可靠性大大地降低。
通过针对恒定的Jc降低位元的面积来减小Ic减小了分离自由层的两个稳定状态的磁能势垒Eb。Eb与自由层材料的磁化Ms、自由层的各向异性Hk以及自由层体积(volume)V成比例。减小面积明显地减小V，并因此明显地减小Eb。减小Eb影响MRAM的非易失性，使得自由层在该部件的操作寿命期间并经由温度范围中的热波动而切换成为可能。因此，减小隧道势垒的面积而不减小自由层的面积将是有利的。
为了减小写入电流，一些自旋扭矩MRAM元件融入了双自旋过滤器(DSF)结构，其中，MTJ叠层(stack)包括两个不同的自旋极化层(自由层的每侧一个)，以通过自由层上的增大的自旋扭矩改进自旋扭矩转移效率来降低Jc，从而导致较低的写入电流。与在单隧道势垒器件中所发现的相比，双自旋过滤器器件具有用于提供较低的Jc以及在电流上升/下降方向上更对称的写入电流的两个隧道势垒。
双自旋过滤器器件要求自由层的任一侧的自旋极化固定层具有相反的磁化方向，使得当电流向上或向下流过器件时，来自这两个固定层中的每个的自旋扭矩效应将一起作用以将自由层磁化切换到所期望的方向。
类似于DSF结构的另一结构是双隧道势垒结构(DTB)。像DSF那样，该结构在自由层的任一侧具有隧道势垒，但是与DSF不同，磁固定层仅在一侧。该结构已显示出对位元写入所需的电压和击穿发生的电压的比率的改进。该比率提供更大的操作余裕(margin)或电压(或电流Iw)，因此是有利的。
因此，可取的是提供一种自旋扭矩磁阻存储器元件，其具有导致切换状态和极化电流的对称性改进的对称隧道势垒，上隧道势垒不因蚀刻穿过自由层而受损。此外，从随后的与附图以及前述技术领域和背景技术结合进行的详细描述和所附权利要求，示例性实施例的其它可取的特征和特性将变得清楚。
发明内容
两步蚀刻处理使得可以在第一蚀刻之后在电极和第二隧道势垒的侧壁上形成封装材料，以防止当执行第二蚀刻以移除自由层的一部分来制造磁器件时对第一隧道势垒的损伤。
在第一示例性实施例中，一种在基板上制造磁元件的方法，所述磁元件包括：在所述基板上方形成第一电极；在所述第一电极上方形成第一隧道势垒；在所述第一隧道势垒上方形成自由磁层；在所述自由磁层上形成第二隧道势垒；在所述第二隧道势垒上方形成第二电极；穿过所述第二电极的第一部分并且部分地穿过所述第二隧道势垒的第一部分执行第一蚀刻，以暴露所述第二隧道势垒的限定场的表面；其中，所述第二电极和所述第二隧道势垒的第二部分限定侧壁；在所述侧壁和所述场上形成封装材料；以及穿过所述场中的封装材料并且穿过所述自由层的第一部分和所述第二隧道势垒的第一部分的剩余部分执行第二蚀刻。
第二示例性实施例描述了在基板上制造磁元件，所述磁元件包括：在所述基板上方形成第一电极；在所述第一电极上方形成第一隧道势垒；在所述第一隧道势垒上方形成自由磁层；在所述自由磁层上形成第二隧道势垒；在所述第二隧道势垒上方形成第二电极；穿过所述第二电极的第一部分、穿过所述第二隧道势垒的第一部分并且部分地穿过所述自由磁层的第一部分执行第一蚀刻，以暴露所述自由磁层的限定场的表面；其中，所述第二电极、所述第二隧道势垒以及所述自由磁层的第二部分限定侧壁；在所述侧壁和所述场上形成封装材料；以及穿过所述场中的封装材料并且穿过所述自由层的剩余的第一部分执行第二蚀刻。
第三示例性实施例包括形成在基板上的磁元件，所述基板具有限定平面的表面，所述磁元件包括：在所述表面上的第一电极；在所述第一电极上方的第一隧道势垒，所述第一电极和所述第一隧道势垒包括第一部分和第二部分；覆盖所述基板的第二部分且具有平行于所述平面的第一尺寸的、所述第一隧道势垒上方的自由磁层；在所述自由磁层上方的第二隧道势垒；在所述第二隧道势垒上方的第二电极，所述第二隧道势垒和所述第二电极限定侧壁；以及在所述侧壁上的封装材料，其中，所述第二电极和所述第二隧道势垒具有平行于所述平面的、等于或小于所述第一尺寸的第二尺寸。
附图说明
在下文中将结合以下附图描述本发明，其中，相似的编号表示相似的元件，并且
图1是典型的自旋扭矩磁阻存储器元件的截面；
图2-5是根据示例性实施例的用于制造自旋扭矩磁阻存储器元件的处理的截面；
图6是图3-5的用于制造自旋扭矩磁阻存储器元件的处理的根据示例性实施例的流程图；
图7-10是根据另一示例性实施例的用于制造自旋扭矩磁阻存储器元件的处理的截面；以及
图11是图7-9的用于制造自旋扭矩磁阻存储器元件的处理的根据另一示例性实施例的流程图。
具体实施方式
以下的详细描述在本质上仅仅是例示性的，并非意图限制本主题或本申请的实施例以及这样的实施例的使用。本文中被描述为示例性的任何实现不一定要被解读为较其它实现是优选的或有利的。此外，无意受到前面的技术领域、背景技术、发明内容或以下详细描述中所呈现的任何明示的或隐含的理论的限制。
为了例示的简单和清楚，附图描绘了各种实施例的总体结构和/或构造方式。可以省去公知的特征和技术的描述和细节，以避免不必要地模糊其它特征。附图中的元件不一定按比例绘制：一些特征的尺寸(dimension)可以相对于其它元件扩大以帮助增进示例性的实施例的理解。
诸如“第一”、“第二”、“第三”等的枚举术语可以用于在类似的元件之间进行区分，并且不一定用于描述特定的空间或时间顺序。如此使用的这些术语在适当的情况下是可互换的。本文中所描述的发明的实施例例如能够以除了本文中所例示的或以其它方式描述的那些次序外的次序使用。
术语“包括”、“包含”、“具有”及其任何变型同义地被使用以表示非排他性的包含。术语“示例性”从“示例”的意义上、而非“理想”的意义上被使用。
为了保持简洁，在本文中可以不描述本领域技术人员已知的传统技术、结构和原理，包括，例如，标准的磁随机存取存储器(MRAM)处理技术、磁的基本原理、以及存储器件的基本操作原理。
总的来讲，描述了一种用于制造具有双隧道势垒的磁器件结构的方法和结构。自由层位于隧道势垒之间，并且电极在上隧道势垒或第二隧道势垒上方。两步蚀刻处理使得可以在第一蚀刻之后在电极和第二隧道势垒的侧壁上形成封装材料，以防止当执行第二蚀刻以移除自由层的一部分(并且可能地，自由层的一部分以及到达第一隧道势垒中的某一深度)时对第二(较高)隧道势垒的损伤。第一蚀刻移除电极和第二隧道势垒两者的第一部分，其中，在自由磁层的第二部分上方的第二电极和第二隧道势垒的第二部分限定侧壁。封装材料形成在侧壁和自由磁层的第一部分上。第二蚀刻移除自由层的第一部分及其上的封装材料。第一蚀刻减小切换自由层所需的电流水平，第二蚀刻限定自由层的能量势垒。
两个隧道势垒的大小的独立控制对于优化自由层的各种自旋扭矩性质(诸如Ic、Eb和Vbd)是有利的。自旋扭矩器件取决于电流中分散在自由层中的极化电子。通过角动量守恒，来自一旦极化、然后随机取向的分散电子的角动量进入自由层的磁化方向，使得它重新取向。如果隧道势垒的大小存在显著不对称，则例如通过使极化电流受到约束以使得它不到达自由层的边缘，极化电流中可以存在显著不对称。因此，另外，每个隧道势垒的大小的独立控制还将对两个自由层状态提供Ic的独立控制。然而，Eb将由自由层的大小和一个隧道势垒的大小限定，而Ic将受到另一隧道势垒的大小影响。这将分离并控制Eb和Ic。另外，双自旋过滤器和双隧道势垒结构两者在随后的自由层处理期间具有暴露的上隧道势垒。该自由层蚀刻可以引起对上隧道势垒的不受控损伤，从而导致次优的自旋扭矩效应。开发独立地控制并保护上隧道势垒的处理因此将是有利的。
在本描述的过程中，根据例示各个示例性实施例的不同图，相似的编号用于识别相似的元件。
自旋扭矩效应对于本领域技术人员是已知的。简要地讲，在电子通过其中第一磁层比第二磁层稳定得多的磁/非磁/磁三层结构中的第一磁层之后，电流变为自旋极化。第一层与第二层相比的更高稳定性可以由包括以下因素的几个因素中的一个或多个确定：由于厚度或磁化而导致磁矩更大、耦合到邻近的反铁磁层、如SAF结构中那样耦合到另一铁磁层、或高磁各向异性。自旋极化电子越过非磁间隔物，然后，通过自旋角动量守恒，对第二磁层施加自旋扭矩，该自旋扭矩引起它的磁矩的进动，并且如果电流在正确的方向上，还使得切换到不同的稳定的磁状态。当从第一层移动到第二层的自旋极化的电子的净电流超过第一临界电流值时，第二层将将它的磁取向切换为与第一层的磁取向平行。如果相对极性的偏置被施加，则从第二层到第一层的净电子流将将第二层的磁取向切换为与第一层的磁取向反平行，前提条件是电流的大小高于第二临界电流值。这个反向方向上的切换涉及这些电子的一小部分从间隔物与第一磁层之间的界面反射并且在整个非磁间隔物上来回行进以与第二磁层相互作用。
磁阻是材料根据其磁状态改变其电阻的值的性质。典型地，对于具有通过导电或隧穿的间隔物分离的两个铁磁层的结构，当第二磁层的磁化与第一磁层的磁化反平行时，电阻最高，当它们平行时，电阻最低。
图1是如转让给本公开的受让人的美国申请号13/158,171中所公开的双隧道势垒MRAM器件100的侧截面图。实际上，MRAM架构或器件将包括典型地以列和行的矩阵组织的许多MRAM器件100。示例性的MRAM位元结构(或“叠层”)100通常包括分别通过隧道势垒108和110与顶部电极104和底部电极106分离的自由磁层(或“自由层”)102。隧道势垒108和110中的任何一个或两个可以是电介质，典型地，诸如MgO或AlOx的氧化物。为了清楚的目的，在图中没有示出一些常用层，包括各种保护盖层、种子层和底层基板(其可以是传统的半导体基板或任何其它合适的结构)。对于下述示例性的实施例，底部电极106是铁磁极化器，而顶部电极104可以是非铁磁材料或铁磁极化器。可替代地，仅顶部电极可以是铁磁极化器。通常，如本行业所公知的，铁磁极化器将包括钉扎层、钉扎磁层、耦合间隔层、以及邻近于隧道势垒的固定磁层(这些在图1中均未示出)。
图2-5是根据示例性实施例制造的MRAM器件200的侧截面图，其中，两个电极是自旋极化器，导致可以被称为双自旋过滤器MTJ的器件(非自旋过滤器结构在图7-10中描述)。示例性的双自旋过滤器MTJ位元结构(或“叠层”)200通常包括分别经由隧道势垒208和210与顶部电极204和底部电极206分离的自由磁层(或“自由层”)202。层208和210都是电介质。
底部电极206具有当自由层202在其两个或更多个稳定状态之间切换时不改变的固定磁化状态。在实际的实施例中，底部电极206可以包括形成在导体222上的、用于便于在其上形成由反铁磁材料(例如，IrMn、PtMn或FeMn)制成的钉扎层214的模板或种子层212。模板/种子层212优选为非磁材料，例如，Ta、TaN、Al、Ru，但也可以是磁材料，例如，NiFe或CoFe。模板/种子层212可以包括两个层，或者在导体222为后面的层提供所期望的生长特性的情况下，可以省略模板/种子层212。器件200的底部电极206包括通过耦合层228和213反铁磁耦合的三个铁磁层216、226和220。钉扎层214确定形成在其上的钉扎铁磁层216的磁矩的取向。铁磁层226通过耦合层228与钉扎层216反铁磁耦合，使得在没有外部场时它们的磁矩取向反平行，并且固定层220通过耦合层213与铁磁层226反铁磁耦合，使得在没有外部场时它们的磁矩取向反平行。铁磁层216、226和220可以由任何合适的磁材料形成，诸如元素Ni、Fe、Co中的至少一种或者它们的合金，它们的合金包括融入了额外的元素(诸如B、C、Ta、V、Zt和其它)以及所谓的半金属铁磁体(诸如NiMnSb、PtMnSb、Fe3O4或CrO2)的合金。在一个实施例中，例如，钉扎磁层216和铁磁层220包括的CoFe，固定铁磁层220包括大约的CoFeB，自由磁层202包括大约的CoFeB。耦合层228和213由任何合适的非磁材料形成，包括元素Ru、Os、Re、Cr、Rh、Cu、Cr中的至少一种或它们的组合。这样的合成反铁磁结构对于本领域技术人员是已知的，因此，本文中将不详细描述它们的操作。底部电极被选择为具有器件200中的三个铁磁层的合成反铁磁体(SAF)，而顶部电极204被选择为具有两个铁磁层的SAF，使得当在如下所述的对于MTJ叠层的典型条件下处理时，固定层220的磁化方向和顶部固定层232的磁化方向将基本上是反平行的。
在这些图示中，箭头用于对于各个层指示磁矩或磁化的方向。顶部固定层220和底部固定层232的磁化方向典型地在强施加磁场中使用高温退火来设置。在退火期间，铁磁层与强磁场对齐。当场退火完成时，反铁磁钉扎材料(诸如钉扎层214中所使用的反铁磁钉扎材料)在所施加的场的方向上将交换偏置提供给邻近的铁磁钉扎层。
顶部电极204包括两个铁磁层232与234之间的非磁层(“间隔层”或“耦合层”)230。铁磁层232和234的磁矩通过耦合层230反铁磁耦合，使得在没有外部场时它们的磁矩取向是反平行的。顶部钉扎层244可以被用于以钉扎层214对钉扎层216定向的方式相同的方式对铁磁层234的磁矩定向。在场退火之后，钉扎材料将使顶部钉扎层234和底部钉扎层216在相同的方向上偏置。由于形成底部电极的SAF具有的铁磁层比顶部电极具有的铁磁层多一个，所以底部固定层220的磁化将被设置在与顶部固定层232的磁化反平行的方向上，从而提供用于增加来自两个固定层对转移到自由层202的自旋扭矩的贡献的必要的磁配置。
顶部电极204是SAF，因为它包括通过非磁耦合层分离的两个铁磁层，该耦合层的厚度被选择为在这两个铁磁层之间提供强的反铁磁耦合。对于顶部电极204中的层的有用材料与用于底部电极206的材料相同。在一个实施例中，例如，顶部钉扎磁层234包括的CoFe，铁磁固定层232包括大约的CoFeB。
对于固定层220和232的磁矩期望的是相对不受来自自由层202的自旋转移扭矩的影响，使得当施加写入电流时，仅自由层202的方向改变。与自由层202相比，每个SAF结构中的层之间的强耦合和SAF的大磁量使得固定层稳定。对于钉扎材料的强交换耦合除了限定参考方向之外还有助于额外的稳定性。
第一导体222和第二导体224由能够导电的任何合适的材料形成。例如，导体222、224可以由元素Al、Cu、Ta、TaNx、Ti中的至少一种或它们的组合形成。各种铁磁层可以包括具有如上所述的所期望的铁磁性质的任何合适的材料。有利的是使自由层所经历的净磁耦合(net magnetic coupling)接近为零，使得自由层的切换特性对称。这可以通过调整顶部电极和底部电极中的每个铁磁层的厚度来实现。由于本领域中已知的各种机理，典型在固定层与自由层之间存在铁磁耦合。当顶部固定层和底部固定层二者都存在并且如器件200中所示那样在相反的方向上取向时，一个固定层的铁磁层间耦合与另一个固定层的铁磁层间耦合相反，从而减小净耦合。由于在层的构图边缘处形成的极点，典型地在构图的磁结构中的层之间存在反铁磁耦合。由于SAF结构中的每个层的磁化与SAF中的最接近的另一铁磁层的磁化相反，所以它们对彼此具有抵消效果。在如器件200中所示包括三层SAF的底部电极中，中间铁磁层226典型地被设计为具有比铁磁层216和220高的磁矩，使得由层226创建的偶极场基本上抵消由层216和220创建的偶极场。在优化的结构中，层厚度被调整使得自由层所经历的所有的耦合源的总和接近于零。
在一个实施例中，耦合层228、213、230包括具有大约的厚度的Ru。在可替代的实施例中，耦合层中的一些或全部可以包括在连续的磁膜之间不生成任何的反平行耦合、而是仅仅在磁膜之间引起交换解耦的材料，诸如Ti或Ta。在该实施例中，由于在每个层的构图边缘处产生的静磁偶极场，铁磁SAF层将被反铁磁耦合。这些替代耦合层对于被构图为小于大约30nm的尺寸的器件将是有用的，因为这种类型的静磁耦合对于较小的构图形状更强。
自由磁层202由具有两个或更多个稳定的磁状态的铁磁材料形成。例如，自由磁元件202可以由包括元素Ni、Fe和Co中的至少一种的各种铁磁合金形成。额外的元素被添加到合金以提供改进的磁、电气或微结构性质。与传统的MRAM器件一样，自由磁元件202的磁化方向确定该元件的电阻(resistance)。在实践中，对于两状态器件，自由磁元件202的磁化方向平行于或反平行于固定磁层的磁化，从而导致表示“0”位元状态或“1”位元状态的低电阻或高电阻。此外，自由磁元件202可以具有面内磁化，而铁磁自旋极化器具有面外磁化。
自由磁层202具有限定其磁化的自然轴或“默认”轴的磁化易轴。当MRAM器件200处于没有电流从导体222施加于导体224的稳定状态条件下时，自由磁元件202的磁化将自然地沿着它的易轴指向。MRAM器件200被合适地配置为对于自由磁元件202建立特定的易轴方向。从图2的角度来讲，自由磁元件202的易轴指向右或左。在实践中，MRAM器件200利用自由磁层202中的各向异性(诸如形状、结晶或界面各向异性)来实现各个易轴的取向。本领域技术人员理解，一些材料具有强的垂直各向异性，该强的垂直各向异性可以用于使具有两个磁状态的自由层沿着垂直易轴放置，所以这两个磁状态在图2中向上和向下。对于这样的器件，还使用一个或多个垂直固定层。
除了传载写入电流之外，导体222和224还用作用于MRAM器件200的数据读取导体。在这一点上，可以根据传统技术读取MRAM器件200中的数据：小电流流过MRAM器件200和电极224，并且对该电流进行测量以确定MRAM器件200的电阻是相对高还是相对低。读取电流远小于通过自旋扭矩切换自由层所需的电流，以便避免由读取单元(cell)而引起的干扰。
在实践中，MRAM器件200可以利用替代的和/或额外的元件，并且图2中所描绘的元件中的一个或多个可以被实现为子元件的复合结构或组合。图2中所示的层的特定布置仅表示本发明的一个合适的实施例。
在制造MRAM结构200期间，按次序沉积或以其它方式形成每个后续层(即，层222、212、214、216、228、226、213、220、210、202、208、232、230、234、244、224)，并且根据半导体行业中已知的各种传统技术中的任何一种，通过选择性沉积、光刻处理和蚀刻来限定每个MRAM位元。在各个固定磁层和自由磁层的沉积期间，可以提供磁场以设置层的优选的易磁化轴(即，经由感应各向异性)。类似地，在沉积后的高温退火步骤期间所施加的强磁场可以用于感应对于任何反铁磁钉扎材料的优选的钉扎方向和优选的易轴。
在形成MRAM位元中，期望向下蚀刻穿过层224、244、234、230、232、208和202，到达下隧道势垒210；然而，用于蚀刻穿过自由层202的蚀刻材料可以使上隧道势垒208氧化或受损。为了保护上隧道势垒，根据第一示例性实施例，使用蚀刻-封装-蚀刻处理。
参照图3，蚀刻化学制剂(chemistry)302蚀刻穿过层224、244、234、230、232、208，创建MRAM位元304。例如，通过在自由层处跟踪蚀刻化学制剂中的镁痕量(trace)来停止该蚀刻。封装材料402(图4)沉积在层224、244、234、230、232、208的侧壁404上，并且可选地沉积在自由层202的表面406(其可以被称为场)上。封装材料可以是例如铝、氮化硅、氧化硅或镁。随后可以使封装材料氧化。
在垂直方向502上执行第二蚀刻(图5)以从自由层202的表面406蚀刻掉封装材料402并且蚀刻掉自由层202，以暴露下隧道势垒210。侧壁404上的封装材料402保护上隧道势垒208在第二蚀刻期间不受损。另外，可以通过控制封装层402和404的厚度来相对于下隧道势垒210控制上隧道势垒208的截面面积。优选地，下隧道势垒具有比上隧道势垒的截面面积大1倍、小5倍的截面面积。
参照图6，用于制造具有双隧道势垒的磁器件的方法600包括：在基板上方形成602第一电极；在第一电极上方形成604第一隧道势垒；在第一隧道势垒上方形成606自由磁层；在自由磁层上形成608第二隧道势垒；在第二隧道势垒上方形成610第二电极；穿过第二电极的第一部分和第二隧道势垒的第一部分、至少到达自由磁层执行612第一蚀刻(自由磁层也可以被部分或完全蚀刻)，其中，第二隧道势垒和第二电极的第二部分限定侧壁；在侧壁上形成614封装材料；并且执行616第二蚀刻以移除自由层的暴露部分及其上的封装材料。
在本领域(例如，美国专利No.7,605,437)中已知的是，可以存在消除顶部钉扎层244并改为设计电极204以作为“非钉扎”SAF工作的优点。可以通过将磁非对称性设计到结构中，诸如SAF232与234的铁磁层之间的矩不平衡，来设置非钉扎SAF的磁取向。尽管图5的双自旋过滤器器件具有自旋扭矩和加热效应来自两个隧道势垒层208、210的对称结构，但是下面(图7-10)描述的双隧道势垒器件具有自旋扭矩效应仅来自一个隧道势垒层、而加热效应来自两个隧道势垒层的非对称结构。
图7是另一示例性实施例的MRAM器件700的侧截面图，其中，隧道势垒208和下面的层(包括层222、212、214、216、228、226、210、202)类似于图2-5的前面的实施例中所描述的那些(DTB结构典型地将仅具有两个磁层，导致如前面描述的实施例中所示的那样层213和220被从电极206移除)。根据本实施例700，非铁磁层730形成在隧道势垒208上，导体224形成在非铁磁层730上方。该双隧道势垒结构不是双自旋过滤器，因为它具有使隧穿电子仅在一侧极化的铁磁层。然而，发现，由隧道势垒208形成的顶部隧道结使得切换自由层所需的临界电流Ic能够显著减小，即使顶部电极730不是铁磁的。改进可以由隧穿隧道势垒208的电子对自由层的磁加热、以及由顶部隧道势垒208与自由层202的表面之间的界面造成的垂直界面各向异性而引起。由于顶部电极730不是铁磁的，所以由隧道势垒208形成的结的磁阻(MR)为零，并且该结将是双隧道势垒器件中的非主导结(non-dominant junction)。双势垒结构700是有用的，因为它提供双自旋过滤器结构200的许多益处，但是具有更简单、更薄的顶部电极，从而使得材料叠层构图到器件中会容易得多。如本行业的技术人员已知的，在另一示例性实施例中可替代地，底部电极206可以在隧道势垒208上方，而非铁磁层730将位于隧道势垒210下方。
在形成MRAM位元804(图8)中，期望向下蚀刻穿过层224、730、702，到达下隧道势垒210；然而，用于蚀刻穿过自由层202的蚀刻材料可以使上隧道势垒208的边缘氧化或受损。为了保护上隧道势垒，根据第一示例性实施例，使用蚀刻-封装-蚀刻处理。
参照图8，蚀刻化学制剂302蚀刻穿过层224、730，创建MRAM位元804。例如，通过在自由层处跟踪蚀刻化学制剂中的镁痕量来停止该蚀刻。封装材料902(图9)沉积在层224、730的侧壁904上，并且沉积在自由层202的表面706(其可以被称为场)上。封装材料可以是例如氮化硅或镁，但是优选地是铝。随后可以使封装材料氧化。
在垂直方向1002上执行第二蚀刻(图10)以从自由层202的表面706蚀刻掉封装材料902并且蚀刻掉自由层202，以暴露下隧道势垒210。可替代地，该第二蚀刻无需准确地在下隧道势垒210处停止，可以一点也不蚀刻下隧道势垒210、蚀刻下隧道势垒210的一些或全部。第二蚀刻化学制剂优选地更具有选择性，并且将不冲穿下隧道势垒(蚀刻减速)。侧壁904上的封装材料902保护上隧道势垒208在第二蚀刻期间不受损。
可能期望使两个隧道势垒210、208的截面面积相同，即，具有对称性，以便防止极化电流中的不对称性。铝优选作为封装材料402，因为所期望的铝的厚度较小。因此，上隧道势垒208的截面面积尽管略小，但足以接近下隧道势垒210的截面面积。可替代地，沉积条件和封装材料402的选择控制两个隧道势垒208、210的相对大小。结果可以通过厚度和封装材料402的选择来选定。
图11是例示用于制造具有高磁阻和低临界电流密度的MRAM器件的处理1100的示例性实施例的流程图。应当意识到，处理1100可以包括任何数量的额外的或替代的任务，图11中所示的任务无需以所例示的顺序执行，并且处理1100可以融入到具有本文中没有详细描述的额外的功能的更全面的过程或处理中。而且，可以从处理1000的实施例省去图11中所示的任务中的一个或多个，只要所意图的总体功能保持完整无缺即可。
用于形成具有第一隧道势垒与第二隧道势垒之间的自由层以及第二隧道势垒上方的电极的双隧道势垒磁元件的方法1100包括：蚀刻1102穿过电极和第二隧道势垒两者的第一部分到达自由磁层以暴露自由层的第一部分，其中，自由层的第二部分上方的第二隧道势垒和第二电极的第二部分限定侧壁；在侧壁和自由层的第一部分上形成1104封装材料；并且蚀刻掉1106自由层的第一部分及其上的封装材料。
尽管已经在前面的详细描述中呈现了至少一个示例性实施例，但是应当意识到，存在大量的变型。还应当意识到，一个示例性实施例或多个示例性实施例仅仅是示例，并非意图以任何方式限制本发明的范围、适用性和配置。相反，前面的详细描述将为本领域技术人员提供用于实现本发明的示例性实施例的传统线路图，要理解，可以在不脱离如所附权利要求中所阐述的本发明的范围的情况下在示例性实施例中所描述的元件的功能和布置上进行各种改变。

Claims (27)

1.一种在基板上制造磁元件的方法，所述磁元件包括：
在所述基板上方形成第一电极；
在所述第一电极上方形成第一隧道势垒；
在所述第一隧道势垒上方形成自由磁层；
在所述自由磁层上形成第二隧道势垒；
在所述第二隧道势垒上方形成第二电极；
穿过所述第二电极的第一部分并且部分地穿过所述第二隧道势垒的第一部分执行第一蚀刻，以暴露所述第二隧道势垒的限定场的表面；
其中，所述第二电极和所述第二隧道势垒的第二部分限定侧壁；
在所述侧壁和所述场上形成封装材料；以及
穿过所述场中的封装材料并且穿过所述自由层的第一部分和所述第二隧道势垒的第一部分的剩余部分执行第二蚀刻。
2.根据权利要求1所述的方法，还包括使所述封装材料氧化。
3.根据权利要求1所述的方法，其中，形成所述封装材料包括由从包含氮化硅和氧化硅的组中选择的材料中的一种形成所述封装材料。
4.根据权利要求1所述的方法，形成所述封装材料包含形成氧化铝。
5.根据权利要求1所述的方法，其中，形成所述封装材料包含形成氧化镁。
6.根据权利要求1所述的方法，其中，执行所述第一蚀刻包括利用从包含CHF3、Cl或HBr的组中选择的化学制剂中的一种进行蚀刻。
7.根据权利要求1所述的方法，还包括在与所述自由磁层相对的一侧形成邻近所述第一隧道势垒的第一固定磁层，并且在与所述磁自由层相对的一侧形成邻近于所述第二隧道势垒的第二固定磁层。
8.根据权利要求1所述的方法，其中，所述自由磁层的第一部分具有大于所述第二隧道势垒的面积的1倍且小于所述第二隧道势垒的面积的5倍的面积。
9.根据权利要求1所述的方法，其中，执行第一蚀刻限定所述第二隧道势垒和所述第二电极中电流被约束通过的区域，执行第二蚀刻限定所述自由磁层的区域。
10.根据权利要求1所述的方法，还包括在与所述自由磁层相对的一侧形成邻近所述第一隧道势垒的固定磁层。
11.根据权利要求1所述的方法，还包括在与所述自由磁层相对的一侧形成邻近所述第二隧道势垒的第一固定磁层。
12.一种在基板上制造磁元件的方法，所述磁元件包括：
在所述基板上方形成第一电极；
在所述第一电极上方形成第一隧道势垒；
在所述第一隧道势垒上方形成自由磁层；
在所述自由磁层上形成第二隧道势垒；
在所述第二隧道势垒上方形成第二电极；
穿过所述第二电极的第一部分、穿过所述第二隧道势垒的第一部分并且部分地穿过所述自由磁层的第一部分执行第一蚀刻，以暴露所述自由磁层的限定场的表面；
其中，所述第二电极、所述第二隧道势垒以及所述自由磁层的第二部分限定侧壁；
在所述侧壁和所述场上形成封装材料；以及
穿过所述场中的封装材料并且穿过所述自由层的剩余的第一部分执行第二蚀刻。
13.根据权利要求12所述的方法，其中，形成所述封装材料包含形成氧化铝。
14.根据权利要求12所述的方法，其中，形成所述封装材料包括由从包含氮化硅和氧化硅的组中选择的材料中的一种形成所述封装材料。
15.根据权利要求12所述的方法，其中，形成所述封装材料包含形成氧化镁。
16.根据权利要求12所述的方法，还包括在与所述自由磁层相对的一侧形成邻近所述第一隧道势垒的第一固定磁层，并且在与所述自由磁层相对的一侧形成邻近于所述第二隧道势垒的第二固定磁层。
17.根据权利要求12所述的方法，其中，所述自由磁层的第二部分具有等于所述自由磁层的第一部分的面积的1倍且小于所述自由磁层的第一部分的面积的5倍的面积。
18.根据权利要求12所述的方法，还包括在与所述自由磁层相对的一侧形成邻近所述第一隧道势垒的固定磁层。
19.根据权利要求12所述的方法，还包括在与所述自由磁层相对的一侧形成邻近所述第二隧道势垒的第一固定磁层。
20.根据权利要求12所述的方法，其中，执行第一蚀刻限定所述第二隧道势垒、所述第二电极以及所述自由层的第一部分中电流被约束通过的区域，执行第二蚀刻限定所述自由磁层的第二部分的区域。
21.一种形成在基板上的磁元件，所述基板具有限定平面的表面，所述磁元件包括：
在所述表面上的第一电极；
在所述第一电极上方的第一隧道势垒，所述第一电极和所述第一隧道势垒包括第一部分和第二部分；
覆盖所述基板的第二部分且具有平行于所述平面的第一尺寸的、所述第一隧道势垒上方的自由磁层；
在所述自由磁层上方的第二隧道势垒；
在所述第二隧道势垒上方的第二电极，所述第二隧道势垒和所述第二电极限定侧壁；以及
在所述侧壁上的封装材料，
其中，所述第二电极和所述第二隧道势垒具有平行于所述平面的、等于或小于所述第一尺寸的第二尺寸。
22.根据权利要求21所述的磁元件，其中，所述封装材料包含氧化材料。
23.根据权利要求21所述的磁元件，其中，所述封装材料包括从包含氮化硅和氧化硅的组中选择的材料中的一种。
24.根据权利要求21所述的磁元件，其中，所述封装材料包含氧化铝。
25.根据权利要求21所述的磁元件，其中，所述封装材料包含氧化镁。
26.根据权利要求21所述的磁元件，其中，所述第一电极包括在与所述自由磁层相对的一侧邻近所述第一隧道势垒的第一固定磁层，并且所述第二电极包括在与所述自由磁层相对的一侧邻近所述第二隧道势垒的第二固定磁层。
27.根据权利要求21所述的磁元件，其中，所述自由磁层具有多于所述第二隧道势垒的面积的1倍且小于所述第二隧道势垒的面积的5倍的面积。
CN201280057583.0A 2011-09-30 2012-10-01 具有双隧道势垒的磁器件及其制造方法 Active CN103946997B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/250,361 2011-09-30
US13/250,361 US8685756B2 (en) 2011-09-30 2011-09-30 Method for manufacturing and magnetic devices having double tunnel barriers
PCT/US2012/058294 WO2013049811A1 (en) 2011-09-30 2012-10-01 Method for manufacturing and magnetic devices having double tunnel barriers

Publications (2)

Publication Number Publication Date
CN103946997A true CN103946997A (zh) 2014-07-23
CN103946997B CN103946997B (zh) 2016-12-21

Family

ID=47076418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280057583.0A Active CN103946997B (zh) 2011-09-30 2012-10-01 具有双隧道势垒的磁器件及其制造方法

Country Status (4)

Country Link
US (8) US8685756B2 (zh)
EP (3) EP3723147B1 (zh)
CN (1) CN103946997B (zh)
WO (1) WO2013049811A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039579A (zh) * 2015-10-15 2017-08-11 三星电子株式会社 包括可逆和单次可编程磁隧道结的半导体器件

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012027861A1 (en) * 2010-08-31 2012-03-08 City University Of Hong Kong Magnetic memory cell
US8685756B2 (en) 2011-09-30 2014-04-01 Everspin Technologies, Inc. Method for manufacturing and magnetic devices having double tunnel barriers
JP5970867B2 (ja) * 2012-03-05 2016-08-17 富士ゼロックス株式会社 情報処理装置、画像形成装置およびプログラム
KR101929583B1 (ko) * 2012-06-13 2018-12-14 에스케이하이닉스 주식회사 비휘발성 자기 메모리 소자
US8747680B1 (en) 2012-08-14 2014-06-10 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device
US9269894B2 (en) * 2013-10-15 2016-02-23 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
US9396745B2 (en) 2014-03-07 2016-07-19 Seagate Technology Llc Multi-sensor reader with different readback sensitivities
US9214625B2 (en) * 2014-03-18 2015-12-15 International Business Machines Corporation Thermally assisted MRAM with increased breakdown voltage using a double tunnel barrier
US9305596B2 (en) 2014-03-28 2016-04-05 Seagate Technology Llc Multi-sensor media defect scan
US9142762B1 (en) 2014-03-28 2015-09-22 Qualcomm Incorporated Magnetic tunnel junction and method for fabricating a magnetic tunnel junction
US9406870B2 (en) * 2014-04-09 2016-08-02 International Business Machines Corporation Multibit self-reference thermally assisted MRAM
US9793470B2 (en) 2015-02-04 2017-10-17 Everspin Technologies, Inc. Magnetoresistive stack/structure and method of manufacturing same
WO2016209272A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Perpendicular magnetic memory with symmetric fixed layers
US9685604B2 (en) * 2015-08-31 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US10483460B2 (en) 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
WO2018106665A1 (en) * 2016-12-06 2018-06-14 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
JP2018163921A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 磁気記憶装置
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
EP3673522B1 (en) 2017-08-23 2022-10-05 Everspin Technologies, Inc. Magnetoresistive bit fabrication by multi-step etching
US10794968B2 (en) * 2017-08-24 2020-10-06 Everspin Technologies, Inc. Magnetic field sensor and method of manufacture
US10312238B2 (en) * 2017-11-06 2019-06-04 United Microelectronics Corp. Manufacturing method of magnetic random access memory cell
CN109037434B (zh) * 2018-07-06 2020-07-28 西安交通大学 基于人工反铁磁自由层的隧道结器件及磁性随机存储装置
EP4336991A1 (en) 2018-08-22 2024-03-13 Everspin Technologies, Inc. Methods for manufacturing magnetoresistive stack devices
US10796833B2 (en) * 2018-09-25 2020-10-06 International Business Machines Corporation Magnetic tunnel junction with low series resistance
US11094359B2 (en) * 2019-01-24 2021-08-17 Spin Memory, Inc. High retention multi-level-series magnetic random-access memory
DE102019107689A1 (de) * 2019-03-26 2020-10-01 Sensitec Gmbh Schichtstruktur für einen magnetoresistiven Magnetfeldsensor, magnetoresistiver Magnetfeldsensor und Verfahren zu deren Herstellung
JP7314287B2 (ja) 2019-02-01 2023-07-25 ゼンジテック ゲゼルシャフト ミット ベシュレンクテル ハフツング 磁気抵抗磁場センサのための隣接層構造体の配列、磁気抵抗磁場センサ及びその製造方法
US10707413B1 (en) 2019-03-28 2020-07-07 International Business Machines Corporation Formation of embedded magnetic random-access memory devices
US10833258B1 (en) 2019-05-02 2020-11-10 International Business Machines Corporation MRAM device formation with in-situ encapsulation
US11031058B2 (en) 2019-09-03 2021-06-08 Western Digital Technologies, Inc. Spin-transfer torque magnetoresistive memory device with a free layer stack including multiple spacers and methods of making the same
US11211553B2 (en) 2019-09-17 2021-12-28 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating such devices
US11171283B2 (en) 2019-11-01 2021-11-09 International Business Machines Corporation Modified double magnetic tunnel junction structure suitable for BEOL integration
US11316104B2 (en) 2020-03-13 2022-04-26 International Business Machines Corporation Inverted wide base double magnetic tunnel junction device
US11502247B2 (en) 2020-12-28 2022-11-15 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating magnetoresistive devices
US11501810B2 (en) 2021-03-17 2022-11-15 International Business Machines Corporation Amorphous spin diffusion layer for modified double magnetic tunnel junction structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265347A1 (en) * 2007-04-24 2008-10-30 Iwayama Masayoshi Magnetoresistive element and manufacturing method thereof
US20100053823A1 (en) * 2008-08-28 2010-03-04 Iwayama Masayoshi Magnetoresistive element and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392922B1 (en) 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
JP5013494B2 (ja) 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
US6822838B2 (en) * 2002-04-02 2004-11-23 International Business Machines Corporation Dual magnetic tunnel junction sensor with a longitudinal bias stack
US6897532B1 (en) * 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
US6985384B2 (en) 2002-10-01 2006-01-10 International Business Machines Corporation Spacer integration scheme in MRAM technology
JP4008857B2 (ja) 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
US6984529B2 (en) 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7605437B2 (en) 2007-04-18 2009-10-20 Everspin Technologies, Inc. Spin-transfer MRAM structure and methods
US8119424B2 (en) 2007-09-28 2012-02-21 Everspin Technologies, Inc. Electronic device including a magneto-resistive memory device and a process for forming the electronic device
US7936027B2 (en) 2008-01-07 2011-05-03 Magic Technologies, Inc. Method of MRAM fabrication with zero electrical shorting
JP2010034153A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
KR101527533B1 (ko) 2009-01-09 2015-06-10 삼성전자주식회사 자기 메모리 소자의 형성방법
US8334213B2 (en) 2009-06-05 2012-12-18 Magic Technologies, Inc. Bottom electrode etching process in MRAM cell
US8981502B2 (en) 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US8685756B2 (en) 2011-09-30 2014-04-01 Everspin Technologies, Inc. Method for manufacturing and magnetic devices having double tunnel barriers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265347A1 (en) * 2007-04-24 2008-10-30 Iwayama Masayoshi Magnetoresistive element and manufacturing method thereof
US20100053823A1 (en) * 2008-08-28 2010-03-04 Iwayama Masayoshi Magnetoresistive element and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039579A (zh) * 2015-10-15 2017-08-11 三星电子株式会社 包括可逆和单次可编程磁隧道结的半导体器件
CN107039579B (zh) * 2015-10-15 2021-11-02 三星电子株式会社 包括可逆和单次可编程磁隧道结的半导体器件

Also Published As

Publication number Publication date
US11925122B2 (en) 2024-03-05
US10230046B2 (en) 2019-03-12
EP2761682B1 (en) 2017-03-01
EP3723147B1 (en) 2024-01-24
US20190157550A1 (en) 2019-05-23
US20200185602A1 (en) 2020-06-11
EP3723147A1 (en) 2020-10-14
US20210408371A1 (en) 2021-12-30
US9893275B2 (en) 2018-02-13
US20170148980A1 (en) 2017-05-25
CN103946997B (zh) 2016-12-21
US20180123032A1 (en) 2018-05-03
US20130082339A1 (en) 2013-04-04
EP2761682A1 (en) 2014-08-06
US10608172B2 (en) 2020-03-31
EP3147957B1 (en) 2020-04-29
US9093640B2 (en) 2015-07-28
US20140220707A1 (en) 2014-08-07
WO2013049811A1 (en) 2013-04-04
US11139429B2 (en) 2021-10-05
US9548442B2 (en) 2017-01-17
US20150318465A1 (en) 2015-11-05
US8685756B2 (en) 2014-04-01
EP3147957A1 (en) 2017-03-29

Similar Documents

Publication Publication Date Title
US11139429B2 (en) Magnetoresistive structure having two dielectric layers, and method of manufacturing same
US10622554B2 (en) Magnetoresistive stack and method of fabricating same
JP6202764B2 (ja) 垂直磁気異方性の強化のための二重ＭｇＯ界面およびＣｏＦｅＢ層を有する垂直スピントランスファートルク（ＳＴＴ）メモリセル
EP3731289B1 (en) A magnetic tunnel junction device
KR101623882B1 (ko) 자기 메모리 소자
US7480173B2 (en) Spin transfer MRAM device with novel magnetic free layer
US10262711B2 (en) Magnetic memory
KR102406722B1 (ko) 자기 메모리 장치 및 그 제조 방법
US9741929B2 (en) Method of making a spin-transfer-torque magnetoresistive random access memory (STT-MRAM)
KR101584747B1 (ko) 자기 메모리 소자
US10374147B2 (en) Perpendicular magnetic tunnel junction having improved reference layer stability
KR20200080279A (ko) 자기 랜덤 액세스 메모리(mram) 제조를 위한 초기화 공정

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant