CN103941133A - 一种超小型并行处理器电缆测试系统及测试方法 - Google Patents

Abstract

本发明公开了一种小型并行处理器电缆测试系统及测试方法，系统包括：动态获取反馈装置，对主端测试装置和从端测试装置获取的待测电缆信息进行动态监测和数据结果分析；主端测试装置，接收动态获取反馈装置下达的测试信息并对测试电缆信息进行程控放大、数模转换后传输至动态获取反馈装置；从端测试装置，配合主端测试装置完成电缆的内阻测试。方法包括：1)输入待测电缆信息；2)获取待测电缆信息；3)主端测试装置传输至从端测试装置，主从测试装置通过驱动器控制继电器的通断，完成测试；4)测试结果与标准信息比较，给出最终结果。其涉及嵌入式计算机技术、硬件电路模块化设计和通讯技术，适用于电缆种类多、芯线数多、空间受限的场合。

Description

一种超小型并行处理器电缆测试系统及测试方法

技术领域

本发明涉及一种超小型并行处理器电缆测试系统及测试方法，更具体的涉及嵌入式计算机技术、硬件电路模块化设计技术和通讯技术，特别适用于电缆种类多、芯线数多、空间受限的场合。

背景技术

在卫星、航天器、飞机、舰船等大型设备中，广泛应用着各种不同性能、不同规模的电缆。电缆是武器装备进行信号传输和能量传输的重要载体，装备和系统设备之间的电源、信号、控制、通信传输也是通过电缆完成的，电缆连接的可靠性直接影响着军事训练和作战任务的完成效率。

测试电缆的传统方法是人工采取三用表、蜂鸣器等工具进行逐点测试，此方法适用于测试电缆种类少、芯线数少的情况，对于大批量多类型、多芯电缆的测试，则会暴露出测试效率低、准确性差的缺点。

已有的智能化多芯线电缆测试仪利用单核处理器控制继电器的通断实现对电缆的自动测试，解决了手工检测速度慢、效率低的问题，提高了多芯电缆的检测速度，仍不能满足在任务量大，时间紧迫，空间受限的环境下测量的需求。

发明内容

针对上述背景技术中存在的缺陷和不足，本发明的目的在于提供一种超小型并行处理器电缆测试系统及测试方法，采用多CPU处理系统，双层大容量切换矩阵，多通道并行加载的基于恒流源高精度内阻测试和基于长时高压极化后的绝缘测试，解决现有技术中存在的检测效率低、准确性差、空间受限等缺点。采用本发明的系统能实时动态反馈检测信息，回放历史检测信息，打印输出检测信息，最大限度的降低了检测成本。另外，电缆测试系统采用了嵌入式技术，使之更加智能化、小型化。

为了实现上述技术方案，本发明采取如下技术解决方案：

一种超小型并行处理器电缆测试系统，该系统至少包括：

——动态获取反馈装置，包括触摸屏a、中央处理器a、电源模块a、标准USB接口a和通讯模块a，主要用于输入检测电缆信息，根据信息现场配置检测任务，将主端测试装置反馈的测试信息动态显示并打印输出。

——主端测试装置，包括中央处理器阵列b、电源模块b、通讯模块b、A/D采集模块b、驱动器阵列b、继电器阵列b和电缆转接头b，用于接收动态获取反馈装置下达的测试任务并将采集到的待测电缆信息进行程控放大、数模转换后传输至动态获取反馈装置，完成电缆的内阻测试和绝缘测试；

——从端测试装置，包括中央处理器c、电源模块c、通讯模块c、A/D采集模块c、驱动器阵列c和继电器阵列c和电缆转接头c，配合主端测试装置完成电缆的内阻测试；

所述动态获取反馈装置与主端测试装置通过串口相连，主端测试装置与从端测试装置通过光电耦合方式相连。

进一步地，所述动态获取反馈装置的中央处理器a分别连接电源模块a、触摸屏a、标准USB接口a和通讯模块a，通讯模块a与主端测试装置的通讯模块b相连接。

进一步地，所述主端测试装置的中央处理器阵列b分别连接电源模块b、通讯模块b、A/D采集模块b和驱动器阵列b，驱动器阵列b连接继电器阵列b，继电器阵列b通过电缆转接头b连接至待测电缆。

进一步地，所述中央处理器阵列b设置有1个主控处理器和5个分控处理器，呈2+4阵型双层分布。

进一步地，所述驱动器阵列b设有24个，呈12+12阵型双层分布；继电器阵列b设有192个，呈96+96阵型双层分布；呈2+4阵型双层分布中央处理器阵列b分别与12+12阵型驱动器阵列b相连，12+12阵型驱动器阵列b分别与96+96阵型继电器阵列b相连，96+96阵型继电器阵列b分别与驱动器阵列b和电缆转接头b相连。

进一步地，所述驱动器阵列b中的每个驱动器可驱动继电器阵列b中的8个继电器，完成8通道并行绝缘测试。

进一步地，所述从端测试装置的中央处理器c分别连接电源模块c、通讯模块c、A/D采集模块c和驱动器阵列c，驱动器阵列c连接继电器阵列c(14)，继电器阵列c通过电缆转接头c连接至待测试电缆。

相应地，本发明进而给出了一种超小型并行处理器电缆测试系统的测试方法，包括下述步骤：

1)通过触摸屏将待测电缆信息输入至动态获取反馈装置中的中央处理器a中；

2)动态获取反馈装置中的中央处理器a对待测电缆信息进行现场配置，通讯模块a将测试任务传给主端测试装置；

3)主端测试装置接收测试任务后，中央处理器阵列b中的主控处理器分析测试任务，若为内阻，将测试任务传至从端测试装置，主端测试装置与从端测试装置的中央处理器通过驱动器控制继电器的通断，完成待测电缆的内阻测试；若为绝缘测试，主端测试装置通过驱动器控制继电器的通断，完成待测电缆的绝缘测试；

4)测试完成后，主端测试装置将测试结果通过通讯模块b上传至动态获取反馈装置中的中央处理器a，中央处理器a将测试结果与标准信息比较，给出最终结果并将其显示。

进一步地，所述内阻、绝缘测试通过驱动器控制继电器切换耦合，内阻测试通过加载50mA恒流源进行内阻测试，绝缘测试通过加载高压极化后的100v电压进行绝缘测试。

相对于现有技术，本发明的有益效果在于：

1)在主端测试装置采用CPU并行处理，通过继电器阵列实现8通道并行加载测试数据、内阻和绝缘测试切换耦合，提高了待测电缆的测试速率；

2)采用了基于恒流源的高精度内阻测试和基于长时间高压极化后的绝缘测试，提高了测试的精确度；

3)硬件部分采用主、从端测试装置的双层大容量阵列布局，其体积小、集成度高；

4)动态获取反馈装置采用Linux操作系统，响应速度快，采用Qt研发的界面友好易用，便于操作；

本发明超小型并行处理器电缆测试系统，将动态获取反馈装置、主端测试装置和从端测试装置合理配置。超小型并行处理器电缆测试系统的动态获取反馈装置的触摸屏固定在底板上，增加了测试仪的便携性；动态获取反馈装置采用Linux操作系统，响应速度快；主端测试装置采用多层板研制，充分利用空间，不受任务量大、空间有限、时间紧迫的限制；采用CPU并行处理，双层大容量切换矩阵，以及基于恒流源的高精度内阻测试和基于长时高压极化后的绝缘测试，提高了待测电缆的测试速度和测试精度。本发明系统科学、便捷实时，方法安全实用、快捷有效。

附图说明

图1是本发明应用于电缆测试系统结构图。

图2是本发明应用于电缆测试系统主从端测试装置结构框图。

图3(a)和图3(b)是本发明应用于电缆测试系统原理图。

图4是本发明应用于电缆测试系统测试流程图。

图5是电缆测试系统测试流程图。

具体实施方式

下面结合附图及具体实施方法对本发明做进一步详细说明。

如图1所示，该超小型并行处理器电缆测试系统，该系统至少包括：

——动态获取反馈装置，此装置包括中央处理器a2、电源模块a、触摸屏a1、标准USB接口a3和通讯模块a4。动态获取反馈装置的中央处理器a2分别连接电源模块a、触摸屏a1、标准USB接口a3和通讯模块a4，通讯模块a4与主端测试装置的通讯模块b5相连接。其中触摸屏a1用于输入待测电缆信息，显示检测电缆的信息，中央处理器a2对测试流程、测试任务进行现场配置，USB接口a3利用U盘对测试信息打印输出，通讯模块a4负责与主端测试装置通讯，将测试任务下发给主端测试装置并实时接收主端测试装置的回馈信息并显示。电源模块a负责给中央处理器a2供电，中央处理器a2分别控制触摸屏a1、通讯模块a4和USB接口a3。

——主端测试装置，此装置包括中央处理器阵列b6、电源模块b、通讯模块b5、A/D采集模块b9、驱动器阵列b7和继电器阵列b8和电缆转接头b10，主端测试装置的中央处理器阵列b6分别连接电源模块b、通讯模块b5、A/D采集模块b9和驱动器阵列b7，驱动器阵列b7连接继电器阵列b8，继电器阵列b8通过电缆转接头b10连接至待测试电缆。主端测试装置接收动态获取反馈装置下达的测试信息并对采集到的待测电缆的信息进行程控放大、数模转换后传输至动态获取反馈装置；

其中，通讯模块b5负责接收动态获取反馈装置下达的测试任务并实时的将测试完成信息上传给动态获取反馈装置。中央处理器阵列b6中的主控处理器分析测试任务，利用通讯模块b5分别与中央处理器阵列b6中的分控处理器、从端测试装置通讯，共同完成对待测电缆的测试。驱动器阵列b7负责驱动继电器阵列b8，继电器阵列b8选择时间响应快、体积小、功耗低的继电器构成，实现对多个被测点的选择与转换。A/D采集模块实现被测信号的程控放大、数模转换功能。电缆转接头b10是安装与被测电缆型号相同的插头，手动方式设置电缆的连接关系，满足不同型号电缆的测试。电源模块b负责给中央处理器阵列b6供电，中央处理器阵列b6通过驱动器阵列b7控制继电器阵列b8的通断，从而完成对待测电缆的测试。动态获取反馈装置和主端测试装置是通过串口进行通讯的。主端测试装置内部处理器间是通过光电耦合方式进行通讯的。

——从端测试装置，此装置包括中央处理器c12、电源模块c、通讯模块c11、A/D采集模块c15、驱动器阵列c13和继电器阵列c14和电缆转接头c16，用于配合主端测试装置完成对待测电缆的内阻测试。从端测试装置的中央处理器c12分别连接电源模块c、通讯模块c11、A/D采集模块15和驱动器阵列c13，驱动器阵列c13连接继电器阵列c14，继电器阵列c14通过电缆转接头c16连接至待测试电缆。

其中，从端测试装置配合主端测试装置共同完成对待测电缆的内阻测试，通讯模块c11负责与主端测试装置通讯，中央处理器c12分析并执行内阻测试任务，驱动器阵列c13、继电器阵列c14、A/D采集模块c15、电缆转接头c16的功能分别于主端测试装置中的一致。电源模块c负责给中央处理器c12供电，中央处理器c12通过驱动器阵列c13控制继电器阵列c14的通断，完成对待测电缆的内阻测试。主端测试装置和从端测试装置是通过无线通讯方式进行通讯的。

硬件配置时，主端测试装置正面主要放置电源模块、CPU、驱动器、继电器、50mA恒流源、100V电压源、无线通讯模块、光电耦合模块、串口模块、电缆转接头；背面主要放置CPU、驱动器、继电器等；从端测试装置正面主要放置CPU、驱动器、继电器、无线通讯模块，背面主要放置电源模块、驱动器、继电器、电缆转接头。

中央处理器阵列b6设有1个主控处理器和5个分控处理器，呈2+4阵型双层分布。主端测试装置正面设有1个主控处理器和1个分控处理器，背面设有4个分控处理器。驱动器阵列b7设有24个驱动器，呈12+12阵型双层分布；即主端测试装置正面设有12个驱动器，背面设有12个驱动器。继电器阵列b8设有192个继电器，呈96+96阵型双层分布；即主端测试装置正面设有96个继电器，背面设有96个继电器。

所述2+4阵型双层分布中央处理器阵列b6分别与12+12阵型驱动器阵列b7相连，12+12阵型驱动器阵列b7分别与96+96阵型继电器阵列b8相连，96+96阵型继电器阵列b8与电缆转接头b10相连。即2+4阵型双层分布中央处理器阵列b6中2阵型中央处理器阵列b6与12+12阵型驱动器阵列b7中12阵型驱动器阵列b7相连，4阵型中央处理器阵列b6与12阵型驱动器阵列b7相连，各12阵型驱动器阵列b7分别与各96阵型继电器阵列b8相连，驱动器阵列b7中的每个驱动器同时驱动继电器阵列b8中的8个继电器，完成8通道并行测试。

下面通过电缆检测系统的测试方法来进一步说明本发明，该方法包括下述步骤：

1)通过触摸屏a1将待测电缆信息输入至动态获取反馈装置的中央处理器a2中；

2)动态获取反馈装置中的中央处理器a2对待测电缆信息进行现场配置，通讯模块a4将测试任务传给主端测试装置；

3)主端测试装置接收测试任务后，中央处理器阵列b6中的主控CPU分析测试任务，若为内阻，通过光电耦合通知从端测试装置开始进行内阻测试，同时将任务分工给中央处理器阵列b6中的分控处理器，主端测试装置与从端测试装置的中央处理器通过驱动器控制继电器的通断，完成对待测电缆的内阻测试；若为绝缘测试，将任务直接分工给中央处理器阵列b6中的分控处理器，主端测试装置通过控制继电器的通断，完成对待测电缆的绝缘测试；

4)测试完成后，主端测试装置将测试结果通过通讯模块b5上传至动态获取反馈装置中的中央处理器a2，中央处理器a2将测试结果与标准信息比较，给出最终结果并将其显示。

其中，内阻、绝缘测试通过驱动器控制继电器切换耦合，内阻测试是通过加载50mA恒流源进行内阻测试，绝缘测试是通过加载高压极化后的100v电压进行绝缘测试。

如图2所示，为本发明测试系统主从端测试装置结构框图。

若为内阻测试，主控CPU分析测试任务，通知分控CPU1切换至电流档，同时通过无线通讯模块将测试任务转发至从端测试装置的CPU，分控CPU1和从端测试装置的CPU根据测试任务控制继电器的通断，形成闭合回路，可对内阻进行测试。一次对一根电缆进行测试并实时将测试结果上报给动态获取反馈装置。

若为绝缘测试，主控CPU分析测试任务，通知分控CPU1切换至电压档，同时通知分控CPU2、分控CPU3、分控CPU4、分控CPU5执行测试任务，每个分控CPU分别控制3个驱动器，1个驱动器同时驱动8个继电器，分控CPU同时工作，1次测试可处理8路绝缘电阻的测量并实时将测试结果上报给动态获取反馈装置。

如图3所示，为本发明系统测试原理图。

图3(a)为内阻测试原理图，如图V1R为50mA恒流源加在1Ω电阻上的电压，VxR为探点电压，利用分压原理，Rx＝错误！未找到引用源。–1。

图3(b)为绝缘测试原理图，如图100V电压源实际供电电压为V100，V为探点电压，Rx_M＝错误！未找到引用源。–11。

理论上50mA加在1Ω电阻上的电压和100V电压源的供电电压是恒定的，每次检测都对其判断，若符合条件，再做计算，可进一步提高检测的准确性。若否，给出提示信息。

图4是电缆测试系统整体测试流程图。

点击动态获取反馈装置中的触摸屏，输入要检测电缆的信息，经处理器现场配置检测任务，并通过串口将测试信息传给主端测试装置，主控CPU分析测试任务，执行测试任务并将测试结果上传给动态获取反馈装置，动态获取反馈装置中的监控模块将测试结果与标准值比较，给出评判结果并显示结果信息。动态获取反馈装置中的处理器判断任务是否执行完毕，若无，继续执行，否则提示是否保存信息，是则先保存再退出测试，否直接退出测试。

图5是电缆测试系统测试流程图，在每次测试的过程中，动态获取反馈装置都会依据测试标准评判测试结果，首先会判断电源的工作情况，若电源工作异常，报异常故障，正常则显示测试结果，继续测试，直至测完为止。

以上所述，仅是本发明针对本发明应用的实施例，可以使本领域的技术人员更全面的理解本发明，但并非对本发明做任何限制。按照本发明技术方案，上述实施例可举出很多例子。凡是根据本发明技术方案所给出的范围和对以上实施例所做的任何简单的修改和变更，均属于本发明技术方案的保护范围。大量的实验结果表明，在本发明权利要求书所提出的范围，均可达到本发明的目的。

Claims (9)

1.一种超小型并行处理器电缆测试系统，其特征在于，该系统至少包括：

——动态获取反馈装置，包括触摸屏a(1)、中央处理器a(2)、电源模块a、标准USB接口a(3)和通讯模块a(4)，主要用于输入检测电缆信息，根据信息现场配置检测任务，将主端测试装置反馈的测试信息动态显示并打印输出；

——主端测试装置，包括中央处理器阵列b(6)、电源模块b、通讯模块b(5)、A/D采集模块b(9)、驱动器阵列b(7)、继电器阵列b(8)和电缆转接头b(10)，用于接收动态获取反馈装置下达的测试任务并将采集到的待测电缆信息进行程控放大、数模转换后传输至动态获取反馈装置，完成电缆的内阻测试和绝缘测试；

——从端测试装置，包括中央处理器c(12)、电源模块c、通讯模块c(11)、A/D采集模块c(15)、驱动器阵列c(13)和继电器阵列c(14)和电缆转接头c(16)，配合主端测试装置完成电缆的内阻测试；

所述动态获取反馈装置与主端测试装置通过串口相连，主端测试装置与从端测试装置通过光电耦合方式相连。

2.根据权利要求1所述的超小型并行处理器电缆测试系统，其特征在于，所述动态获取反馈装置的中央处理器a(2)分别连接电源模块a、触摸屏a(1)、标准USB接口a(3)和通讯模块a(4)，通讯模块a(4)与主端测试装置的通讯模块b(5)相连接。

3.根据权利要求1所述的超小型并行处理器电缆测试系统，其特征在于，所述主端测试装置的中央处理器阵列b(6)分别连接电源模块b、通讯模块b(5)、A/D采集模块b(9)和驱动器阵列b(7)，驱动器阵列b(7)连接继电器阵列b(8)，继电器阵列b(8)通过电缆转接头b(10)连接至待测试电缆。

4.根据权利要求3所述的超小型并行处理器电缆测试系统，其特征在于，所述中央处理器阵列b(6)设置有1个主控处理器和5个分控处理器，呈2+4阵型双层分布。

5.根据权利要求3所述的超小型并行处理器电缆测试系统，其特征在于，所述驱动器阵列b(7)设有24个，呈12+12阵型双层分布；继电器阵列b(8)设有192个，呈96+96阵型双层分布；呈2+4阵型双层分布中央处理器阵列b(6)分别与12+12阵型驱动器阵列b(7)相连，12+12阵型驱动器阵列b(7)分别与96+96阵型继电器阵列b(8)相连，96+96阵型继电器阵列b(8)分别与驱动器阵列b(7)和电缆转接头b(10)相连。

6.根据权利要求5所述的超小型并行处理器电缆测试系统，其特征在于，所述驱动器阵列b(7)中的每个驱动器可驱动继电器阵列b(8)中的8个继电器，完成8通道并行绝缘测试。

7.根据权利要求1所述的超小型并行处理器电缆测试系统，其特征在于，所述从端测试装置的中央处理器c(12)分别连接电源模块c、通讯模块c(11)、A/D采集模块c(15)和驱动器阵列c(13)，驱动器阵列c(13)连接继电器阵列c(14)，继电器阵列c(14)通过电缆转接头c(16)连接至待测试电缆。

8.一种基于权利要求1所述的超小型并行处理器电缆测试系统的测试方法，其特征在于，包括下述步骤：

1)通过触摸屏a(1)将待测电缆信息输入至动态获取反馈装置中的中央处理器a(2)中；

2)动态获取反馈装置中的中央处理器a(2)对待测电缆信息进行现场配置，通讯模块a(4)将测试任务传给主端测试装置；

3)主端测试装置接收测试任务后，中央处理器阵列b(6)中的主控处理器分析测试任务，若为内阻，将测试任务传至从端测试装置，主端测试装置与从端测试装置的中央处理器通过驱动器控制继电器的通断，完成待测电缆的内阻测试；若为绝缘测试，主端测试装置通过驱动器控制继电器的通断，完成待测电缆的绝缘测试；

4)测试完成后，主端测试装置将测试结果通过通讯模块b(5)上传至动态获取反馈装置中的中央处理器a(2)，中央处理器a(2)将测试结果与标准信息比较，给出最终结果并将其显示。

9.根据权利要求8所述的超小型并行处理器电缆测试系统的测试方法，其特征在于，所述内阻、绝缘测试通过驱动器控制继电器切换耦合，内阻测试通过加载50mA恒流源进行内阻测试，绝缘测试通过加载高压极化后的100v电压进行绝缘测试。