CN101241164A - 多功能电缆故障测试仪 - Google Patents

Abstract

本发明公开一种多功能电缆故障测试仪，其特征在于该测试仪由现场可编程门阵列芯片、现场可编程门阵列配置存储芯片、串行通信接口电路、发射驱动电路、多路继电器电路、信号调理整形电路、高速比较器电路、模数转换电路、数控精密电位器、液晶显示器显示电路、发光二极管指示灯电路和按键电路组成。本发明的测试仪可以测试双绞线的长度、双绞线是否超长、双绞线的连通性(包括开路、短路、反接、错对、超长等故障)、故障类型(包括短路、开路)、故障点位置定位和回波损耗等多项参数，能快速准确获得双绞线的技术参数和实现故障位置检测和定位，具有测试精度高、性能可靠、便携的特点。

Description

多功能电缆故障测试仪

技术领域

本发明涉及一种多功能电缆故障测试仪，属于电缆测试设备技术领域。

背景技术

随着信息网络化的快速发展，网络已进入生活的方方面面，成为人们不可或缺的要素之一。我国网络发展迅速，截止到2007年12月31日，我国的网络用户总人数达到2.1亿人，以500万人之差仅次于美国，居世界第二位。但网络高速发展的同时，因为传输电缆故障造成的网络故障也频繁发生，根据统计，大约50％-70％的网络故障与电缆有关，造成的经济损失十分巨大，可见电缆本身的质量以及安装质量都直接影响网络的正常运行。因此，对综合布线系统中的网络传输电缆进行测试具有重要的现实意义。

在众多传输电缆中，双绞线电缆具有价格低、抗干扰性强、可同时传输多种(语音、数据、图像及CATV(Community Antenna Television，有线电视))多路信号等优点，被广泛使用在局域网和智能建筑中。由于大多数网络电缆布置在地下或建筑物墙内，给网络电缆的维护造成了不便，传统的网路电缆故障检测方法(如放音法、查漏法等)需要将发生故障的电缆全部从地下或建筑物墙内取出，这不仅耗费大量的人力、物力，而且维护和检修都需要花费大量的时间和成本。除此之外，传统检测法主要依靠工程技术人员的经验，准确性和精度都很难保证。

现在大多数电缆测试仪采用的测试方法是时域脉冲反射法，该法是基于电缆故障点处的特性阻抗会发生明显变化，脉冲信号在阻抗不匹配处发生反射，且不同故障类型的脉冲反射系数不同的原理。脉冲反射法与传统测试方法相比具有适用范围广、测试简便、精度高等优点。但脉冲反射法对脉冲频率和脉宽有较高要求。脉冲电信号在电缆中的传输速度很高，约为200m/μs(根据电缆绝缘介质的不同速度略有不同)，因此对信号采集处理速度的要求很高，需要采用特殊的高速信号采集和处理方法。此外发射脉冲的脉宽对测试精度也有较大影响，脉宽越大在短距离测量时，容易产生发射脉冲和反射脉冲混叠的现象，造成测试盲区，其测试分辨率也越小。反之信号脉宽越小，虽然可以有效的提高测试精度，但其高频分量较高，信号所具有能量的相对越小，当信号在电缆传输时的损耗和衰减也较大，造成测试距离较短。实际应用中，一般的处理器或数字集成芯片很难产生满足测试要求的高频脉冲，也很难达到如此高的响应速度，其结果是造成测试精度不高，盲区较大的缺陷。

目前市场上的网络电缆测试仪大多数为国外厂商(如美国福禄克、安捷伦；英国EDG等)的产品，其产品具有技术较为成熟、功能齐全、性能可靠、测试精度较高、体积较小便于携带等优点，但大多数属于高中档产品，其价格较高(通常在2万-20万元之间)，且仪器维护成本很高；国内厂商生产的网络测试仪虽然数量不少，但种类单一，产品大多属于低档产品，虽然价格低廉，但功能单一(大多局限于电缆连通性检测)，精度较国外产品相比较差，体积较大不便于携带和使用。这些不利因素给我国网络综合布线带来了诸多不便，也不利于我国小区、城市网络的建设和维护，因此有必要研制一种新型多功能电缆测试仪，以满足实际应用的需要。

发明内容

本发明的目的在于提供一种新型的多功能电缆故障测试仪，该测试仪可以测试双绞线的长度、双绞线是否超长、双绞线的连通性(包括开路、短路、反接、错对、超长等故障)、故障类型(包括短路、开路)、故障点位置定位和回波损耗等多项参数，能快速准确获得双绞线的技术参数和实现故障位置检测和定位，具有测试精度高、性能可靠、便携的特点。

本发明采用如下技术方案：

一种多功能电缆故障测试仪，其特征在于该测试仪由现场可编程门阵列(Field-Programmable Gate Array，FPGA)芯片、现场可编程门阵列配置存储芯片、串行通信接口(UniversalAsynchronous Receiver/Transmitter，UART)电路、发射驱动电路、多路继电器电路、信号调理整形电路、高速比较器电路、模数(AD)转换电路、数控精密电位器、液晶显示器(Liquid Crystal Display，LCD)显示电路、发光二极管(Light Emitting Diode，LED)指示灯电路和按键电路组成，其中：现场可编程门阵列芯片是整个测试仪的核心器件，控制着整个测试仪的工作和测试数据的处理运算；现场可编程门阵列配置存储芯片在现场可编程门阵列芯片上电后为其引导程序下载；串行通信接口电路是测试仪与上位机之间通信的接口，用于接收上位机的控制命令和实现测试数据的上传；发射驱动电路用于将现场可编程门阵列芯片产生的脉冲信号放大以满足测试要求，并将该放大后的脉冲信号送至多路继电器电路；多路继电器电路用于控制多路待测网络电缆间的切换；信号调理整形电路将来自多路继电器电路的信号放大整形得到满足信号采集要求的反射信号；数控电位器受所述现场可编程门阵列芯片控制，为高速比较器提供参考电压信号；高速比较器电路用于捕捉、采集所述反射信号并与所述参考电压信号进行比较，输出一比较结果信号给所述现场可编程门阵列芯片；模数转换电路用于采集数控精密电位器提供的参考电压信号传给现场可编程门阵列芯片处理；液晶显示器显示电路、发光二极管指示灯电路和按键电路与所述现场可编程门阵列芯片连接，组成系统的人机交互接口，用于显示测试数据、实现选择功能及参数设置功能，该多功能电缆故障测试仪通过RJ45接口与待测网络电缆连接。

其中，所述现场可编程门阵列芯片的内部电路由嵌入式处理器内核、液晶显示器显示控制电路、发光二极管指示灯控制电路、串行通信控制电路、键盘译码电路、继电器控制电路、模数转换控制电路、内部嵌入式锁相环电路(PLL)、脉冲产生控制电路、D触发器、高速计数器、数据锁存器和数控电位器控制电路组成，其中：嵌入式处理器内核是系统的中枢，所有内部电路由IEEE标准硬件描述语言编写，嵌入式处理器内核是现场可编程门阵列芯片的核心，负责控制现场可编程门阵列芯片内部各部分电路工作和测试数据的处理运算，并将运算结果送至液晶显示器显示控制电路；液晶显示器显示控制电路负责将接收到的数据送至外部液晶显示器显示；发光二极管指示灯控制电路用于控制外部发光二极管在连通性测试时的闪烁；串行通信控制电路为现场可编程门阵列芯片与上位机的通信提供控制信号和时钟信号；键盘译码电路负责对外部键盘的输入信息译码；继电器控制电路控制外部继电器的闭合；模数转换控制电路起控制所述模数转换电路工作和接收转换数据的作用；数控电位器控制电路控制所述数控精密电位器阻值的变化；内部嵌入式锁相环电路一方面与脉冲产生控制电路连接组成脉冲产生电路，另一方面誉高速计数器连接，为高速计数器提供计数脉冲；脉冲产生控制电路将来自内部嵌入式锁相环电路的连续高频时钟信号转换得到一个已知脉宽的单脉冲信号并输出；D触发器的时钟输入端与所述高速比较器电路的输出端连接，D触发器的输出端连接高速计数器的使能端，高电平时高速计数器开始计数，低电平时高速计数器停止计数；高速计数器的时钟端接内部嵌入式锁相环电路输出的标准已知频率的时钟信号；高速计数器的计数值经过数据锁存器锁存后送入嵌入式处理器内核处理。

本发明的多功能电缆故障测试仪结合专用集成电路技术、高速信号采集处理技术、现代检测技术和电子电路技术等，可以测试双绞线的长度、双绞线是否超长、双绞线的连通性(包括开路、短路、反接、错对、超长等故障)、故障类型(包括短路、开路)、故障点位置定位和回波损耗等多项参数，能快速准确获得双绞线的技术参数和实现故障位置检测和定位，具有测试精度高、性能可靠、便携的特点，是一种新型、多功能、一体化的测试设备。该测试仪可用于民用、工业网络综合布线现场，方便的检测网络传输电缆/同轴电缆/普通电缆等线缆的特性和故障，进而及时消除网络故障，保证民用和工业网络的畅通和正常工作，确保信息传输的畅通。

工作时，首先选择测试功能，设置测试参数。开始测试时，FPGA芯片控制多路继电器电路将测试通路切换至待测网络电缆的一对通路，FPGA芯片内部脉冲产生电路产生的单脉冲信号经过发射驱动电路将发射脉冲放大驱动至待测网络电缆，发射脉冲在故障点处发生反射，发射和反射脉冲经过信号调理整形电路送至高速比较器电路，高速比较器电路将采集到的信号与参考电压比较后输出脉冲信号至FPGA芯片，FPGA芯片对该脉冲信号进行处理，并将测试结果显示在LCD屏上。

本发明的测试原理基于多次回波检测法。多次回波检测法是在时域脉冲反射法的基础上提出的一种新的测试检测方法，核心是发射脉冲在故障点处会发生多次反射，且每次反射时其反射系数相同，只是由于电缆内部阻抗的原因其反射脉冲的幅度逐渐减小。采用多次回波反射法可以提高测试分辨率，减小了测试盲区，从而提高了测试的精度，避免了脉冲单次反射法只能依靠提高发射脉冲频率提高精度的限制，从而减小了对芯片处理速度的过高要求。

故障点位置计算公式：

$S=V\×\frac{N}{2\mathrm{Mf}}$

其中：S-故障点距测试点的距离；

V-脉冲在网络电缆中的传输速度(约为200m/μs)，可以通过实验标定获得；

N-FPGA芯片内部高速计数器的计数值，即标准脉冲的计数个数；

M-多次回波检测法中采集的回波次数；

f-FPGA内部嵌入式锁相环电路(PLL)提供给高速计数器的标准时钟信号，且频率已知。

与现有技术相比，本发明的有益效果在于：

1、本发明将多项功能(故障检测、故障点定位、回波损耗)集成在一个系统上，真正实现一机多用，是一种新型、多功能、一体化的测试设备。具有技术先进、性能可靠、经济实用、测试结果准确可靠、操作方便且体积轻便、便于携带的优点。

2、采用时域脉冲反射法+多次回波检测法相结合的测试和信号采集处理方法，与单纯采用脉冲时域反射法相比，降低了系统对信号频率的要求，减小了测试盲区，提高了系统测试精度和灵敏度。

3、系统以成熟的FPGA技术为核心，采用基于FPGA的SOPC(System-on-a-Programmable-Chip，可编程片上系统)技术，充分利用FPGA在高速信号采集和并行信号处理上的优势，提高了系统性能和相应速度。FPGA内嵌多个高性能嵌入式模拟锁相环(PLL)，可将外部晶振产生的时钟信号倍频后产生多个频率确定的高频信号，并能提供任意相移和调整输出信号占空比，从而提高了发射脉冲的频率和提高测试精度。

4、FPGA片内集成了RISC嵌入式处理器、外设、存储器、输入输出接口和测试功能电路，将所有功能集成在一片FPGA芯片中，有效的降低了系统成本、复杂性、功耗、体积和抗电磁干扰性，提高了系统的可靠性和稳定性。

5、测试仪器可以在多路网络电缆之间自动切换，一次完成网络电缆所有通路的测试任务，并可以根据测试范围的不同，自动或手动调节发射脉冲的幅度(3.3V、5V)和脉宽(5ns、10ns、20ns)，以满足不同测试条件的要求。近距离采用3.3V、5ns的发射脉冲，远距离采用5V、10ns/20ns的发射脉冲。

6、测试仪即可以单独使用也可与计算机连接实现网络在线测试和在线编程，可以方便的实现测试数据的上传和测试仪的远程控制，是一种自动化、网络化、智能化的测试设备。

7、测试仪从软件到硬件都采用了模块化设计方法，预留了添加新功能模块的接口，具有良好的升级空间与可移植性，为以后面向不同用户需求的二次开发打下了良好的基础。

8、该测试仪可以根据实际需要的不同，修改相关测试参数以实现应用场合的多样，不仅可以用于测试网络电缆的故障，而且还适用于同轴电缆、普通电缆(电线)等多种传输电缆的故障检测与故障点定位，具有适用范围广的优点。

附图说明

下面结合附图和具体实施方式对本发明作进一步的阐述。

图1：多功能电缆故障测试仪的结构框图；

图2：FPGA芯片的内部电路结构框图；

图3：FPGA芯片的引脚示意图；

图4：高速比较器连接电路图；

图5：发射驱动电路图；

图5A：3.3V放大驱动电路图；

图5B：5V放大驱动电路图；

图6：断路点故障定位原理示意图；

图7：短路点故障定位原理示意图。

具体实施方式

如图1所示，一种多功能电缆故障测试仪，由FPGA芯片、FPGA配置存储芯片、UART电路、发射驱动电路、多路继电器电路、信号调理整形电路、高速比较器电路、AD转换电路、数控精密电位器、LCD显示电路、LED指示灯电路和按键电路组成，其中：FPGA芯片是整个测试仪的核心器件，控制着整个测试仪的工作和测试数据的处理运算；FPGA配置存储芯片在现场可编程门阵列芯片上电后为其引导程序下载；UART电路是测试仪与上位机之间通信的接口，用于接收上位机的控制命令和实现测试数据的上传；发射驱动电路用于将现场可编程门阵列芯片产生的脉冲信号放大以满足测试要求，并将该放大后的脉冲信号送至多路继电器电路；多路继电器电路用于控制多路待测网络电缆间的切换；信号调理整形电路将来自多路继电器电路的信号放大整形得到满足信号采集要求的反射信号；数控电位器受所述FPGA芯片控制，为高速比较器提供参考电压信号；高速比较器电路用于捕捉、采集所述反射信号并与所述参考电压信号进行比较，输出一比较结果信号给所述FPGA芯片；AD转换电路用于采集数控精密电位器提供的参考电压信号传给FPGA芯片处理；液晶显示器显示电路、发光二极管指示灯电路和按键电路与所述FPGA芯片连接，组成系统的人机交互接口，用于显示测试数据、实现选择功能及参数设置功能。该多功能电缆故障测试仪通过RJ45接口与待测网络电缆连接。

FPGA芯片的内部电路结构框图如图2所示，由嵌入式处理器内核NIOS II嵌入式处理器软核、LCD显示控制电路、LED指示灯控制电路、串行通信控制电路、键盘译码电路、继电器控制电路、模数转换(ADC)控制电路、内部嵌入式锁相环电路(PLL)、脉冲产生控制电路、D触发器、高速计数器、数据锁存器和数控电位器控制电路组成，其中：嵌入式处理器内核是系统的中枢，采用NIOS II嵌入式处理器软核，所有内部电路由IEEE标准硬件描述语言编写，嵌入式处理器内核是FPGA芯片的核心，负责控制FPGA芯片内部各部分电路工作和测试数据的处理运算，并将运算结果送至LCD显示控制电路；LCD显示控制电路负责将接收到的数据送至外部LCD显示；LED指示灯控制电路用于控制外部LED在连通性测试时的闪烁；串行通信控制电路为FPGA芯片与上位机的通信提供控制信号和时钟信号；键盘译码电路负责对外部键盘的输入信息译码；继电器控制电路控制外部继电器的闭合；ADC控制电路起控制AD转换电路工作和接收转换数据的作用；数控电位器控制电路用于控制数控精密电位器阻值的变化；PLL电路一方面与脉冲产生控制电路连接组成脉冲产生电路，另一方面与高速计数器连接，为高速计数器提供计数脉冲；脉冲产生控制电路将来自PLL电路的连续高频时钟信号转换得到一个已知脉宽的单脉冲信号并输出；D触发器的时钟输入端与所述高速比较器电路的输出端连接，D触发器的输出端连接高速计数器的使能端，高电平时高速计数器开始计数，低电平时高速计数器停止计数；高速计数器的时钟端接PLL电路输出的标准已知频率的时钟信号；高速计数器的计数值经过数据锁存器锁存后送入嵌入式处理器内核处理。

图3是FPGA芯片的引脚示意图，FPGA芯片选用Altera公司Cyclone系列的EP1C6Q240C8N芯片，该芯片有240个管脚，其中输入输出管脚(IO)有185个，可根据实际使用的需要安排FPGA芯片与外部电路的连接。例：FPGA芯片的第179(发射脉冲输出S2)和180脚(发射脉冲输出S1)分别接发射驱动电路的两个输入端(发射驱动电路图参见图5)，可以根据需要输出3.3V或5V的发射脉冲；第177(输入I2)和178脚(输入I1)可以用来接高速比较器的两个输出；第158-162脚(继电器控制输出J1-J5)分别接五个继电器的控制端；第138-141(串口通信U1-U4)用作串口通信；第121-128脚(接ADC输出D0-D7)可以用来连接ADC输出的数据端(ADC芯片的6-13)；第131-133脚(控制端C1-C3)可以作为FPGA控制ADC工作的控制端；第134-136脚(控制端C4-C6)连接数控电位器的控制脚(数控电位器的第1、2、7脚)；第163-170脚(LCD输出E0-E7)连接LCD显示屏的8位数据输出端，第181-183(LCD控制输出LC1-LC3)可以作为LCD屏的控制输出端；第193-200脚(LED输出E1-E8)用作8路LED灯的控制端，第203-205脚(键盘控制P1-P3)作为键盘电路的输入端。高速比较器可以选用LINEAR公司的LT1394芯片，AD转换电路可以选用MAXIM公司的八位双极性ADC芯片MAX161，数控精密电位器选用X9313。

图4示出高速比较器连接电路图，高速比较器LT1394的同相输入端(芯片2脚)通过RJ-45接口与待测网络电缆相连，用于接收脉冲信号；高速比较器LT1394的反相输入端接数控精密电位器X9313的输出端(第5脚)，为高速比较器提供参考电压；高速比较器的输出(第7、8脚)接FPGA芯片的输入端(第177、178脚)，将采集到的信号输入到FPGA芯片内部电路。ADC芯片MAX161的输入端(4脚)接数控精密电位器X9313的输出端，对高速比较器LT1394的参考电压进行采样；ADC芯片MAX161的输出端DB1-DB0(13脚-6脚)接FPGA芯片的输入端(第121-128脚)，将ADC转换后的数据输入至FPGA芯片；ADC芯片MAX161的控制端(第14、15、16脚)接FPGA芯片的输出端(第133-131脚)，控制ADC芯片的正常工作；ADC芯片的CLK端(第17脚)接外部无源晶振，为ADC芯片提供采样时钟。数控精密电位器的控制端(第1、2、7脚)接FPGA芯片的控制输出端(第134-136脚)，在FPGA芯片的控制下为高速比较器提供不同的参考电压。

图5为发射驱动电路的原理图，分为3.3V和5V两种放大驱动电路。图5A为3.3V放大驱动电路，高频三极管的基极接FPGA芯片的输出端(第180脚)，FPGA芯片输出的脉冲信号经过三级管的驱动，通过三级管的发射极输出至待测网络电缆。图5B为5V放大驱动电路，电压放大芯片74LVC4245的21脚接FPGA芯片的输出端(第179脚)，接收FPGA芯片产生的3.3V脉冲；74LVC4245将脉冲放大至5V，通过3脚发送至高速三级管的基极，三级管通过其发射极将信号驱动至待测网络电缆。

多功能电缆故障测试仪的功能包括以下几个方面：

1、故障类型检测：连通性测试(包括开路、短路、反接、错对、超长等故障)、故障类型判断(包括短路、开路)。

2、故障位置定位：短路故障点位置、断路故障点位置的精确定位。

3、回波损耗检测：检测反射回波的大小。

功能参数如下：

1、适用范围：网络电缆、同轴电缆、普通电缆等；

2、功能包括：连通性、故障点(短路、断路)定位和回波损耗(Return Loss)；

3、脉冲幅度分为：3.3V、5V两档；

4、脉冲宽度分为：5ns，10ns，20ns三档；

5、根据测试距离的不同，可以自动切换脉冲幅度和脉宽；

6、具有自动存储测试数据和自动/手动切换测试通路的功能；

7、测试距离：0-500米；

8、测试精度：0.1米。

本发明的测试原理基于多次回波检测法。图6、图7分别示出断路故障点定位、短路故障点定位原理示意图。

断路故障点定位原理如下：

将高速比较器参考电压调节至合适的正电压，选择断路测试功能，设置好测试参数(脉宽、频率)，按开始测试按键。FPGA芯片内部PLL电路将外部晶振倍频后，在脉冲产生控制电路的控制下发射一脉宽已知的单脉冲信号，经发射驱动电路放大后送至待测双绞线；当发射脉冲和反射信号高于高速比较器的参考电压时(参考电压为正电压)，高速比较器输出高电平，低于高速比较器的参考电压时，则输出低电平；高速比较器输出第一个脉冲的上升沿触发D触发器电平置高，当D触发器采集到4个脉冲上升延后输出置低。D触发器的输出端接16位高速计数器的使能端，高电平开始计数，高速计数器的时钟信号由外部晶振经FPGA芯片内部的嵌入式锁相环电路(PLL)倍频后提供，且频率已知。高速计数器输出的计数值经过数据锁存器锁存后送入嵌入式处理器内核，处理器对计数值进行运算处理后将测试结果显示到LCD显示屏上。

短路故障点定位原理如下：

选择短路点故障测试按钮，将高速比较器的参考电压调至合适的负电平，按开始测试按钮，脉冲产生电路产生发射脉冲，同时将D触发器输出置高，反射信号低于参考电平时高速比较器输出低电平，D触发器捕捉到两个比较器输出脉冲的下降沿后，输出置低；D触发器输出的高电平控制高速计数器开始计数，高速计数器的时钟信号是PLL提供的标准时钟信号。高速计数器输出的计数值经过锁存器锁存后送入嵌入式处理器内核，处理器对计数值进行运算处理后将测试数据显示到LCD显示屏上。

Claims (2)

1.一种多功能电缆故障测试仪，其特征在于该测试仪由现场可编程门阵列芯片、现场可编程门阵列配置存储芯片、串行通信接口电路、发射驱动电路、多路继电器电路、信号调理整形电路、高速比较器电路、模数转换电路、数控精密电位器、液晶显示器显示电路、发光二极管指示灯电路和按键电路组成，其中；现场可编程门阵列芯片是整个测试仪的核心器件，控制着整个测试仪的工作和测试数据的处理运算；现场可编程门阵列配置存储芯片在现场可编程门阵列芯片上电后为其引导程序下载；串行通信接口电路是测试仪与上位机之间通信的接口，用于接收上位机的控制命令和实现测试数据的上传；发射驱动电路用于将现场可编程门阵列芯片产生的脉冲信号放大以满足测试要求，并将该放大后的脉冲信号送至多路继电器电路；多路继电器电路用于控制多路待测网络电缆间的切换；信号调理整形电路将来自多路继电器电路的信号放大整形得到满足信号采集要求的反射信号；数控电位器受所述现场可编程门阵列芯片控制，为高速比较器提供参考电压信号；高速比较器电路用于捕捉、采集所述反射信号并与所述参考电压信号进行比较，输出一比较结果信号给所述现场可编程门阵列芯片；模数转换电路用于采集数控精密电位器提供的参考电压信号并将转换结果传给现场可编程门阵列芯片处理；液晶显示器显示电路、发光二极管指示灯电路和按键电路与所述现场可编程门阵列芯片连接，组成系统的人机交互接口，用于显示测试数据、实现选择功能及参数设置功能，该多功能电缆故障测试仪通过RJ45接口与待测网络电缆连接。

2.如权利要求1所述的多功能电缆故障测试仪，其特征在于所述现场可编程门阵列芯片的内部电路由嵌入式处理器内核、液晶显示器显示控制电路、发光二极管指示灯控制电路、串行通信控制电路、键盘译码电路、继电器控制电路、模数转换控制电路、内部嵌入式锁相环电路、脉冲产生控制电路、D触发器、高速计数器、数据锁存器和数控电位器控制电路组成，其中：嵌入式处理器内核是系统的中枢，所有内部电路由IEEE标准硬件描述语言编写，嵌入式处理器内核是现场可编程门阵列芯片的核心，负责控制现场可编程门阵列芯片内部各部分电路工作和测试数据的处理运算，并将运算结果送至液晶显示器显示控制电路；液晶显示器显示控制电路负责将接收到的数据送至外部液晶显示器显示；发光二极管指示灯控制电路用于控制外部发光二极管在连通性测试时的闪烁；串行通信控制电路为现场可编程门阵列芯片与上位机的通信提供控制信号和时钟信号；键盘译码电路负责对外部键盘的输入信息译码；继电器控制电路控制外部继电器的闭合；模数转换控制电路起控制所述模数转换电路工作和接收转换数据的作用；数控电位器控制电路控制所述数控精密电位器阻值的变化；内部嵌入式锁相环电路一方面与脉冲产生控制电路连接组成脉冲产生电路，另一方面誉高速计数器连接，为高速计数器提供计数脉冲；脉冲产生控制电路将来自内部嵌入式锁相环电路的连续高频时钟信号转换得到一个已知脉宽的单脉冲信号并输出；D触发器的时钟输入端与所述高速比较器电路的输出端连接，D触发器的输出端连接高速计数器的使能端，高电平时高速计数器开始计数，低电平时高速计数器停止计数；高速计数器的时钟端接内部嵌入式锁相环电路输出的标准已知频率的时钟信号；高速计数器的计数值经过数据锁存器锁存后送入嵌入式处理器内核处理。

Images