CN103928297A - 锗硅纳米低维结构的可控制备方法及产品 - Google Patents

锗硅纳米低维结构的可控制备方法及产品 Download PDF

Info

Publication number
CN103928297A
CN103928297A CN201310740548.5A CN201310740548A CN103928297A CN 103928297 A CN103928297 A CN 103928297A CN 201310740548 A CN201310740548 A CN 201310740548A CN 103928297 A CN103928297 A CN 103928297A
Authority
CN
China
Prior art keywords
germanium
silicon
dimensional structures
low dimensional
preparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310740548.5A
Other languages
English (en)
Other versions
CN103928297B (zh
Inventor
曾成
夏金松
张永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201310740548.5A priority Critical patent/CN103928297B/zh
Publication of CN103928297A publication Critical patent/CN103928297A/zh
Application granted granted Critical
Publication of CN103928297B publication Critical patent/CN103928297B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种锗硅纳米低维结构可控制备方法及产品，该方法具体为：(a)清洗硅衬底；(b)在硅衬底上外延生长锗硅合金形成外延衬底；(c)涂敷电子抗蚀剂，通过电子束光刻技术在电子抗蚀剂上曝光所需的锗硅纳米低维结构图形；(d)采用干法刻蚀将锗硅纳米低维结构图形转移到外延衬底上得到样品；(e)去除样品上的电子抗蚀剂；(f)高温环境下进行氧化和退火，使得氧气优先与硅反应形成氧化硅而锗被析出；(g)在氮氢混合气氛下退火处理，形成锗硅纳米低维结构。本发明方法实现了锗硅纳米低维结构尺寸、形貌、位置及组分的可控制备，并具有工艺难度低、可重复性高、易于大规模集成等优点。

Description

锗硅纳米低维结构的可控制备方法及产品
技术领域
本发明属于半导体器件纳米加工技术领域，具体来说，涉及一种锗硅纳米低维结构可控制备方法及产品。 
背景技术
锗硅纳米低维结构即具有二维量子限制或者三维量子限制的纳米尺度结构，如锗硅量子点、锗硅纳米线等。它们在近些年来逐渐成为集成光电子领域的研究热点。锗硅纳米低维结构具有独特的通讯波段的光发射和光吸收特性、具有量子限制效应和库伦阻塞效应、良好的载流子迁移率以及能与CMOS工艺兼容等优点，拥有十分广阔的应用前景。例如，锗硅量子点可以用来制作片上集成光源和光探测器、单电子晶体管等；锗硅纳米线可以用来制作无结纳米线晶体管、集成阵列传感器等未来集成光电子领域的关键器件。 
传统锗硅自组装量子点的制备是依靠分子束外延生长技术，在平整的硅衬底上通过Stranski–Krastanov模式生长出来的。由于锗硅之间有4.18％的晶格失配，当外延在硅上的锗膜会受到面内的压应力，当锗膜达到临界厚度的时候，会由于应力弛豫呈三维岛状生长，这即是自组装量子点生长的Stranski–Krastanov生长模式。这种自组装量子点的尺寸和位置都是随机的。为了实现锗硅量子点的定位生长，人们在硅衬底的表面挖出纳米尺度的小孔。使用这种图形衬底进行外延生长时，锗硅量子点会优先在小孔内成核；通过控制生长温度和锗的沉积量，可以实现锗硅量子点的定位在小孔内生长。这种定位生长锗硅量子点能控制量子点大小和位置，但具有量子点的尺寸偏大、量子点内部缺陷多等缺点，不利于一些小尺寸量子点器件的制备。 
传统锗硅纳米线的制备是依靠气相外延沉积法制备的。在纳米金颗粒的催化下，通过控制通入硅烷和锗烷的配比和反应温度来实现纳米线的生长。它的特点是纳米线的截面尺寸由金颗粒的大小决定，能实现高质量的锗硅多层嵌套的同轴异质纳米线结构。这种锗硅纳米线一般是垂直向上生长，生长方向和位置往往比较随机，因此生长出来的锗硅纳米线不易与半导体微纳加工的平面工艺兼容。 
总之，现有的锗硅纳米线和量子点的生长制备工艺虽然均发展的比较成熟，却并不能实现纳米低维结构的完全可控制备，不能精确的控制每一根纳米线及每一个量子点的位置、大小、形貌、和组分等关键参数，给基于锗硅纳米低温结构的半导体器件的加工带来了很大的工艺难度。 
发明内容
本发明的目的在于提供一种锗硅低维纳米结构可控制备方法及产品，能够精确控制纳米结构的形貌和位置，有效缩小横向尺寸的缩小和提高锗组分，可控性好，工艺步骤简单，重复性高，为精确制备基于锗硅纳米低维结构的半导体器件提供了技术可能。 
为实现本发明的技术目的，本发明采用如下技术方案： 
一种锗硅纳米低维结构的可控制备方法， 
(a)清洗硅衬底； 
(b)在硅衬底上外延生长锗硅合金形成外延衬底； 
(c)涂敷电子抗蚀剂，通过电子束光刻技术在电子抗蚀剂上曝光所需锗硅纳米低维结构图形； 
(d)采用干法刻蚀将锗硅纳米低维结构图形转移到外延衬底上得到样品； 
(e)去除样品上的电子抗蚀剂； 
(f)高温环境下进行氧化和退火，使得硅被优先氧化形成氧化硅而锗被析出； 
(g)在氮氢混合气氛下退火处理，形成锗硅纳米低维结构。 
进一步地，所述步骤(b)中的锗硅合金的锗组分占锗硅合金的质量比为1％～50％；锗硅合金的厚度与结构目标厚度和锗组分有关，结构目标厚度和锗组分越大，则选取的锗硅合金厚度越大。 
进一步地，所述步骤(b)中的外延生长方法采用分子束外延生长法MBE或超高真空气相沉积法UHV-CVD。 
进一步地，所述步骤(c)中的电子抗蚀剂可采用负性电子抗蚀剂(例如SAL601或HSQ)或正性电子抗蚀剂(例如PMMA或ZEP520)。 
进一步地，所述步骤(d)中的干法刻蚀采用CCl4、BCl3、CHF3、SF6或CFCl2为蚀刻气体，采用反应离子刻蚀RIE、电感耦合等离子ICP刻蚀或电子回旋ECR刻蚀方法。 
进一步地，所述步骤(f)中的氧化和退火交替进行。 
进一步地，所述步骤(f)中的氧化和退火均在高温管式炉中进行。 
进一步地，所述步骤(f)中的氧化方式是干氧氧化，退火方式是氮气环境退火，氧化和退火温度为800～1000℃。 
进一步地，所述步骤(g)中的氮氢混合气退火的温度为400-600℃。 
进一步地，所述步骤(d)中干法刻蚀要求刻蚀后剩余硅锗能够在后续的氧化步骤中被完全消耗掉，使最终形成的纳米低维结构被完全包裹在氧化层中。 
本发明的技术效果体现在： 
由于本发明提出的锗硅纳米低维结构的制备方法，采用高精度的电子束光刻和干法刻蚀来定义纳米低维结构的位置和形貌，避免了传统生长法中的随机成核生长的问题。为了实现了锗硅纳米低维结构横向尺寸的缩小和锗组分的提升，本发明引入了高温氧化退火的锗浓缩方法。锗硅合金在干法氧化过程中，反应界面硅原子足够多的情况下，形成的氧化锗与硅发生置换反应，其结果是硅被选择性氧化形成二氧化硅，而锗原子从氧化物 里析出，堆积在氧化层与锗硅层的界面，并向衬底方向扩散；只有硅原子不足时，才会开始形成氧化锗。因此通过合理控制氧化和退火的时间，使得氧气优先和硅反应形成氧化硅而锗被析出并向内部扩散，从而实现缩小锗硅纳米低维结构横向尺寸和提升锗组分的目的。 
作为优化，锗硅合金的锗组分占锗硅合金的质量比为1％～50％，这样能够保证锗硅纳米低维结构中有足够的锗成分；氧化和退火两个过程交替进行，以保证锗原子在浓缩的过程中有足够的时间迁移。 
总的来说，本发明提供的锗硅纳米低维结构的制备方法具有可控性好、工艺步骤简单、可重复性高等优点，在半导体制造领域中的纳米线无结晶体管器件、硅基发光器件、单电子器件器件等方向有很好的应用前景。 
附图说明
图1为本发明的实施流程图； 
图2-1为实施例1的SOI衬底示意图； 
图2-2为实施例1的外延生长锗硅合金示意图； 
图2-3为实施例1的涂敷电子抗蚀剂示意图； 
图2-4为实施例1的电子束曝光示意图； 
图2-5为实施例1的干法刻蚀示意图； 
图2-6为实施例1的循环氧化合退火示意图； 
图3-1为实施例1中设计值为15nm的纳米线截面图； 
图3-2为实施例1中设计值为30nm的纳米线截面图； 
图3-3为实施例1中设计值为40nm的纳米线截面图； 
图3-4为实施例1中设计值为50nm的纳米线截面图； 
图4-1为实施例2的SOI衬底示意图； 
图4-2为实施例2的外延生长锗硅合金示意图； 
图4-3为实施例2的涂敷电子抗蚀剂示意图； 
图4-4为实施例2的电子束曝光示意图； 
图4-5为实施例2的干法刻蚀示意图； 
图4-6为实施例2的循环氧化合退火示意图； 
图5为实施例2中设计值为90nm的纳米线截面图； 
图6-1为实施例3的SOI衬底示意图； 
图6-2为实施例3的外延生长锗硅合金示意图； 
图6-3为实施例3的涂敷电子抗蚀剂示意图； 
图6-4为实施例3的电子束曝光示意图； 
图6-5为实施例3的干法刻蚀示意图； 
图6-6为实施例3的去除电子抗蚀剂示意图； 
图7-1为实施例3中设计值为30nm的纳米线截面图； 
图7-2为实施例3中设计值为50nm的纳米线截面图； 
图7-3为实施例3中设计值为60nm的纳米线截面图； 
图7-4为实施例3中设计值为80nm的纳米线截面图。 
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。 
需要注意的是最终制备出的锗硅纳米低维结构中锗组分，由外延沉积锗的量、电子束光刻形成掩膜的横向尺寸、氧化的温度和时间等参数共同决定的。为了实现真正的纳米低维结构，须实现制作完成的纳米线和量子点是一个一个分立结构，且被二氧化硅完全包围，具体请见实施例。 
实施例1 
在SOI衬底上制备周期排列的、不同尺寸锗硅纳米线。 
如图2-1所示，我们选择的SOI衬底(从下到上依次由硅基底、3000nm 厚的埋氧层和55nm厚的顶层硅三层结构组成)，将衬底用RCA工艺清洗干净。 
图2-2所示，将SOI衬底送入分子束外延生长系统中，先450℃生长10nm的硅作为缓冲层，再外延生长Ge0.1Si0.9量子阱，厚度为15nm，最后再盖上5nm的硅。分子束外延系统采用法国Riber公司的Eva-32分子束外延系统。 
图2-3所示，在SOI衬底上涂敷浓度为3.6％的HSQ胶，涂敷转速为4000rpm，并采用热板在150℃下前烘4min。 
图2-4所示，采用电子束直写曝光、显影在HSQ中形成纳米低维结构图形。其中纳米线图形的设计宽度分别为15nm、30nm、40nm、50nm，长度为10μm，阵列排列的周期为600nm。电子束曝光采用VISTEC公司的EBPG5000+电子束光刻系统，采用100KeV加速电压、130pa电子束流、800μC/cm2曝光剂量。采用MF322显影液在室温下显影140s。 
图2-5所示，利用HSQ电子抗蚀剂图形作为掩膜，采用CHF3蚀刻气体反应离子(RIE)刻蚀方法刻蚀SOI衬底的顶层硅和锗硅合金层，刻蚀深度约80nm，从而将图形转移到SOI顶层硅上。 
图2-6所示，将样品置于800℃的高温管式炉，通入氧气或者氮气对样品表面进行氧化或者退火。采取20min氧化加上20min退火的循环方式，并循环进行18次氧化和退火。400℃在氮氢混合气体(H2＝5％)退火，完成SOI上可控锗硅纳米线和量子点的制备。 
如图3-1至3-4所示，图中分别给出了设计值为15nm、30nm、40nm、50nm纳米线的截面高分辨率透射电镜(TEM)照片，纳米线被包裹在二氧化硅包层里面。制备出的纳米线截面尺寸最小值约为11nm，同时随着纳米线设计值的增加，氧化退火后实际纳米线的截面尺寸也在增加。然而由于外延生长时锗的含量偏低，通过分析得出纳米线中锗的组分偏低，均低于60％。 
在上述工艺参数下，将外延生长Ge0.1Si0.9量子阱替换为外延生长Ge0.5Si0.5量子阱，厚度为10nm，结果表明在这种条件下制备出的锗硅纳米线中锗的组分有显著提升，均大于60％。 
实施例2 
在SOI衬底上制备周期排列的、不同尺寸锗硅纳米低维结构。 
如图4-1所示，我们选择的SOI衬底(从下到上依次由硅基底、3000nm厚的埋氧层和53nm厚的顶层硅三层结构组成)，将衬底用RCA工艺清洗干净。 
图4-2所示，将SOI衬底送入分子束外延生长系统中，先450℃生长10nm的硅作为缓冲层，再外延生长Ge0.1Si0.9量子阱，厚度为30nm，最后再盖上5nm的硅。分子束外延系统采用法国Riber公司的Eva-32分子束外延系统。 
图4-3所示，在SOI衬底上涂敷HSQ胶，并采用热板在150℃下前烘4min，烘烤后HSQ厚度约为70nm。 
图4-4所示，采用电子束直写曝光、显影在HSQ中形成纳米低维结构图形。其中纳米线图形的设计宽度分别为40nm、50nm、60nm、70nm、80nm和90nm，长度为10μm，阵列排列的周期为600nm。电子束曝光采用VISTEC公司的EBPG5000+电子束光刻系统，采用100KeV加速电压、130pa电子束流、800μC/cm2曝光剂量。采用MF322显影液在室温下显影140s。 
图4-5所示，利用HSQ电子抗蚀剂图形作为掩膜，采用BCl3和刻蚀气体和电子回旋ECR刻蚀刻蚀方法刻蚀SOI衬底的顶层硅和锗硅合金层，刻蚀深度约50nm，从而将图形转移到SOI顶层硅上。 
图4-6所示，将样品置于900℃的高温管式炉，通入氧气或者氮气对样品表面进行氧化或者退火。采取20min氧化加上20min退火的循环方式，并循环进行12次氧化和退火。500℃在氮氢混合气体(H2＝5％)退火，完 成SOI上可控锗硅纳米线和量子点的制备。 
如图5所示，图中给出了设计值为90nm纳米线的截面高分辨率透射电镜(TEM)照片。由于RIE刻蚀深度较浅，SOI顶层硅的剩余厚度大于氧化所能消耗的硅厚度，经过氧化退火之后，顶层硅仍然剩余10nm以上的硅。这一次实验中锗硅纳米线并未完全被二氧化硅所包围，而是仍与一薄层硅相连，所以制备出的纳米线并不成功。 
实施例3 
在SOI衬底上制备周期排列的、不同尺寸锗硅纳米低维结构。按照本发明提供的方法，具体步骤是： 
图6-1所示，选择的SOI衬底(从下到上依次由硅基底、3000nm厚的埋氧层和50nm厚的顶层硅三层结构组成)，将衬底用RCA工艺清洗干净。 
图6-2所示，将SOI衬底送入超高真空气相沉积系统中，先生长10nm的硅作为缓冲层，再外延生长Ge0.2Si0.8量子阱，厚度为30nm，最后再盖上10nm的硅。图6-3所示，在SOI衬底上涂敷ZEP520胶，涂敷转速为2000rpm，并采用热板在180℃下前烘3min，烘烤后ZEP520厚度约为90nm。 
图6-4所示，采用电子束直写曝光、显影在ZEP520中形成纳米低维结构图形。其中纳米线图形的设计宽度分别为40nm、50nm、60nm、70n m和80nm，长度为10μm，阵列排列的周期为600nm。电子束曝光采用VISTEC公司的EBPG5000+电子束光刻系统，采用100KeV加速电压、130pa电子束流、175μC/cm2曝光剂量。采用二甲苯显影液在室温下显影70s。 
图6-5所示，利用ZEP520电子抗蚀剂图形作为掩膜，采用高密度电感耦合等离子体(ICP)刻蚀方法刻蚀SOI衬底的顶层硅和锗硅合金层，刻蚀深度约95nm，从而将图形转移到SOI顶层硅上。 
图6-6所示，去除片子表面残留的电子束抗蚀剂，用丙酮和去离子水将样品清洗干净。 
将样品置于1000℃的高温管式炉，通入氧气或者氮气对样品表面进行 氧化或者退火。采取20min氧化加上20min退火的循环方式，并循环进行10次氧化和退火。然后将样品在氮氢混合(H2＝5％)气氛下600℃退火30min，即完成SOI上可控锗硅纳米线和量子点的制备。 
如图7-1至7-4所示，图中分别给出了设计值为30nm、50nm、60nm、80nm的纳米线的截面高分辨率透射电镜(TEM)照片，纳米线被外层的氧化层包围。这一次实验相对于实施例1来说增加了锗的含量，增加了氧化和退火的时间。制备出的锗硅纳米线是分立结构，纳米线的最小特征尺寸接近14nm，从图7-1至7-4纳米线的特征尺寸依次增大(从10nm到～50nm)，氧化层与纳米线晶格之间界面清晰，纳米线截面晶格质量良好。经过分析得出纳米线中锗的组分均大于60％。 
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。 

Claims (10)

1.一种锗硅纳米低维结构的可控制备方法，
(a)清洗硅衬底；
(b)在硅衬底上外延生长锗硅合金形成外延衬底；
(c)涂敷电子抗蚀剂，通过电子束光刻技术在电子抗蚀剂上曝光所需的锗硅纳米低维结构图形；
(d)采用干法刻蚀将锗硅纳米低维结构图形转移到外延衬底上得到样品；
(e)去除样品上的电子抗蚀剂；
(f)高温环境下进行氧化和退火，使得硅优先被氧化形成氧化硅而锗被析出；
(g)在氮氢混合气氛下退火处理，形成锗硅纳米低维结构。
2.根据权利要求1所述的锗硅纳米低维结构的可控制备方法，其特征在于，所述步骤（b）中的锗硅合金的锗组分占锗硅合金的质量比为1%～50%。
3.根据权利要求1所述的锗硅纳米低维结构的可控制备方法，其特征在于，所述步骤（b）中的外延生长方法采用分子束外延生长法MBE或超高真空气相沉积法UHV-CVD。
4.根据权利要求1所述的锗硅纳米低维结构的可控制备方法，其特征在于，所述步骤（d）中的干法刻蚀采用CCl4、BCl3、CHF3、SF6或CFCl2为蚀刻气体，采用反应离子刻蚀RIE、电感耦合等离子ICP刻蚀或电子回旋ECR刻蚀方法。
5.根据权利要求1所述的锗硅纳米低维结构的可控制备方法，其特征在于，所述步骤（f）中的氧化和退火交替进行。
6.根据权利要求1或5所述的锗硅纳米低维结构的可控制备方法，其特征在于，所述步骤（f）中的氧化和退火均在高温管式炉中进行。
7.根据权利要求1或5所述的锗硅纳米低维结构的可控制备方法，其特征在于，所述步骤（f）中的氧化方式是干氧氧化，退火方式是氮气环境退火，氧化和退火温度为800℃～1000℃。
8.根据权利要求1或5所述的锗硅纳米低维结构的可控制备方法，其特征在于，所述步骤（g）中的氮氢混合气退火的温度为400-600℃。
9.根据权利要求1所述的锗硅纳米低维结构的可控制备方法，其特征在于，所述步骤(d)中刻蚀后剩余硅锗能够在后续的氧化步骤中被完全消耗掉，使最终形成的纳米低维结构被完全包裹在氧化层中。
10.按照权利要求1～9任意一项权利要求所述的制备方法制备得到的锗硅纳米低维结构。
CN201310740548.5A 2013-12-28 2013-12-28 锗硅纳米低维结构的可控制备方法及产品 Expired - Fee Related CN103928297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310740548.5A CN103928297B (zh) 2013-12-28 2013-12-28 锗硅纳米低维结构的可控制备方法及产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310740548.5A CN103928297B (zh) 2013-12-28 2013-12-28 锗硅纳米低维结构的可控制备方法及产品

Publications (2)

Publication Number Publication Date
CN103928297A true CN103928297A (zh) 2014-07-16
CN103928297B CN103928297B (zh) 2017-04-26

Family

ID=51146479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310740548.5A Expired - Fee Related CN103928297B (zh) 2013-12-28 2013-12-28 锗硅纳米低维结构的可控制备方法及产品

Country Status (1)

Country Link
CN (1) CN103928297B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104897319A (zh) * 2015-05-06 2015-09-09 东南大学 一种压力传感结构及其制备方法
US9595605B1 (en) 2016-04-07 2017-03-14 International Business Machines Corporation Vertical single electron transistor formed by condensation
CN106653566A (zh) * 2016-11-29 2017-05-10 东莞市广信知识产权服务有限公司 一种硅锗纳米线的制作方法
CN107039242A (zh) * 2017-03-10 2017-08-11 武汉拓晶光电科技有限公司 一种核壳异质结构锗硅纳米线及其可控制备方法和应用
WO2020019575A1 (zh) * 2018-07-26 2020-01-30 华中科技大学 基于介质超表面结构的窄带滤光片及其制作方法
CN112216600A (zh) * 2020-10-13 2021-01-12 西安交通大学 一种快速可控低成本制备大面积SiC纳米柱阵列的方法
CN113652747A (zh) * 2021-07-12 2021-11-16 杭州电子科技大学 一种可产生热载流子弛豫效应的低维硅设计制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146639A (zh) * 1995-09-27 1997-04-02 南京大学 一种用SiGe/Si异质结构制备硅量子线的方法
US20100052104A1 (en) * 2008-09-03 2010-03-04 Thomas Signamarcheix Method for fabricating a locally passivated germanium-on-insulator substrate
CN102751232A (zh) * 2012-07-02 2012-10-24 中国科学院上海微系统与信息技术研究所 利用锗浓缩技术制备SiGe或Ge纳米线的方法
CN103022093A (zh) * 2011-09-21 2013-04-03 有研半导体材料股份有限公司 一种绝缘体上纳米级硅锗材料及其制备方法
CN103441062A (zh) * 2013-09-09 2013-12-11 厦门大学 一种Ge组分及带宽可调控的SiGe纳米带的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146639A (zh) * 1995-09-27 1997-04-02 南京大学 一种用SiGe/Si异质结构制备硅量子线的方法
US20100052104A1 (en) * 2008-09-03 2010-03-04 Thomas Signamarcheix Method for fabricating a locally passivated germanium-on-insulator substrate
CN103022093A (zh) * 2011-09-21 2013-04-03 有研半导体材料股份有限公司 一种绝缘体上纳米级硅锗材料及其制备方法
CN102751232A (zh) * 2012-07-02 2012-10-24 中国科学院上海微系统与信息技术研究所 利用锗浓缩技术制备SiGe或Ge纳米线的方法
CN103441062A (zh) * 2013-09-09 2013-12-11 厦门大学 一种Ge组分及带宽可调控的SiGe纳米带的制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104897319A (zh) * 2015-05-06 2015-09-09 东南大学 一种压力传感结构及其制备方法
US9595605B1 (en) 2016-04-07 2017-03-14 International Business Machines Corporation Vertical single electron transistor formed by condensation
US9793349B1 (en) 2016-04-07 2017-10-17 International Business Machines Corporation Vertical single electron transistor formed by condensation
US9997597B2 (en) 2016-04-07 2018-06-12 International Business Machines Corporation Vertical single electron transistor formed by condensation
CN106653566A (zh) * 2016-11-29 2017-05-10 东莞市广信知识产权服务有限公司 一种硅锗纳米线的制作方法
CN107039242A (zh) * 2017-03-10 2017-08-11 武汉拓晶光电科技有限公司 一种核壳异质结构锗硅纳米线及其可控制备方法和应用
CN107039242B (zh) * 2017-03-10 2019-12-31 武汉拓晶光电科技有限公司 一种核壳异质结构锗硅纳米线及其可控制备方法和应用
WO2020019575A1 (zh) * 2018-07-26 2020-01-30 华中科技大学 基于介质超表面结构的窄带滤光片及其制作方法
CN112216600A (zh) * 2020-10-13 2021-01-12 西安交通大学 一种快速可控低成本制备大面积SiC纳米柱阵列的方法
CN113652747A (zh) * 2021-07-12 2021-11-16 杭州电子科技大学 一种可产生热载流子弛豫效应的低维硅设计制备方法

Also Published As

Publication number Publication date
CN103928297B (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
CN103928297B (zh) 锗硅纳米低维结构的可控制备方法及产品
Merckling et al. Heteroepitaxy of InP on Si (001) by selective-area metal organic vapor-phase epitaxy in sub-50 nm width trenches: The role of the nucleation layer and the recess engineering
CN101830430B (zh) 一种大面积、高度均匀有序量子点阵列制造方法
TWI588875B (zh) 半導體奈米線及其製造方法
KR101209151B1 (ko) 양자점 제조방법 및 양자점을 포함하는 반도체 구조물
US10411092B2 (en) Fabrication of semiconductor junctions
US10804137B2 (en) SOI substrate manufacturing method and SOI substrate
CN102290435B (zh) 一种大面积量子点及其阵列制造方法
US9978834B2 (en) Method of forming ultra-thin nanowires
US9142400B1 (en) Method of making a heteroepitaxial layer on a seed area
CN104538449A (zh) 一种石墨烯场效应晶体管结构及其大规模制作工艺
WO2020088509A1 (zh) 硅基衬底、衬底基板及其制造方法、光电器件
Shi et al. Selective area heteroepitaxy of low dislocation density antiphase boundary free GaAs microridges on flat-bottom (001) Si for integrated silicon photonics
US9859397B2 (en) Growing groups III-V lateral nanowire channels
CN113113512A (zh) 定向异质外延方法及硅基锗锡合金材料
WO2020181917A1 (zh) 在侧向外延薄膜上自对准形成图形及外延材料的制备方法
CN107039242B (zh) 一种核壳异质结构锗硅纳米线及其可控制备方法和应用
CN103441062B (zh) 一种Ge组分及带宽可调控的SiGe纳米带的制备方法
Kataria et al. High quality large area ELOG InP on silicon for photonic integration using conventional optical lithography
CN112382558B (zh) 基于微纳米金属/半导体肖特基结的可控量子结构制备方法
KR102504967B1 (ko) 고감도 센서용 반도체 소자의 제조방법
Merckling et al. Monolithic Integration of III-V Semiconductors by Selective Area Growth on Si (001) Substrate: Epitaxy Challenges & Applications
CN102024759B (zh) 半导体装置及其制造方法
CN115084308B (zh) 锗衬底-砷化镓/锗异质结薄膜复合结构及其制法和应用
CN114121636A (zh) 半导体结构及半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170426

Termination date: 20171228

CF01 Termination of patent right due to non-payment of annual fee