CN103915070A - 控制数据电压极性的方法及使用其的液晶显示器 - Google Patents

Abstract

本发明公开了一种控制数据电压极性的方法及使用其的液晶显示器，所述方法包括：计算将要通过源极驱动IC中彼此相邻的I个通道输出的数据所属的每个组的数据的直流电流DC值；累加所述DC值；将第n组（n是正整数）的累加DC值的绝对值与预定阈值进行比较，所述第n组的累加DC值是通过累加直至第n-1组所得的第n-1组的累加DC值与第n组的DC值相加而获得的；和当第n组的累加DC值的绝对值超过所述阈值时，改变组极性数据。

Description

控制数据电压极性的方法及使用其的液晶显示器

本申请要求2012年12月28日提交的韩国专利申请10-2012-0157536的优先权，为了所有目的在此援引该专利申请的全部内容作为参考，如同在这里完全阐述一样。

技术领域

本发明涉及一种控制数据电压极性的方法及使用该方法的液晶显示器。

背景技术

有源矩阵驱动型液晶显示器使用薄膜晶体管（下称“TFT”）作为开关元件以显示运动画面。与阴极射线管（CRT）不同，可以以小尺寸制造液晶显示器，从而液晶显示器被应用于电视以及便携式信息装置、办公设备、计算机等的显示器，从而正快速取代CRT。

液晶显示器的液晶单元通过根据施加至像素电极的数据电压与施加至公共电极的公共电压之间的电位差改变透射率来显示图像。为了减少残像并防止液晶劣化，以反转驱动方法驱动液晶显示器，反转驱动方法周期性反转施加至液晶的数据电压的极性。

一般来说，液晶显示器响应于极性控制信号POL控制写入到1行像素中的数据的极性，其中极性控制信号POL的极性通过1个水平周期单元反转。在液晶显示器中，液晶显示器的图像质量会根据输入图像的数据图案与数据电压的极性之间的相关性而劣化。作为一个例子，1行像素中显示的正负数据不平衡，任意一个极性变强。当将要写入到1行像素中的数据的极性被偏置到任意一个极性时，公共电压Vcom被偏移（shifted）。通过对该1行数据中的高灰度级数据的极性计数，根据累积的直流（DC）值确定极性的非均匀性。因为当公共电压Vcom偏移时，液晶单元的参考电位被改变，所以用户可从液晶显示器上显示的图像感觉到诸如污点、泛绿或闪烁这样的现象。在触摸传感器以内置方式嵌入液晶显示面板中的情形中，如果公共电压Vcom偏移，则由于改变触摸传感器信号的偏移值，导致触摸传感器的识别率降低。

发明内容

根据本发明的一种控制数据电压极性的方法包括：计算将要通过源极驱动IC中彼此相邻的I个通道（I是3到18之间的任意一个3的倍数）输出的数据所属的每个组的数据的直流电流DC值；累加所述DC值；将第n组（n是正整数）的累加DC值的绝对值与预定阈值进行比较，其中所述第n组的累加DC值是通过将累加直至第n-1组所得的第n-1组的累加DC值与第n组的DC值相加而获得的；以及当第n组的累加DC值的绝对值超过所述阈值时，改变组极性（group polarity）数据。

所述DC值是通过将将要通过所述I个通道输出的数据所属的组内的高灰度级数据相加而获得的值。

所述组极性数据定义了代表所述组的第一极性。

根据本发明的液晶显示器包括：显示面板，其中数据线和栅极线彼此正交且以矩阵形式布置像素；源极驱动IC，所述源极驱动IC接收输入图像的数据以及定义所述数据的极性的组极性数据，以根据所述组极性数据选择每个数据电压的极性，且所述源极驱动IC将所述数据电压输出到所述数据线；和时序控制器，所述时序控制器计算将要通过所述源极驱动IC中彼此相邻的I个通道（I是3到18之间的任意一个3的倍数）输出的数据所属的每个组的数据的直流电流（DC）值，累加所述DC值，将第n组（n是正整数）的累加DC值的绝对值与预定阈值进行比较，并且根据比较结果确定所述组极性数据，其中所述第n组的累加DC值是通过累加直至第n-1组所得的第n-1组的累加DC值与第n组的DC值相加而获得的。

附图说明

给本发明提供进一步理解并组成说明书一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：

图1是显示根据本发明典型实施方式的液晶显示器的框图；

图2到图4是显示显示面板的各个结构的示图；

图5A和5B是显示根据本发明典型实施方式的控制数据电压极性的方法的示图；

图6是显示根据本发明典型实施方式的控制数据电压极性的方法的一个例子的示图；

图7是比较根据现有技术的极性控制信号与根据本发明的组极性数据的示图；

图8是显示时序控制器中的产生组极性数据的部分的示图；

图9是显示在时序控制器与源极驱动集成电路（IC）之间通过mini LVDS接口标准传输的数据流的例子的示图；

图10是显示源极驱动IC的详细框图。

具体实施方式

下文中，将参照附图详细描述本发明的优选实施方式。在整个说明书中相似的参考标记表示相似的部件。下文中，当确定与本发明相关的公知技术的详细描述会使本发明的主旨不清楚时，将省略其详细描述。

参照图1到图4，根据本发明典型实施方式的液晶显示器包括显示面板100、时序控制器TCON101、数据驱动单元102和栅极驱动单元103。数据驱动单元102包括至少一个源极驱动集成电路IC。栅极驱动单元103包括至少一个栅极驱动IC。

显示面板100包括形成在两个玻璃基板之间的液晶层。显示面板100包括通过数据线DL和栅极线GL彼此交叉的结构以矩阵形式布置的像素。如图2到图4中所示，像素可分为红色子像素R、绿色子像素G和蓝色子像素B。每个子像素包括液晶单元Clc、薄膜晶体管TFT和存储电容器Cst。

在显示面板100中显示输入图像的像素阵列分为TFT阵列和滤色器阵列。如图2到4中所示，TFT阵列形成在显示面板100的下玻璃基板上。TFT阵列包括数据线DL、与数据线DL交叉的栅极线GL、与像素电极1连接的TFT、存储电容器Cst等。液晶单元Clc与TFT连接并由像素电极1与公共电极2之间的电场驱动。包括黑矩阵、滤色器等的滤色器阵列形成在显示面板100的上玻璃基板上。偏振器贴附到上玻璃基板和下玻璃基板的每一个，且在上玻璃基板和下玻璃基板的每一个上形成用于设定液晶的预倾角（pre-tilt angle）的取向层（alignment layer）。触摸传感器可嵌入显示面板100中。

在诸如扭曲向列（TN）模式或垂直取向（VA）模式这样的垂直电场驱动模式中，公共电极2形成在上玻璃基板上；在诸如共平面开关（IPS）模式或边缘场开关（fringe field switching）（FFS）模式这样的水平电场驱动模式中，公共电极2与像素电极一起形成在下玻璃基板上。

本发明中可用的显示面板100也可以以任意液晶模式以及上述的TN模式、VA模式、IPS模式和FFS模式实现。根据本发明典型实施方式的液晶显示器可以以诸如透射型液晶显示器、透反（transflective）型液晶显示器、反射型液晶显示器等多种不同形式实现。透射型液晶显示器和反射型液晶显示器需要背光单元。背光单元可通过直下型背光单元或边缘型背光单元实现。

时序控制器101将从主机系统SYSTEM104输入的输入图像的数字视频数据RGB传输给数据驱动单元102。

时序控制器101从主机系统104接收时序信号，如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、时钟CLK等。时序控制器101根据从主机系统104输入的时序信号产生用于控制数据驱动单元102和栅极驱动单元103的操作时序的时序控制信号。时序控制信号包括栅极时序控制信号和数据时序控制信号，栅极时序控制信号用于控制栅极驱动单元103的操作时序，数据时序控制信号用于控制数据驱动单元102的操作时序和数据电压的垂直极性。

栅极时序控制信号包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE等。栅极起始脉冲GSP被施加到栅极驱动IC，以控制栅极驱动IC产生第一栅极脉冲。栅极移位时钟GSC是公共地输入到栅极驱动IC的时钟信号，用于移位栅极起始脉冲GSP。栅极输出使能信号GOE控制栅极驱动IC的输出。时序控制器101通过单独的控制信号传输总线（bustransmission line）将栅极时序控制信号传输给栅极驱动IC。

数据时序控制信号包括组极性数据GPOL、水平极性数据GHINV、通道选择选项数据GMODE1和GMODE2、源极输出使能信号SOE等。组极性数据GPOL定义第一极性，第一极性表示将要通过源极驱动IC中彼此相邻的I个通道（I是3到18之间的任意一个3的倍数）同时输出的数据的极性图案。水平极性数据GHINV控制将要通过源极驱动IC的I个通道同时输出的数据的水平极性反转周期。通道选择选项数据GMODE1和GMODE2被输入到支持多通道的源极驱动IC，选择源极驱动IC的通道号，并使未被选择的通道失效。源极输出使能信号SOE控制源极驱动IC的输出时序。

时序控制器101通过数据传输总线向源极驱动IC传输数据流（见图9），其中通过将诸如组极性数据GPOL、水平极性数据GHINV、通道选择选项数据GMODE1和GMODE2等这样的时序数据与隶属于第1组的输入图像的RGB数字视频数据相加而获得所述数据流。因此，在源极驱动IC中，没有用于接收组极性数据GPOL、水平极性数据GHINV、通道选择选项数据GMODE1和GMODE2的引脚。时序控制器101通过单独的控制信号传输总线向源极驱动IC传输源极输出使能信号SOE。

下文中，尽管为了方便起见，典型实施方式中描述了其中I为6的情形，但I可以是3，9，12，15和18，且并不限于此。源极驱动IC的通道是指源极驱动IC的输出端子，该输出端子与数据线1：1连接。

在向源极驱动IC传输数据之前，时序控制器101将DC值计算为预定长度的组。所述组是包括将要通过源极驱动IC中彼此相邻的I个通道同时输出的数据的数据组。DC值是通过将第1组内的数据之中的高灰度级数据相加而获得的值，表示所述组的不均匀极性的长度。

时序控制器101将第n组的累加DC值的绝对值与预定阈值进行比较，所述第n组的累加DC值是通过将累加直至第n-1组所得的第n-1组的累加DC值与第n组（n是正整数）的DC值相加而获得的。此外，当第n组的累加DC值的绝对值超过阈值时，时序控制器101改变组极性数据GPOL。

主机系统104可由电视系统、家庭影院系统、机顶盒、导航系统、DVD播放器、蓝光播放器、个人计算机（PC）和电话系统中的至少一个实现。主机系统104对输入图像的数字视频数据RGB进行缩放，以符合液晶显示面板100的分辨率。主机系统104将时序信号Vsync、Hsync、DE和MCLK与输入图像的数字视频数据RGB一起传输给时序控制器101。

数据驱动单元102包括至少一个源极驱动IC。每个源极驱动IC包括移位寄存器、锁存器、数-模转换器、输出缓冲器等。源极驱动IC通过在时序控制器101的控制下采样数字视频数据RGB进行锁存。源极驱动IC将数字视频数据RGB转换为模拟正/负伽马补偿电压以产生数据电压，并响应于组极性图案（pattern）信号反转数据电压的极性。源极驱动IC响应于源极输出使能信号SOE将数据电压输出到数据线DL。源极驱动IC从随数字视频数据RGB一起接收的数据包（data packet）中检测组极性数据GPOL、水平极性数据GHINV以及通道选择选项数据GMODE1和GMODE2。源极驱动IC解码组极性数据GPOL，以产生组极性图案信号。

栅极驱动单元103的栅极驱动IC包括移位寄存器和电平移位器。栅极驱动单元103响应于栅极时序控制信号向栅极线GL施加与数据电压同步的栅极脉冲。

图2到图4是显示薄膜晶体管TFT阵列的各个例子的等价电路。图2到图4显示了TFT阵列的一部分。在图2到图4中，D1到D6是指数据线，G1到G6是指栅极线，LINE#1到LINE#6是指显示面板100中的行数（linenumbers）。

图2中所示的TFT阵列是应用于大多数液晶显示器的TFT阵列。在该TFT阵列中，在列方向上布置红色子像素R、绿色子像素G和蓝色子像素B中的每一个。每个TFT响应于来自栅极线G1到G4的栅极脉冲，向布置在数据线D1到D6左侧（或右侧）的液晶单元的像素电极施加来自数据线D1到D6的数据电压。在图2所示的TFT阵列中，单个像素包括在与列方向垂直的行方向（或线方向）上彼此相邻的红色子像素R、绿色子像素G和蓝色子像素B。在图2中，当TFT阵列的分辨率为M×N时（M和N每个都为2或更大的正整数），则需要M×3条数据线和N条栅极线。在M×3中，3是一个像素中包括的子像素的数量。

与图2中所示的TFT阵列相比，图3中所示的TFT阵列具有在同一分辨率时所需的数据线数量减少一半的结构。图3中所示的TFT阵列的驱动频率是图2中所示的TFT阵列的两倍高。因此，具有图3中所示的TFT阵列的液晶显示面板可称为双倍速率驱动（DRD）面板。下文中，DRD面板是指类似于图3的液晶显示面板。与图2中所示的TFT阵列相比，DRD面板可将源极驱动IC的数量减少一半。在DRD面板的TFT阵列中，在列方向布置红色子像素R、绿色子像素G和蓝色子像素B的每一个。在DRD面板的TFT阵列中，单个像素包括在与列方向垂直的行方向上彼此相邻的红色子像素R、绿色子像素G和蓝色子像素B。DRD面板的TFT阵列中左右相邻的液晶单元共用同一条数据线，并连续加载（charge）通过该数据线以时分方式提供的数据电压。布置在数据线D1到D4的左侧的液晶单元和TFT分别称为第一液晶单元和第一TFT T1，布置在数据线D1到D4的右侧的液晶单元和TFT分别称为第二液晶单元和第二TFT T2。据此，TFT阵列的结构如下所述。第一TFT T1响应于来自奇数栅极线G1、G3、G5和G7的栅极脉冲，向第一液晶单元的像素电极施加来自数据线D1到D4的数据电压。第一TFT T1的栅极电极各自与奇数栅极线G1、G3、G5和G7连接，第一TFT T1的漏极电极各自与数据线D1到D4连接。第一TFT T1的源极电极与第一液晶单元的像素电极连接。第二TFT T2响应于来自偶数栅极线G2、G4、G6和G8的栅极脉冲，向第二液晶单元的像素电极施加来自数据线D1到D4的数据电压。第二TFT T2的栅极电极各自与偶数栅极线G2、G4、G6和G8连接，第二TFT T2的漏极电极各自与数据线D1到D4连接。第二TFT T2的源极电极与第二液晶单元的像素电极连接。当DRD面板的TFT阵列的分辨率为M×N时，需要M×3/2条数据线和2N条栅极线。

与图2中所示的TFT阵列相比，图4中所示的TFT阵列具有在同一分辨率时所需的数据线数量减少一半的结构。图4中所示的TFT阵列的驱动频率是图2中所示的TFT阵列的三倍高。因此，具有图4中所示的TFT阵列的液晶显示面板可称为三倍速率驱动（TRD）面板。下文中，TRD面板是指类似于图4的液晶显示面板。在TRD面板的TFT阵列中，在行方向上布置红色子像素R、绿色子像素G和蓝色子像素B的每一个。在TRD面板的TFT阵列中，单个像素包括在列方向上彼此相邻的红色子像素R、绿色子像素G和蓝色子像素B。在TRD面板的TFT阵列中，每个TFT响应于来自栅极线G1到G6的栅极脉冲，向布置在数据线D1到D6的左侧（或右侧）的液晶单元的像素电极施加来自数据线D1到D6的数据电压。当TRD面板的TFT阵列的分辨率为M×N时，需要M/3条数据线和3N条栅极线。

根据本发明典型实施方式的显示面板结构不限于图2到图4中所示的面板结构中的至少一个。下文中，尽管使用图3中的DRD面板描述显示面板结构，但本发明并不限于此。

图5A和5B是显示根据本发明典型实施方式的控制数据电压极性的方法的示图。

参照图5A和5B，DRD面板通过一条数据线向与该数据线左右相邻的两个子像素施加数据电压。因此，当I为6时，DRD面板中的1个组包括12个数据。

在图5A和5B中，组极性数据GPOL定义代表极性值（representativepolarity value），该代表极性值定义1个组内的12个数据的极性。例如，第1组极性数据（GPOL＝0）定义为正（+），即预定第一极性图案“++--++--++--”中的第一极性。第2组极性数据（GPOL＝1）定义为负（-），即极性图案“--++--++--++”中的第一极性。源极驱动IC响应于通过第n组的数据包与12个数据一起接收的第1组极性数据（GPOL＝0），将隶属于第n组的12个数据的数据电压极性反转为“++--++--++--”的形式。源极驱动IC响应于通过第n组的数据包与12个数据一起被接收的第2组极性数据（GPOL＝1），将隶属于第n组的12个数据的数据电压极性反转为“--++--++--++”的形式。

时序控制器101将第n组的累加DC值（∑DC(n)）的绝对值与预定阈值进行比较，其中第n组的累加DC值（∑DC(n)）是通过将累加直至第n-1组所得的累加DC值（∑DC(n-1)）与第n组的DC值DC(n)相加而获得的，并且当第n组的累加DC值（∑DC(n)）的绝对值超过阈值时，时序控制器101改变组极性数据GPOL。在图5A和5B中，N(n)是指由时序控制器所选择的组极性数据GPOL定义的1个组的数据极性图案。同时，通过根据现有技术的控制极性的方法，不管DC值和累加DC值如何，都将重复由极性控制信号POL定义的极性图案，如图5A和5B的上端处所示的“常规技术”的极性图案所示。

图6是显示根据本发明典型实施方式的控制数据电压极性的方法的一个例子的示图。

参照图6，时序控制器101映射（map）输入图像的数据和由第1组极性数据（GPOL＝0）定义的极性图案，并对高灰度级数据的极性计数。在图6中，CNT是指极性计数值。可通过最高有效位（most significant bit）（MSB）确定高灰度级。例如，6位数据中的高灰度级数据可以是最高有效位为1的“1XXXXX”数据（其中X为0或1）。

时序控制器101根据高灰度级数据的累加极性计数值计算每组的DC值和累加值，以将计算的值存储在寄存器中。在图6中，因为每组的正计数值比负计数值高2，所以第1到第5组GR1到GR5的DC值为+2。第1组GR1的累加DC值∑DC(1)为∑DC(1)＝0+DC(1)＝+2，第2组GR2的累加DC值∑DC(2)为∑DC(2)＝∑DC(1)+DC(2)＝+4。第3组GR3的累加DC值∑DC(3)为∑DC(3)＝∑DC(2)+DC(3)＝+6，第4组GR4的累加DC值表示为∑DC(4)为∑DC(4)＝∑DC(3)+DC(4)＝+8。此外，第5组GR5的累加DC值∑DC(5)为∑DC(5)＝∑DC(4)+DC(5)＝+10。

时序控制器101通过比较当前的累加DC值的绝对值与预定阈值，确定是否改变组极性数据GPOL。阈值可根据显示面板的结构及其驱动方法而改变。当阈值设为8时，因为第4组GR4的累加DC值∑DC(4)的绝对值为阈值或更小，所以时序控制器101通过GPOL＝0保持第5组GR5的组极性数据GPOL。此外，根据第5组GR5的累加DC值∑DC(5)的绝对值与阈值的比较结果，因为第5组GR5的累加DC值∑DC(5)的绝对值超过了阈值，所以时序控制器101通过GPOL＝1改变第6组GR6的组极性数据GPOL。结果，在图6中，第6组GR6的DC值被反转为-2，第6组GR6的累加DC值∑DC(6)降为∑DC(6)＝∑DC(5)+DC(6)＝+8。

本发明通过保持当前的组极性数据直到当前累加DC值的绝对值超过阈值为止，防止了组极性数据的变化周期过短。在验证本发明效果的实验中，可以将公共电压波动控制在适当的水平，并改善像素的闪烁现象。

尽管图6中阈值为“8”，但本发明并不限于此。阈值可设为通过将在1组内的数据中产生的最大DC值除以N（N为2或更大的正整数）得到的值。当阈值很小时，像素的闪烁现象在一些图像中是可见的。阈值可选自8到48之间的值。可以考虑像素的闪烁改善效果和公共电压的波动降低效果，适当地选择阈值。例如，当输入图像的数据为6位且隶属于1组的数据为6个数据时，最大DC值为64+64+64＝192。当N为8时，阈值为192/8＝24。在该情形中，当累加DC值为24（即DC的最大产生量的1/8）或更大时，时序控制器101可改变组极性数据GPOL。

图7是比较根据现有技术的极性控制信号POL与根据本发明的组极性数据GPOL的示图。

参照图7，在点反转（dot inversion）中，极性控制信号POL以1个水平周期1H或2个水平周期2H进行反转。因此，根据现有技术的极性控制信号POL以显示面板100的1个或2个行周期反转数据电压的极性。相比而言，根据本发明典型实施方式的组极性数据GPOL控制比1行小得多的1组极性图案，从而组极性数据GPOL在1个水平周期内反转两次或更多次。1个水平周期内的组极性数据GPOL的反转次数根据阈值和累加直至当前的累加DC值而变化。

图8是显示根据本发明典型实施方式的时序控制器101中产生组极性数据的部分的示图。

参照图8，时序控制器101包括DC计算部11、DC累加部12、GPOL选择部13和数据排列部14。

DC计算部11以组为单元计算输入图像数据的DC值，以将计算的DC值提供给DC累加部12和GPOL选择部13。DC累加部12通过将从DC计算单元11输入的每组的DC值相加，计算累加DC值。GPOL选择部13计算第n组的累加DC值的绝对值以将该绝对值与阈值进行比较，其中所述第n组的累加DC值是通过将从DC计算部11输入的第n组的DC值与从DC累加部12输入的第n-1组的累加DC值相加而获得的。此外，当第n组的累加DC值的绝对值超过了阈值时，GPOL选择部13改变组极性数据GPOL。GPOL选择部13比较彼此相邻的组极性数据GPOL，并如下面所述地，根据比较结果改变下一行的行代表极性。行代表极性定义每行的第一子像素的极性。

数据排列部14以如图9中所示的数据流形式，将组极性数据GPOL、水平极性数据GHINV、通道选择选项数据GMODE1和GMODE2与输入图像数据一起排列，并传输给数据驱动单元102的源极驱动IC。

在图2到图4中，位于每行最左侧的第一子像素的极性是代表该行的行代表极性。根据行代表极性确定每行中的第1组的组极性数据GPOL。例如，当行代表极性为正极性时，该行中的第1组的组极性数据GPOL为GPOL＝0，当行代表极性为负极性时，该行中的第1组的组极性数据GPOL为GPOL＝1。通过比较彼此相邻的组的DC值以及DC值的符号，组极性数据GPOL可被选择为通过反转或保持行代表极性而获得的值。

例如，如图6中所示，在其中第1组的DC值为DC(1)，第2组的DC值为DC(2)，第3组的DC值为DC(3)，第4组的DC值为DC(4)的情形中，

当|DC(1)|=|DC(2)|且DC(1)的符号和DC(2)的符号相同时，第2组的组极性数据GPOL被选择为通过反转行代表极性而获得的值。

当|DC(1)|=|DC(2)|且DC(1)的符号和DC(2)的符号彼此不同时，第2组的组极性数据GPOL和第1组的组极性数据GPOL被选择为与行代表极性相同的极性。

当|DC(1)+DC(2)|=|DC(3)+DC(4)|且DC(1)+DC(2)的符号和DC(3)+DC(4)的符号相同时，第3组的组极性数据GPOL被选择为通过反转行代表极性而获得的值，第2组的组极性数据GPOL被选择为与行代表极性相同的极性。

当|DC(1)+DC(2)|=|DC(3)+DC(4)|且DC(1)+DC(2)的符号和DC(3)+DC(4)的符号彼此不同时，第3组的组极性数据GPOL和第2组的组极性数据GPOL被选择为与行代表极性相同的极性。

参照图9，以mini LVDS接口标准的差分信号对，时序控制器101通过数据传输总线向源极驱动IC传输时钟信号（CLK+）、输入图像的数字视频数据、组极性数据GPOL、水平极性数据GHINV和通道选择选项数据GMODE1和GMODE2。图9仅显示了差分信号对中的正极性数据。CLK+是传输正时钟信号的时钟传输总线，LV1+到LV7+是传输正数据流的数据传输总线。当时序控制器101将输入图像的每个RGB数据输出为10位数据且同时输出奇数像素数据和偶数像素数据时，D00到D29中的每个为10位的奇数RGB数字视频数据，D30到D59中的每个为10位的偶数RGB数字视频数据。

图10是显示源极驱动IC的详细框图。

参照图10，每个源极驱动IC通过j个通道（j为小于数据线数量的正整数，数据线数量为i×2或更大）向j条数据线施加数据电压。每个源极驱动IC包括数据接收电路201、控制逻辑电路202、移位寄存器203、锁存器204、数-模转换器（下称“DAC”）205和输出电路206。

数据接收电路201通过提供差分信号对的数据传输总线LV0+到LV7-、CLK+和CLK-接收差分信号对，差分信号对包括时钟信号、输入图像的数字视频数据、组极性数据GPOL、水平极性数据GHINV和通道选择选项数据GMODE1和GMODE2。数据接收电路201从差分信号对中采样和分离组极性数据GPOL、水平极性数据GHINV和通道选择选项数据GMODE1和GMODE2，以将该数据提供给控制逻辑电路202。此外，数据接收电路201采样差分信号对中的RGB数字视频数据，以将该数据传输给锁存器204。输入到数据接收电路201的SB是用于改变数据排列顺序的选项信号。输入到数据接收电路201的EIO1和EIO2是移位寄存器203的起始脉冲。数据接收电路201响应于EIO1和EIO2而与移位寄存器203同步。

控制逻辑电路202响应于组极性数据GPOL选择通过I个通道输出的每个数据电压的极性。在控制逻辑电路202中，预先存储用于确定1组的极性的两个极性图案，即“++--++--++--”和“--++--++--++”。在GPOL＝0的情形中，控制逻辑电路202将将要通过I个通道输出的每个数据电压的极性选择为“++--++--++--”。另一方面，在GPOL＝1的情形中，控制逻辑电路202将将要通过I个通道输出的每个数据电压的极性选择为“--++--++--++”。

移位寄存器203通过移位EIO1和EIO2而产生内部时钟信号，以将内部时钟信号提供给锁存器204。L/R是用于改变移位寄存器203的移位方向的选项信号。锁存器204响应于从移位寄存器203顺序输入的内部时钟信号，锁存来自数据接收电路201的RGB数字视频数据，以响应于源极输出使能信号SOE而同时输出锁存的数据。

DAC205将来自锁存器204的数据转换为正伽马基准电压PGMA和负伽马基准电压NGMA，并响应于极性控制信号而选择该数据中的任意一个，以将该数据转换为正数据电压或负数据电压。输出电路206通过输出缓冲器将来自DAC205的正/负数据电压输出给数据线。

如上所述，本发明通过在最小化在预定序号的数据单元中计算的DC值与累加直至当前的DC值之和为最小的方向上改变数据极性图案，使公共电压波动控制为最小。本发明将第n组的累加DC值的绝对值与预定阈值进行比较（所述第n组的累加DC值是通过将累加直至第n-1组所得的第n-1组的累加DC值与第n组的DC值相加而获得的），且根据比较结果，当第n组的累加DC值的绝对值超过阈值时，改变组极性数据。结果，本发明可以将公共电压波动控制在适当的水平，由此可解决一些像素的闪烁现象以及当鼠标指针移动时产生的重影现象。

尽管参照多个示例性的实施方式描述了本发明，但应当理解，本领域技术人员能设计出多个其他修改例和实施方式，这落在本发明的原理的范围内。更具体地说，在说明书、附图和所附权利要求的范围内，在组成部件和/或主题组合构造的配置中可进行各种变化和修改。除了组成部件和/或配置中的变化和修改之外，可选择的使用对于本领域技术人员来说也将是显而易见的。

Claims (8)

1.一种控制数据电压极性的方法，包括：

计算将要通过源极驱动IC中彼此相邻的I个通道（I是3到18之间的任意一个3的倍数）输出的数据所属的每个组的数据的直流电流DC值；

累加所述DC值；

将第n组（n是正整数）的累加DC值的绝对值与预定阈值进行比较，其中所述第n组的累加DC值是通过将累加直至第n-1组所得的第n-1组的累加DC值与第n组的DC值相加而获得的；和

当所述第n组的累加DC值的绝对值超过所述阈值时，改变组极性数据，

所述DC值是通过将所述将要通过所述I个通道输出的数据所属的组内的高灰度级数据相加而获得的值，

所述组极性数据定义代表所述组的第一极性。

2.根据权利要求1所述的方法，其中所述组极性数据被包含在其中包括属于一组内的数据的数据流中，并且所述组极性数据被传输给源极驱动IC。

3.根据权利要求2所述的方法，其中所述源极驱动IC响应于所述组极性数据，选择将要通过所述I个通道输出的每个数据电压的极性。

4.根据权利要求1所述的方法，进一步包括设定行代表极性，所述行代表极性定义位于每行最左侧的第一子像素的极性；和

通过比较彼此相邻的组的DC值以及DC值的符号，使用通过反转或保持所述行代表极性而获得的值选择所述组极性数据，

当第1组的DC值为DC(1)，第2组的DC值为DC(2)，第3组的DC值为DC(3)，第4组的DC值为DC(4)时，

当|DC(1)|=|DC(2)|且DC(1)的符号和DC(2)的符号相同时，所述第2组的组极性数据被选择为通过反转所述行代表极性而获得的值，所述第1组的组极性数据被选择为与所述行代表极性相同的极性，

当|DC(1)|=|DC(2)|且DC(1)的符号和DC(2)的符号彼此不同时，所述第2组的组极性数据和所述第1组的组极性数据被选择为与所述行代表极性相同的极性，

当|DC(1)+DC(2)|=|DC(3)+DC(4)|且DC(1)+DC(2)的符号和DC(3)+DC(4)的符号相同时，所述第3组的组极性数据被选择为通过反转所述行代表极性而获得的值，所述第2组的组极性数据被选择为与所述行代表极性相同的极性，以及

当|DC(1)+DC(2)|=|DC(3)+DC(4)|且DC(1)+DC(2)的符号和DC(3)+DC(4)的符号彼此不同时，所述第3组的组极性数据和所述第2组的组极性数据被选择为与所述行代表极性相同的极性。

5.一种液晶显示器，包括：

显示面板，其中数据线和栅极线彼此正交且以矩阵形式布置像素；

源极驱动IC，所述源极驱动IC接收输入图像的数据以及定义所述数据的极性的组极性数据，以根据所述组极性数据选择每个数据电压的极性，并且所述源极驱动IC将所述数据电压输出到所述数据线；和

时序控制器，所述时序控制器计算将要通过所述源极驱动IC中彼此相邻的I个通道（I是3到18之间的任意一个3的倍数）输出的数据所属的每个组的数据的直流电流DC值，累加所述DC值，将第n组（n为正整数）的累加DC值的绝对值与预定阈值进行比较，并且根据比较结果确定所述组极性数据，其中所述第n组的累加DC值是通过累加直至第n-1组所得的第n-1组的累加DC值与第n组的DC值相加而获得的，

当所述第n组的累加DC值的绝对值超过所述阈值时，所述时序控制器改变组极性数据，

所述DC值是通过将所述将要通过所述I个通道输出的数据所属的组内的高灰度级数据相加而获得的值，且

所述组极性数据定义代表所述组的第一极性。

6.根据权利要求5所述的液晶显示器，其中所述时序控制器向所述源极驱动IC传输数据流，所述数据流是通过将所述组极性数据与属于一组内的数据相加而获得的。

7.根据权利要求6所述的液晶显示器，其中所述源极驱动IC响应于所述组极性数据，选择将要通过所述I个通道输出的每个数据电压的极性。

8.根据权利要求5所述的液晶显示器，其中所述时序控制器：

设定行代表极性，所述行代表极性定义位于每行最左侧的第一子像素的极性；且

通过比较彼此相邻的组的DC值以及DC值的符号，使用通过反转或保持所述行代表极性而获得的值选择所述组极性数据，

当第1组的DC值为DC(1)，第2组的DC值为DC(2)，第3组的DC值为DC(3)，第4组的DC值为DC(4)时，

当|DC(1)|=|DC(2)|且DC(1)的符号和DC(2)的符号相同时，所述第2组的组极性数据被选择为通过反转所述行代表极性而获得的值，所述第1组的组极性数据被选择为与所述行代表极性相同的极性，

当|DC(1)|=|DC(2)|且DC(1)的符号和DC(2)的符号彼此不同时，所述第2组的组极性数据和所述第1组的组极性数据被选择为与所述行代表极性相同的极性，

当|DC(1)+DC(2)|=|DC(3)+DC(4)|且DC(1)+DC(2)的符号和DC(3)+DC(4)的符号相同时，所述第3组的组极性数据被选择为通过反转所述行代表极性而获得的值，所述第2组的组极性数据被选择为与所述行代表极性相同的极性，

当|DC(1)+DC(2)|=|DC(3)+DC(4)|且DC(1)+DC(2)的符号和DC(3)+DC(4)的符号彼此不同时，所述第3组的组极性数据和所述第2组的组极性数据被选择为与所述行代表极性相同的极性。