CN103890739A

CN103890739A - 电子控制装置

Info

Publication number: CN103890739A
Application number: CN201280051008.XA
Authority: CN
Inventors: 樱井康平; 成泽文雄; 松原正裕; 永浦涉
Original assignee: Hitachi Automotive Systems Ltd
Current assignee: Hitachi Astemo Ltd
Priority date: 2011-10-17
Filing date: 2012-10-03
Publication date: 2014-06-25
Anticipated expiration: 2032-10-03
Also published as: WO2013058107A1; JP2013088978A; JP5813450B2; DE112012004323T5; CN103890739B; US20140229796A1

Abstract

本发明提供一种具备能够抑制存储器使用量的可靠性高的存储器的电子控制装置。本发明的电子控制装置将错误纠正后的数据保存到与检测出数据错误的第一存储区域不同的第二存储区域中，将第二存储区域中的数据用于控制处理，并且继续将第一存储区域中的数据也用于控制处理。

Description

电子控制装置

技术领域

本发明涉及对机器的动作进行电子控制的电子控制装置。

背景技术

近年来，汽车、建筑机械、升降机等机器普遍使用由输入电路、微控制器、输出电路和电源电路构成的电子控制装置进行电子控制。电子控制装置为如下装置：接收来自各种传感器的输入信号，微控制器基于存储器内置的程序和数据实施控制运算，驱动输出电路来控制各种致动器和开关等，使得机器达到最合适的动作状态。

最近存储器的小型化得到发展，因制造时的故障、噪声、辐射等影响，导致存储器内置的程序和数据的值发生意料之外的变化这样的故障发生的可能性增大。由于电子控制装置基于该程序和数据进行控制运算，若存储器发生故障，则有无法安全地控制机器的风险。

下述专利文献1中为了避免上述的故障，在存储控制中使用的数据的通常数据区域之外设置检错用冗余数据区域，基于冗余数据区域的数据对数据区域的数据进行检查。由此能够检测出数据区域的数据的错误。在检测出错误的情况下输出预设的固定数据来代替发生错误的数据。

下述专利文献2中公开了在具有已知的检错/纠错（ECC，ErrorChecking and Correction）功能的存储器中对检测出错误的地址中的数据进行错误纠正后存储在该存储器的空白区域的其它地址中的方法。检测出错误的存储区域以后不使用。

现有技术文献

专利文献

专利文献1：（日本）特开2010-102686号公报

专利文献2：（日本）特表2009-506445号公报

发明内容

发明要解决的技术问题

近年来，电子控制化得到发展，为了机器的安全控制，需要确保可靠性的数据有增多的趋势。因此，如上述专利文献1记载的技术在通常的数据区域之外额外设置冗余数据区域的方法存在存储器使用量增加的问题。

另一方面，上述专利文献2中记载的方法中，由于并非全部存储器单元发生故障，因此相比如专利文献1的将所有数据冗余化地保存，能够减少存储器使用量。但上述专利文献2中一旦发生故障则该发生故障的存储器单元不再使用，进一步地需要根据故障率预先确保一定量的空白区域。而考虑到存储器故障中永久性的硬件故障较少，因噪声或辐射等临时故障占了大半，从存储器的利用效率的角度，这种方法可认为有改善的余地。

本发明鉴于以上问题而完成，以提供具备能够抑制存储器使用量的可靠性高的存储器的电子控制装置为目的。

用于解决技术问题的手段

本发明的电子控制装置在与检测到数据错误的第一存储区域不同的第二存储区域中存储错误纠正后的数据，将第二存储区域中的数据用于控制处理，并且将第一存储区域中的数据也继续用于控制处理。

发明的效果

通过本发明的电子控制装置，由于在检测出数据错误时将错误纠正后的数据存储到第二存储区域，不需要预先确保用于存储错误纠正后的数据的存储区域。并且，由于检测出数据错误的第一存储区域也继续使用，所以在如上所述数据错误的原因为临时性的情况下，例如在错误发生率降低时删除第二存储区域中的存储数据，能够使存储区域的使用状况恢复到数据错误发生前的状态。因此能够在确存储器的可靠性的同时抑制存储器使用量。

附图说明

图1是实施方式1的电子控制装置1的功能框图。

图2是表示ROM11存储的程序和数据的结构的图。

图3是表示发生存储器故障前后的ROM11内的数据配置的图。

图4是表示电子控制装置1读取数据保存部21内存储的数据时的处理流程的图。

图5是通过图4的处理流程将错误纠正后的数据存储到第二存储区域A2后电子控制装置1使用该数据时的处理流程的图。

图6是表示实施方式2的电子控制装置1所具备的ROM11存储的程序和数据的结构的图。

图7是表示实施方式2中发生存储器故障前后的ROM11内的数据配置的图。

图8是表示实施方式2中电子控制装置1读取数据保存部21内存储的数据时的处理流程的图。

图9是表示实施方式3中电子控制装置1读取数据保存部21内存储的数据时的处理流程的图。

具体实施方式

<实施方式1>

图1是本发明的实施方式1的电子控制装置1的功能框图。电子控制装置1为对机器进行电子控制的装置，具备微控制器2、输入电路3、输出电路4、电源电路5。

微控制器2具备CPU（Central Processing Unit，中央处理器）10、ROM（Read Only Memory，只读存储器）11、RAM（Random AccessMemory，随机存取存储器）12、外设总线控制器13、A/D转换器14、计时器15、通信界面（I/F）16、振荡器17。CPU10、ROM11、RAM12、外设总线控制器13连接到内部总线18。A/D转换器14、计时器15、通信界面（I/F）16、振荡器17、外设总线控制器13连接到外设总线19。

CPU10通过输入电路3接收来自各种传感器和其它电子控制装置的输入信号，利用A/D转换器14、计时器15、通信界面（I/F）16等的功能实行存储在ROM11或RAM12中的程序，利用存储在其中的数据实施控制处理。并且，作为控制处理的一个环节，也有驱动输出电路4控制各种致动器和开关等或者通过通信界面16向其它电子控制装置发送控制数据以使得机器最合适地工作的情况。

ROM11存储了CPU10实行的程序和该程序中所用的数据。在需要改写存储在ROM11中的数据等的情况下使用闪存ROM（FlashROM）等可擦写ROM。RAM12临时地存储CPU10实行程序的过程中所用的数据。例如CPU10可将ROM11存储的程序和数据加载到RAM12上使用。图1中ROM11和RAM12内置在微控制器2内，但它们也可设于微控制器2外部。

电子控制装置一般地具备外设总线13、A/D转换器14、计时器15、通信界面（I/F）16、振荡器17。输出电路4从电子控制装置1接收控制信号，向电子控制装置1控制的机器输出驱动信号。

图2是表示ROM11存储的程序和数据的结构的图。ROM11具备数据保存部21、错误检测/纠正部22、数据存储/删除实行部23、地址管理部24。在将ROM11存储的数据等加载到RAM12时，RAM12也存储与图2同样的数据。

数据保存部21具备多个数据存储区域即存储器单元。数据保存部21存储CPU10进行控制处理时所用的数据。数据保存部21具有后述的第一存储区域A1和第二存储区域A2。

错误检测/纠正部22利用数据保存部21存储的数据中附加的错误检测/纠正码来检查该数据中是否发生错误。发生错误并且发生错误的位数在可通过错误检测/纠正码纠正的范围内的情况下，纠正该错误。该检错/纠错功能已经众所周知，因此省略详细说明。

当数据存储/删除实行部23从错误检测/纠正部22接收到在数据保存部21内的第一存储区域A1检测出数据错误的信息的通知时，将存储在第一存储区域A1的数据存储到第二存储区域A2。此外，在规定条件下删除第二存储区域A2中存储的数据。这些处理在后面说明。

地址管理部24从数据存储/删除实行部23接收第二存储区域A2的地址、第二存储区域A2中存储的数据的信息删除的通知等，管理第一存储区域A1存储的数据的地址与第二存储区域A2存储的对应数据的地址的对应关系。CPU10通过向地址管理部24查询这些数据的对应关系，从而通过后述的处理流程使得能够在不意识到数据配置变化下访问这些数据。

错误检测/纠正部22、数据存储/删除实行部23、地址管理部24可利用实现这些功能的电路设备等硬件构成，也可通过CPU10实行表达这些处理的软件来实现。将这些功能部分实现为软件的情况下可如图2所示将这些功能部分存储在存储器中。

图3是表示发生存储器故障前后的ROM11内的数据配置的图。在故障发生前的时刻，数据保存部21的地址0、地址1……中分别存储了数据0、数据1，地址1（＝第一存储区域A1）的存储器单元发生故障。

错误检测/纠正部22检测数据1的数据错误，纠正错误后将正确的数据1存储到地址1。地址1的存储器单元发生故障意味着具有该存储器单元的脆弱性增加的可能性，因此数据存储/删除实行部23将错误纠正后的数据1也存储到空白区域的地址n（第二存储区域A2）中。详细处理在图4中再次说明。

第二存储区域A2假定为具有第一存储区域A1的数据保存部21中的空白区域，而作为其替代，也可使用其它存储器中的空白区域、外围模块中的寄存器、安装电子控制装置1的微机所具备的其它存储器中的空白区域等。此外，第二存储区域A2的地址可在设计时预先静态地确定，也可在需要第二存储区域A2时动态地搜索来确定。

ROM11由闪存构成的情况下，第一存储区域A1和第二存储区域A2相当于作为数据写入/数据擦除的单位的块。某块的任一存储器单元发生故障时，对该存储器单元的数据错误进行错误纠正后，将这块整块地存储到第二存储区域A2。

此外，由于产生数据错误的第一存储区域A1附近的存储器单元也存在发生同样的数据错误的可能性，第二存储区域A2期望选择为在ROM11中的地址尽量远离第一存储区域A1。

图4是表示电子控制装置1读取数据保存部21内存储的数据时的处理流程的图。以下针对图4的各步骤进行说明。

（图4：步骤S10）

CPU10读出数据保存部21存储的数据。存储该数据的存储区域相当于图3中说明的第一存储区域A1。错误检测/纠正部22检查CPU10读出的数据中是否发生数据错误。在无错误的情况下进入步骤S12，在发生错误的情况下进入步骤S11。

（图4：步骤10：补充）

在错误的位数超过能够通过错误检测/纠正部22纠正的位数范围的情况下，不实行S11之后的处理。此时，错误检测/纠正部22向CPU10输出预先设定的默认值，以使得能够安全地控制机器。

（图4：步骤S11）

错误检测/纠正部22纠正在S10中检测出的数据错误，并将错误纠正后的数据输出到CPU10。CPU10能够利用该数据暂时继续进行控制处理。

（图4：步骤S12）

错误检测/纠正部22将检查数据错误后的数据原样地输出到CPU10。CPU10利用该数据继续进行控制处理。本步骤之后结束本处理流程。

（图4：步骤S13）

数据存储/删除实行部23将错误检测/纠正部22进行了错误纠正后的数据保存到第二存储区域A2。

（图4：步骤S14）

数据存储/删除实行部23将步骤S13中保存有数据的第二存储区域A2的地址通知地址管理部24。地址管理部24管理本处理流程中第一存储区域A1和第二存储区域A2的对应关系。即，管理第一存储区域A1存储的数据与第二存储区域A2存储的数据为相互对应的相同数据的信息。

图5是通过图4的处理流程将纠正后的数据保存到第二存储区域A2后电子控制装置1使用该数据时的处理流程的图。以下针对图5的各步骤进行说明。

（图5：步骤S18）

CPU10读取数据保存部21存储的数据时，询问地址管理部24，确认第二存储区域A2中是否保存有对该存储区域中（相当于图3说明的第一存储区域A1）的数据错误进行纠错而生成的对应数据。在第二存储区域A2存储有对应数据的情况下进入步骤S19，在未保存的情况下进入图4中说明的步骤S10～S14。

（图5：步骤S19）

CPU10判定第一存储区域A1中的数据与第二存储区域A2中的数据是否一致。两者一致的情况下进入S20，不一致的情况下进入步骤S23。

（图5：步骤S19：补充）

本步骤中由于第一存储区域A1的存储器单元中已经发生存储器故障，因而考虑了该存储器单元变脆弱的可能性。在有错误的位数超过错误检测/纠正部22可检测的范围的情况下，即使发生了数据错误也无法检测。通过相互比较第一存储区域A1存储的数据与第二存储区域A2存储的数据，能够发现错误检测功能也无法检测出的数据错误的发生，提高了数据的可靠性。

（图5：步骤S20）

CPU10将第一存储区域A1中的数据用于控制处理。

（图5：步骤S21）

CPU10判定是否在预先设定的规定时间以上未在第一存储区域A1中的数据中检测出数据错误。在规定时间以上未检测出错误的情况下进入步骤S22，在最后检测出数据错误经过不到上述规定时间的情况下结束本处理流程。

（图5：步骤S22）

CPU10在步骤S21中判断为规定时间以上未检测出错误的情况下，判断该第一存储区域A1中的存储器单元达到能够再次正常使用的状态。数据存储/删除实行部23从CPU10接收该消息的通知，删除第二存储区域A2中存储的错误纠正后的数据。

（图5：步骤S22：补充）

本步骤中，作为最后检测出数据错误是否已经过规定时间的代替，可在例如规定时间内发生的数据错误的频率下降到阈值以下时删除第二存储区域A2中存储的错误纠正后的数据。

（图5：步骤S23）

错误检测/纠正部22在确认第二存储区域A2中的数据中未检测出数据错误后，将第二存储区域A2中的数据输出到CPU10。在第二存储区域A2中的数据检测出数据错误的情况下，与步骤10同样地向CPU10输出预先设定的默认值，以使得能够安全地控制机器。但可认为第一存储区域A1的存储器单元与第二存储区域A2的存储器单元同时发生比特错误的概率极小。

<实施方式1：总结>

如上，本实施方式1的电子控制装置1在第一存储区域A1中发生数据错误时将错误纠正后的数据保存到第二存储区域A2中，在地址管理部24管理两者的对应关系下兼用双方数据。通过将错误纠正后的数据保存到第二存储区域A2，能够确保数据可靠性。此外，在发生错误时在第二存储区域A2中存储纠正数据，因此无需预先确保用于存储纠正数据的存储区域，能够抑制存储器使用量。

此外，本实施方式1的电子控制装置1比较第一存储区域A1存储的数据与第二存储区域A2存储的数据，验证两者是否一致。由此，即使在发生通过错误检测功能也无法检测出的数据错误的情况下也能够使用正确的数据。

此外，本实施方式1的电子控制装置1在第一存储区域A1存储的数据与第二存储区域A2存储的数据不一致时使用可靠性被认为更高的第二存储区域A2中的数据。由此，即使在对第一存储区域A1中的数据错误纠正后仍发生数据错误的情况下，也能够使用正确的数据进行控制处理。

<实施方式2>

图6是表示实施方式2的电子控制装置1所具备的ROM11存储的程序和数据的结构的图。本实施方式2的ROM11具备数据调换实行部25，作为实施方式1中说明的数据存储/删除实行部23的替代。电子控制装置1具备的其它功能部分与实施方式1相同。对于RAM12也同样。

数据调换实行部25从错误检测/纠正部22接收到检测出数据错误的消息的通知时，调换第一存储区域A1中存储的数据与第二存储区域A2中存储的数据。即，在本实施方式2中第二存储区域A2无须为空白区域。针对具体的处理流程在后面说明。本实施方式2中的“数据保存”等同于数据调换实行部25。

数据调换实行部25可利用实现其功能的电路设备等硬件构成，也可通过CPU10实行表达这些处理的软件来实现。将数据调换实行部25实现为软件的情况下可如图2所示将这些功能部分存储在存储器中。

地址管理部24从数据调换实行部25接收调换第一存储区域A1中的数据与第二存储区域A2中的数据的信息的通知，管理第一存储区域A1中存储的数据的地址与第二存储区域A2中存储的对应数据的地址的对应关系。CPU10通过向地址管理部24查询这些数据的对应关系，从而通过后述的处理流程使得能够在不意识到数据配置变化下访问这些数据。

图7是表示实施方式2中发生存储器故障前后的ROM11内的数据配置的图。本实施方式2中，数据保存部21存储的各数据中附加了表示该数据的重要度的重要度信息。在此，4的数据重要度最高，按照3、2、1的顺序降低。

地址1（第一存储区域A1）的存储器单元发生故障时，错误检测/纠正部22检测数据1（重要度4）的数据错误，在纠正错误后将正确的数据1保存到地址1。

地址1的存储器单元发生故障意味着该存储器单元存在脆弱性增加的可能性，因此数据调换实行部25将错误纠正后的数据1保存到存储重要度比该数据低的数据n（重要度1）的地址n（第二存储区域A2）中。数据n由于重要度相对地较低，因此被保存到保存过数据1的地址1（第一存储区域A1）中。通过以上的处理，调换第一存储区域A1中的数据与第二存储区域A2中的数据。

并且，与实施方式1同样地，第二存储区域A2优选为尽量物理上远离第一存储区域A1的区域。进一步地，优选为其中存储着重要度相对较低的数据的存储区域。存在多个第二存储区域A2的候选的情况下，可优先选择所存储的数据的重要度更低的存储区域。存在多个重要度相同的第二存储区域A2的候选的情况下，可优先地选择与第一存储区域A1的距离尽量大的存储区域。

ROM11由闪存构成的情况下，第一存储区域A1和第二存储区域A2相当于作为数据写入/数据擦除的单位的块。在某块的任意存储器单元发生故障时，纠正该存储器单元的数据错误后，调换该块与存储重要度相对地比该块低的数据的块。

图8是表示实施方式2中电子控制装置1读取数据保存部21内存储的数据时的处理流程的图。以下针对图8的各步骤进行说明。

（图8：步骤S10～S12）

这些步骤与实施方式1的图4中说明的步骤S10～S12相同。但步骤S11之后，作为步骤S13的替代，实行步骤S25～S27。

（图8：步骤S25）

数据调换实行部25在步骤S10中判定CPU10读取的数据的重要度。在重要度为最低的情况下，由于不存在可与该数据调换存储区域的数据，因此结束本处理。在重要度不为最低的情况下，进入步骤S26。

（图8：步骤S26）

数据调换实行部25按照与存储步骤S10中CPU10读取的数据的第一存储区域A1的物理距离从远到近的顺序，检索重要度比该数据低的数据。

（图8：步骤S27）

数据调换实行部25将通过步骤S26的检索所发现的第二存储区域A2中的数据与第一存储区域A1中的数据调换。

（图8：步骤S27：补充）

本实施方式2中，重要度相对地较低的数据被配置在有脆弱性增加的可能性的存储器单元中。在发生错误检测/纠正部22能够纠错的范围以上的多比特错误的情况下，可与步骤S10同样地向CPU10输出预先设定的默认值，以使得能够安全地控制机器。

（图8：步骤S14）

数据调换实行部25向地址管理部24通知在步骤S26中被调换的各数据的存储地址。地址管理部24管理本处理流程中的第一存储区域A1与第二存储区域A2的对应关系。即，管理第一存储区域A1中存储的数据与第二存储区域A2存储的数据调换的消息。

<实施方式2：总结>

如上，本实施方式2的电子控制装置1将发生数据错误的第一存储区域A1与重要度比该数据低的第二存储区域A2调换。由此，因为无需从空白区域中选择第二存储区域A2，因此不需冗余地确保用于保存纠正数据的空白区域，能够进一步地抑制存储器使用量。

<实施方式3>

本发明的实施方式3说明如下动作例子，在第一存储区域A1中检测到数据错误时，不是立即将纠正数据保存到第二存储区域A2，而是在数据错误积累到一定程度时保存纠正数据。由于电子控制装置1的结构与实施方式1相同，以下以差异点为中心进行说明。

图9是表示实施方式3中电子控制装置1读取数据保存部21内存储的数据时的处理流程的图。以下，针对图9的各步骤进行说明。

（图9：步骤S10～S12）

这些步骤与实施方式1的图4中说明步骤S10～S12相同。但在步骤S11与S13之间实行步骤S15～S16，在步骤S12之后实行步骤S17。

（图9：步骤S15）

错误检测/纠正部22使内部存储的故障计数值增加。

（图9：步骤S16）

错误检测/纠正部22判断故障计数值是否超过预先设定的阈值。在超过阈值的情况下进入步骤S13。在未超过阈值的情况下，不将错误纠正后的数据保存到第二存储区域A2，而结束本处理。通过在每次从第一存储区域A1读取数据时实行本步骤，在因暂时性原因产生数据错误的情况下，不立即将数据保存到第二存储区域A2，而能够暂时先观察是否继续发生数据错误。

（图9：步骤S17）

在错误检测/纠正部22在步骤S10中未检测出数据错误、故障计数值在1以上的情况下，减少故障计数值。通过在每次从第一存储区域A1读取数据时实行本步骤，在因暂时性原因产生数据错误的情况下，由于故障计数值最终成为0，所以在此之后能够认为第一存储区域A1中未发生数据错误而进行处理。

<实施方式3：总结>

如上，本实施方式3的电子控制装置1在CPU10从第一存储区域A1读取时判断是否发生数据错误，计算发生数据错误的次数。在计数值超过阈值的情况下在第二存储区域A2中保存纠正数据，否则不保存。由此，能够防止将因暂时性存储器故障而发生数据错误的数据不必要地保存到第二存储区域A2中，抑制了处理负载和存储器容量的浪费。

<实施方式4>

实施方式1～3可适当地组合使用。并且能够对结构要素的一部分进行变形。例如可考虑如下的组合例和变形例。

（实施方式的组合：例1）

实施方式2中说明的调换第一存储区域A1与第二存储区域A2的处理在实施方式3中说明的故障计数器超过阈值时实行。

（实施方式的组合：例2）

将实施方式2中说明的数据重要度信息导入实施方式1中，根据错误纠正后的数据的重要度来决定是否将错误纠正后的数据冗余地保存到第二存储区域A2中。

（实施方式的变形例）

实施方式2中故障计数器的阈值或实施方式1的步骤S21中说明的规定时间可根据数据的重要度变化。

以上对本发明者所提出的发明基于实施方式具体地进行了说明，但本发明并不被限定在上述实施方式中，在不脱离其主旨的范围内可进行各种变更而无需明言。

此外，上述的各结构、功能、处理部等，其全部或者部分可通过例如使用集成电路来设计以硬件实现，也可通过处理器实行实现各功能的程序以软件实现。实现各功能的程序、表格等信息，可存储在存储器、硬盘等记录装置中，或者IC卡DVD等记录介质中。

附图记号说明

1：电子控制装置，2：微控制器，3：输入电路，4：输出电路，5：电源电路，10：CPU，11：ROM，12：RAM，13：外设总线控制器，14：A/D转换器，15：计时器，16：通信界面，17：振荡器，18：内部总线，19：外设总线，21：数据保存部，22：错误检测/纠正部，23：数据存储/删除实行部，24：地址管理部，25：数据调换实行部，A1：第一存储区域，A2：第二存储区域。

Claims

1.一种电子控制装置，其特征在于，包括：

存储数据的存储器；

使用所述存储器存储的数据来实施控制处理的处理器；

检测存储于所述存储器中的数据的数据错误的错误检测部；

纠正所述数据错误的错误纠正部；和

将所述存储器存储的数据保存到所述存储器中的其它存储区域的数据保存部，

所述数据保存部在所述错误检测部检测到所述数据错误时，在与被检测到所述数据错误的所述存储器中的第一存储区域不同的第二存储区域中保存所述错误纠正部纠正了所述数据错误后的数据，

在所述数据保存部将数据保存到所述第二存储区域后，所述处理器将所述第二存储区域中的数据用于所述控制处理，并且将所述第一存储区域中的数据也继续用于所述控制处理。

2.如权利要求1所述的电子控制装置，其特征在于：

包括管理所述存储器中的所述第一存储区域的地址与所述第二存储区域的地址的对应关系的地址管理部，

所述处理器向所述地址管理部询问所述数据保存部是否在所述第二存储区域保存了对所述第一存储区域中的数据进行了错误纠正后的数据，

在与所述第一存储区域中的数据对应的数据存在于所述第二存储区域中的情况下，兼用所述第一存储区域中的数据和所述第二存储区域中的数据。

3.如权利要求2所述的电子控制装置，其特征在于：

所述数据保存部将保存于所述第二存储区域中的所述纠正后的数据也保存到所述第一存储区域。

4.如权利要求3所述的电子控制装置，其特征在于：

所述处理器在所述控制处理中使用所述第一存储区域中的数据的情况下，向所述地址管理部询问与所述第一存储区域中的数据对应的数据是否存在于所述第二存储区域中，

在与所述第一存储区域中的数据对应的数据存在于所述第二存储区域中的情况下，比较两数据，在两者一致的情况下使用所述第一存储区域存储的数据。

5.如权利要求3所述的电子控制装置，其特征在于：

在与所述第一存储区域中的数据对应的数据存在于所述第二存储区域中的情况下，比较两数据，在两者不一致的情况下使用所述第二存储区域存储的对应数据。

6.如权利要求3所述的电子控制装置，其特征在于：

在与所述第一存储区域中的数据对应的数据存在于所述第二存储区域中的情况下，比较两数据，在两者不一致的情况下针对所述第二存储区域存储的对应数据向所述错误检测部询问是否发生数据错误，

在未发生数据错误的情况下使用所述第二存储区域存储的对应数据，在发生数据错误的情况下使用规定的默认值。

7.如权利要求1所述的电子控制装置，其特征在于：

所述数据保存部计测所述第一存储区域中规定时间内发生的数据错误的频率或者自所述第一存储区域中最后发生数据错误的时刻起的经过时间，

在所述频率低于规定阈值时，或者在所述经过时间为规定的基准时间以上时，对所述第一存储区域中的数据进行错误纠正后，删除所述第二存储区域中保存的数据。

8.如权利要求1所述的电子控制装置，其特征在于：

所述数据保存部优先使用所述存储器中的地址尽量远离所述第一存储区域的存储区域作为所述第二存储区域。

9.如权利要求2所述的电子控制装置，其特征在于：

所述数据保存部在所述错误检测部检测到所述数据错误时，将所述错误纠正部进行了错误纠正后的数据保存到所述第二存储区域，将在此之前存储于所述第二存储区域中的数据保存到所述第一存储区域。

10.如权利要求9所述的电子控制装置，其特征在于：

所述存储器将表示所述数据的重要度的重要度信息与所述数据一起存储，

所述数据保存部在所述错误检测部对于所述第一存储区域存储的数据检测到所述数据错误的情况下，基于所述重要度信息来确定被检测到所述数据错误的数据的重要度，通过在存储具有比该重要度低的重要度的数据的所述第二存储区域中保存所述错误纠正部进行了错误纠正后的数据，将在此之前存储于所述第二存储区域中的数据保存到所述第一存储区域，由此调换所述第一存储区域存储的数据与所述第二存储区域存储的数据。

11.如权利要求9所述的电子控制装置，其特征在于：

12.如权利要求10所述的电子控制装置，其特征在于：

所述数据保存部优先使用存储所述重要度尽量低的数据的存储区域作为所述第二存储区域，

在作为所述第二存储区域的候选存在多个存储所述重要度相等的数据的存储区域的情况下，优先使用所述存储器中的地址尽量远离所述第一存储区域的存储区域作为所述第二存储区域。

13.如权利要求1所述的电子控制装置，其特征在于：

在所述处理器从所述第一存储区域读取数据时，所述数据保存部仅在所述错误检测部检测到的数据错误的发生次数超过规定阈值的情况下，将所述错误纠正部纠正了所述数据错误后的数据保存到所述第二存储区域。

14.如权利要求13所述的电子控制装置，其特征在于：

所述数据保存部在所述错误检测部未检测到所述数据错误的情况下对所述发生次数的计数值进行减法运算。

15.如权利要求1所述的电子控制装置，其特征在于：

包括与所述存储器不同的第二存储器，

所述数据保存部将所述第二存储器中的存储区域作为所述第二存储区域来使用。