CN113495673B - 读写方法及存储器装置 - Google Patents

读写方法及存储器装置 Download PDF

Info

Publication number
CN113495673B
CN113495673B CN202010250008.9A CN202010250008A CN113495673B CN 113495673 B CN113495673 B CN 113495673B CN 202010250008 A CN202010250008 A CN 202010250008A CN 113495673 B CN113495673 B CN 113495673B
Authority
CN
China
Prior art keywords
address information
read
command
preset
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010250008.9A
Other languages
English (en)
Other versions
CN113495673A (zh
Inventor
寗树梁
何军
应战
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010250008.9A priority Critical patent/CN113495673B/zh
Priority to PCT/CN2020/127531 priority patent/WO2021196620A1/zh
Priority to EP20928031.2A priority patent/EP3936996A4/en
Priority to US17/353,824 priority patent/US11914479B2/en
Publication of CN113495673A publication Critical patent/CN113495673A/zh
Application granted granted Critical
Publication of CN113495673B publication Critical patent/CN113495673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种读写方法及存储器装置，所述读写方法是，对存储器装置施加读命令，读命令指向地址信息，从读命令所指向的地址信息对应的存储单元中读取待读出数据，若待读出数据发生错误，则将读命令所指向的地址信息存储在预设存储空间中，并将预设存储空间内的地址信息按预设规则备份在非易失性存储单元中。本发明的优点在于，利用预设存储空间将数据发生错误的存储单元对应的地址信息与数据没有发生错误的存储单元对应的地址信息区分，大大提高了存储器装置的可靠性及延长了存储器装置的寿命，同时，将预设存储空间内的地址信息按预设规则备份在非易失性存储单元中，以作为后续读写操作的依据，大大提高了存储器装置的运行速度。

Description

读写方法及存储器装置
技术领域
发明涉及半导体存储领域，尤其涉及一种读写方法及存储器装置。
背景技术
半导体存储器是用来存储各种数据信息的记忆部件。随着电路复杂度的提升，各种形式的存储器在制造上或者使用过程中无可避免地容易产生不良或受损的存储单元，导致半导体存储器可靠度降低。
因此，如何避免上述情况发生，成为目前亟需解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种读写方法及存储器装置，其能够大大提高存储器装置的可靠性及寿命。
为了解决上述问题，本发明提供了一种读写方法，对存储器装置施加读命令，所述读命令指向地址信息，从所述读命令所指向的地址信息对应的存储单元中读取待读出数据，若所述待读出数据发生错误，则将所述读命令所指向的地址信息存储在预设存储空间中，并将预设存储空间内的地址信息按预设规则备份在非易失性存储单元中。
进一步，所述预设规则为预设周期或者预设动作。
进一步，所述读写方法还包括如下步骤：在所述存储器装置开启后，将备份在所述非易失性存储单元的地址信息载入所述预设存储空间中。
进一步，若所述待读出数据没有发生错误，则不将所述读命令所指向的地址信息存储在所述预设存储空间中。
进一步，从所述读命令所指向的地址信息对应的存储单元中读取待读出数据的步骤还包括：从所述读命令所指向的地址信息对应的存储单元中读取与所述待读出数据对应的第一ECC编码；判断所述待读出数据是否发生错误的方法包括：对所述第一ECC编码进行解码，以判断所述待读出数据是否发生错误。
进一步，对所述存储器装置施加写命令，并将所述写命令所指向的地址信息与存储在所述预设存储空间内的地址信息进行比较，若所述写命令所指向的地址信息与存储在所述预设存储空间内的地址信息不相同，则对所述写命令所指向的地址信息对应的存储单元执行写操作，若所述写命令所指向的地址信息与存储在所述预设存储空间内的地址信息相同，则停止对所述写命令所指向的地址信息对应的存储单元执行写操作。
进一步，在停止对所述写命令所指向的地址信息对应的存储单元执行写操作的步骤之后还包括如下步骤：将所述写命令所指向的地址信息改变为另一地址信息。
进一步，将所述写命令所指向的地址信息改变为另一地址信息的步骤之后还包括如下步骤：将所述另一地址信息与存储在所述预设存储空间内的地址信息进行比较，若所述另一地址信息与存储在所述预设存储空间内的地址信息相同，则停止对所述另一地址信息对应的存储单元执行写操作，若所述另一地址信息与存储在所述预设存储空间内的地址信息不相同，则对所述另一地址信息对应的存储单元执行写操作。
进一步，对所述写命令所指向的地址信息对应的存储单元执行写操作的步骤进一步包括：形成与所述写操作中待写入数据对应的第二ECC编码，并将其与所述待写入数据一并写入所述写命令所指向的地址信息对应的存储单元中。
进一步，在所述对存储器装置施加读命令之后，在所述从所述读命令所指向的地址信息对应的存储单元中读取待读出数据之前，还包括：将所述读命令所指向的地址信息与存储在所述预设存储空间内的地址信息进行比较，若所述读命令所指向的地址信息与存储在所述预设存储空间内的地址信息不相同，则对所述读命令所指向的地址信息对应的存储单元执行读操作。
进一步，若所述读命令所指向的地址信息与存储在所述预设存储空间内的地址信息相同，则判断将所述读命令所指向的地址信息存储在所述预设存储空间之后是否对所述读命令所指向的地址信息执行过写命令，若是，则将该读命令指向所述写命令指向的地址信息，以对其对应的存储单元执行读操作。
本发明还提供一种存储器装置，其包括：命令接收单元，用于接收读命令或写命令；存储单元，与所述读命令或写命令所指向的地址信息对应；执行单元，用于对所述存储单元执行读操作或写操作；预设存储空间，用于存储数据发生错误的存储单元对应的地址信息；非易失性存储单元，用于按预设规则备份所述预设存储空间内的地址信息。
进一步，所述存储器装置还包括载入单元，所述载入单元与所述预设存储空间及所述非易失性存储单元连接，用于将备份在所述非易失性存储单元中的地址信息载入所述预设存储空间。
进一步，所述存储器装置还包括ECC编码解码单元，用于解码读操作中与待读出数据对应的第一ECC编码及形成写操作中与待写入数据对应的第二ECC编码待读出数据。
进一步，所述存储器装置还包括比较单元，所述比较单元与所述命令接收单元及所述预设存储空间连接，用于将所述读命令或写命令所指向的地址信息与所述预设存储空间内的地址信息进行比较。
进一步，所述执行单元还与所述比较单元连接，用于根据所述比较单元输出的结果对所述读命令或者写命令指向的地址信息对应的存储单元执行读操作或者写操作，或停止对所述读命令或者写命令指向的地址信息对应的存储单元执行读操作或写操作。
进一步，所述存储器装置还包括判断单元，所述判断单元与所述命令接收单元及所述执行单元连接，用于判断将读命令所指向的地址信息存储在所述预设存储空间之后是否对所述读命令所指向的地址信息执行过写命令。
进一步，所述存储器装置还包括转换单元，用于在停止对所述读命令或者写命令指向的地址信息对应的存储单元执行读操作或写操作后，将所述读命令或写命令指向的地址信息改变为另一地址信息。
进一步，所述存储器装置包括逻辑层及至少一存储层，所述命令接收单元及所述执行单元设置在所述逻辑层，所述预设存储空间设置在所述逻辑层或所述存储层，所述存储单元设置在所述存储层，所述非易失性存储单元设置在所述存储层或所述逻辑层。
本发明的优点在于，利用预设存储空间将数据发生错误的存储单元对应的地址信息与数据没有发生错误的存储单元对应的地址信息区分，以在后续读写操作中，可根据读命令或者写命令所指向的地址信息是否位于预设存储空间中而确定是否对所述地址信息执行读操作或者写操作，避免数据错误或者数据丢失，大大提高了存储器装置的可靠性及延长了存储器装置的寿命。同时，本发明读写方法还将存储在预设存储空间内的地址信息按预设规则备份在非易失性存储单元中，以作为后续读写操作的依据，可避免存储器装置再次上电后在预设存储空间存储过的地址信息重新进行存储在预设存储空间的操作，大大提高了存储器装置的运行速度。
附图说明
图1是本发明读写方法的第一具体实施方式的流程示意图；
图2是本发明读写方法的第二具体实施方式的流程示意图；
图3是本发明读写方法的第三具体实施方式的流程示意图；
图4是本发明存储器装置的第一具体实施方式的框架示意图；
图5是本发明存储器装置的第二具体实施方式的框架示意图；
图6是本发明存储器装置的第三具体实施方式的框架示意图；
图7是本发明存储器装置的第四具体实施方式的框架示意图；
图8是本发明存储器装置的第五具体实施方式的框架示意图；
图9是本发明存储器装置的第六具体实施方式的框架示意图。
具体实施方式
下面结合附图对本发明提供的读写方法及存储器装置的具体实施方式做详细说明。
一种常见的改善存储器装置可靠度的方法是在数据写入存储器装置之前事先将数据编码为错误修正码(Error Correction Code，ECC)，同时将数据和错误修正码储存于存储器装置中。当读出时，同时读取数据和错误修正码，解码错误修正码以还原可能发生错误的数据。
但是，发明人发现，错误修正码仅能够在数据被读出时修正数据，存储器中发生数据错误的存储单元依然存在。若在后续的数据存储过程中，该发生数据错误的存储单元对应的存储段再出现至少一个发生数据错误的存储单元，则该存储段会存在至少两个数据错误的存储单元。而错误修正码将无法对该错误进行修正，导致该存储段不能使用，甚至会导致存储器装置不能使用，从而影响存储器装置的可靠性及寿命。
发明人研究发现，在用户使用存储器装置时，若是能够实时地将发生数据错误的存储单元区分出来，则可为后续的读写操作提供执行的依据，进而能够大大提高存储器装置的可靠性。因此，本发明提供一种读写方法，其不仅能够实时地将发生数据错误的存储单元区分出来，还能够按预设规则将所述存储单元的信息备份在非易失性存储单元中。
在本发明读写方法的第一具体实施方式中，在执行读操作时，将待读出数据发生错误的存储单元对应的地址信息存储在预设存储空间中，以将待读出数据发生错误的存储单元与待读出数据未发生错误的存储单元区分。具体地说，请参阅图1，其为本发明读写方法的第一具体实施方式的流程示意图，所述读写方法包括如下步骤：
步骤S10，向存储器装置施加读命令，所述读命令指向地址信息。例如，所述读命令指向的地址信息为A0。
步骤S11，从所述读命令所指向的地址信息对应的存储单元中读取待读出数据。例如，从所述地址信息A0对应的存储单元中读取待读出数据。
步骤S12，判断所述待读出数据是否发生错误。
若所述待读出数据发生错误，说明该存储单元失效，则将所述读命令所指向的地址信息存储在预设存储空间10中。
例如，若从读命令所指向的地址信息A0对应的存储单元中读取的待读出数据发生错误，则将所述读命令所指向的地址信息A0存储在预设存储空间10中；若从读命令所指向的地址信息A4对应的存储单元中读取的待读出数据发生错误，则将所述读命令所指向的地址信息A4存储在预设存储空间10中。
所述预设存储空间10可为静态随机存储器(SRAM)、动态随机存储器(DRAM)、磁存储器(MRAM)、寄存器、锁存器或触发器等本领域技术人员熟知的具备存储功能的结构。
若所述待读出数据没有发生错误，说明该存储单元有效，则不将所述读命令所指向的地址信息存储在所述预设存储空间10中。
例如，若从读命令所指向的地址信息A1对应的存储单元中读取的待读出数据没有发生错误，则不将所述读命令所指向的地址信息A1存储在预设存储空间10中；若从读命令所指向的地址信息A2对应的存储单元中读取的待读出数据没有发生错误，则不将所述读命令所指向的地址信息A2存储在预设存储空间10中。
本发明读写方法还包括如下步骤：步骤S13，将存储在预设存储空间10内的地址信息按预设规则备份在非易失性存储单元中。
其中，所述预设规则可为预设周期或者预设动作。
所述预设周期可为存储器装置上电后的预设时间周期，例如存储器装置上电后以十分钟作为一个周期将存储在预设存储空间10内的地址信息备份在非易失性存储单元中，即存储器装置上电后每隔十分钟将存储在预设存储空间10内的地址信息备份在非易失性存储单元中；或者以一个小时作为一个周期将存储在预设存储空间10内的地址信息备份在非易失性存储单元中，即存储器装置上电后每隔一个小时将存储在预设存储空间10内的地址信息备份在非易失性存储单元中。
所述预设动作可为所述存储器装置接收到的操作。例如，存储器装置接收到的关闭存储器装置的操作、重启存储器装置的操作、用户或者系统设定的包含备份所述地址信息及所述标记指令的触发操作等。其中，所述触发操作可以为用户点击某一触发按钮的操作、或者关闭某一触发按钮的操作等任何发出触发指令的操作，本发明对此不做任何限定。
本发明读写方法在非易失性存储单元中备份存储在预设存储空间10内的地址信息，若存储器装置掉电，所述地址信息依然会记录在非易失性存储单元中，不会被清除，可作为后续读写操作的依据。
进一步，本发明读写方法还包括如下步骤：步骤S14，在所述储存器装置开启(即存储器装置再次上电)后，将备份在所述非易失性存储单元的地址信息载入所述预设存储空间10中。载入所述预设存储空间10中的地址信息作为后续读写操作的初始参考，从而可避免存储器装置再次上电后对掉电前已经在预设存储空间10存储过的地址信息进行重新存储的操作，大大提高了存储器装置的运行速度。
进一步，本发明还提供一种判断所述待读出数据是否发生错误的方法。具体地说，在从所述读命令所指向的地址信息对应的存储单元中读取待读出数据的步骤还包括：从所述读命令所指向的地址信息对应的存储单元中读取与所述待读出数据对应的第一ECC编码。例如，从所述读命令所指向的地址信息对应的存储单元中读取的数据的位数为64b+8b，其中64b为所述待读出数据位数，8b为所述第一ECC编码的位数。根据相应的算法，对所述第一ECC编码进行解码，可还原可能发生错误的数据，所述算法为现有技术，不再赘述。因此，可依据对所述第一ECC编码进行解码判断所述待读出数据是否发生错误。
本发明列举一种依据对所述第一ECC编码进行解码判断所述待读出数据是否发生错误的方法：将待读出数据重新编码，形成一个新的ECC编码，将所述新的ECC编码与所述第一ECC编码进行每位异或比对，若每位均一致，说明所述待读出数据没有发生错误，所述存储单元有效，则不将所述存储单元对应的地址信息存储在预设存储空间10中；若所述新的ECC编码与所述第一ECC编码存在不一致的情况，说明待读出数据发生错误，所述存储单元失效，则将所述存储单元对应的地址信息存储在预设存储空间10中。
其中，若所述待读出数据没有发生错误，则将所述待读出数据作为所述存储器装置的输出数据，若所述待读出数据发生错误，则可利用所述第一ECC编码进行还原数据，并将还原的数据作为所述存储器装置的输出数据。
本发明读写方法利用预设存储空间10将数据发生错误的存储单元对应的地址信息与数据没有发生错误的存储单元对应的地址信息区分，以在后续读写操作中，可根据读命令或者写命令所指向的地址信息是否位于预设存储空间10中而确定是否对所述地址信息执行读操作或者写操作，避免数据错误或者数据丢失，大大提高了存储器装置的可靠性及延长了存储器装置的寿命。
同时，本发明读写方法还将存储在预设存储空间内的地址信息按预设规则备份在非易失性存储单元中，在存储器装置再次上电后，将备份在所述非易失性存储单元的地址信息载入所述预设存储空间中。载入所述预设存储空间中的地址信息作为后续读写操作的初始参考，从而可避免存储器装置再次上电后对掉电前已经在预设存储空间存储过的地址信息进行重新存储的操作，大大提高了存储器装置的运行速度。
本发明读写方法还提供第二具体实施方式。在所述对存储器装置施加读命令之后，在所述从所述读命令所指向的地址信息对应的存储单元中读取待读出数据之前，还包括比较步骤。具体地说，请参阅图2，其为本发明读写方法的第二具体实施方式的流程示意图。
步骤S20，向存储器装置施加读命令，所述读命令指向地址信息。
步骤S21，将所述读命令所指向的地址信息与存储在所述预设存储空间20内的地址信息进行比较。即判断所述读命令所指向的地址信息与存储在所述预设存储空间20内的地址信息是否相同。
若所述读命令所指向的地址信息与存储在所述预设存储空间20内的地址信息不相同，说明所述读命令所指向的地址信息并未存储在所述预设存储空间20中，则所述读命令所指向的地址信息对应的存储单元为有效存储单元，对所述读命令所指向的地址信息对应的存储单元执行读操作，即执行步骤S22。
例如，所述读命令所指向的地址信息为A1，将所述读命令所指向的地址信息为A1与预设存储空间20内存储的地址信息进行比较，若所述读命令所指向的地址信息为A1与存储在预设存储空间20中的任何地址信息均不相同，说明所述读命令所指向的地址信息A1并未存储在所述预设存储空间20中，则对所述读命令所指向的地址信息A1对应的存储单元执行读操作，即执行步骤S22，则在步骤S22中，所述读命令所指向的地址信息为A1
若所述读命令所指向的地址信息与存储在所述预设存储空间20内的地址信息相同，说明所述读命令所指向的地址信息未存储在所述预设存储空间20中，则所述读命令所指向的地址信息对应的存储单元为失效存储单元。则进行如下步骤：判断在当前读操作之前的操作中，将所述读命令所指向的地址信息存储在所述预设存储空间20之后是否对所述读命令所指向的地址信息执行过写命令。若是，则将该读命令指向所述写命令指向的地址信息，即将所述写命令所指向的地址信息作为所述读命令所指向的新的地址信息，并对新的地址信息执行步骤S22。若否，则存在两种处理方式，一种处理方式如本具体实施方式中附图2所示，停止读操作；另一种处理方式是继续进行读操作，并将利用所述第一ECC编码还原的数据作为所述存储器装置的输出数据。
例如，所述读命令所指向的地址信息A4与存储在所述预设存储空间20内的地址信息相同，即所述读命令所指向的地址信息A4存储在预设存储空间20中，判断在当前读操作之前的操作中，将所述读命令所指向的地址信息A4存储在所述预设存储空间20之后是否对所述读命令所指向的地址信息A4执行过写命令。若是，且所述写命令指向另一地址信息A5，则将该读命令指向所述写命令指向的地址信息A5，以对其对应的存储单元执行读操作，即执行步骤S22，步骤S22中的所述读命令所指向的地址信息为地址信息A5。其中写命令的具体实现请参见第三具体实施方式。若否，则停止读操作。
步骤S22，从所述读命令所指向的地址信息对应的存储单元中读取待读出数据。例如，从所述读命令所指向的地址信息A1对应的存储单元中读取待读出数据。该步骤与第一具体实施方式中的步骤S11相同。
步骤S23，判断所述待读出数据是否发生错误。该步骤与第一具体实施方式中的步骤S12相同。若所述待读出数据发生错误，说明该存储单元失效，则将所述读命令所指向的地址信息存储在预设存储空间20中，若所述待读出数据未发生错误，说明该存储单元有效，则不将所述读命令所指向的地址信息存储在所述预设存储空间20中。
步骤S24，输出数据。
步骤S25，将存储在预设存储空间20内的地址信息按预设规则备份在非易失性存储单元中。该步骤与步骤S13相同，所述预设规则可为预设周期或者预设动作。
步骤S26，在所述存储器装置开启后，将备份在所述非易失性存储单元的地址信息载入所述预设存储空间20中。该步骤与步骤S14相同。载入所述预设存储空间20中的地址信息作为后续读写操作的初始参考，从而可避免存储器装置再次上电后对掉电前已经在预设存储空间20存储过的地址信息进行重新存储的操作，大大提高了存储器装置的运行速度。
在所述第二具体实施方式中，在对所述存储器装置施加读命令后，将所述读命令所指向的地址信息与存储在所述预设存储空间20内的地址信息进行比较，以判断所述读命令所指向的地址信息是否位于预设存储空间20中，以可选择性地对所述读命令所指向的地址信息执行读命令，从而可提高存储器装置的可靠性。另外，在读出待读出数据后，还可根据所述待读出数据是否发生错误而选择是否将该存储单元的地址信息存储在预设存储空间20中，以为后续的读写操作提供判断依据。
本发明读写方法还提供第三具体实施方式。该第三具体实施方式为对存储器装置的写操作。具体地说，请参阅图3，其为本发明读写方法的第三具体实施方式的流程示意图。
步骤S30，对所述存储器装置施加写命令，所述写命令指向地址信息。例如，对所述存储器装置施加写命令，所述写命令指向地址信息A0。
步骤S31，将所述写命令所指向的地址信息与存储在所述预设存储空间30内的地址信息进行比较，即判断所述写命令所指向的地址信息是否存储在预设存储空间30内。
若所述写命令所指向的地址信息与存储在所述预设存储空间30内的地址信息不相同，即所述写命令所指向的地址信息并未存储在所述预设存储空间30中，则对所述写命令所指向的地址信息对应的存储单元执行写操作，若所述写命令所指向的地址信息与存储在所述预设存储空间30内的地址信息相同，即所述写命令所指向的地址信息存储在所述预设存储空间30中，则停止对所述写命令所指向的地址信息对应的存储单元执行写操作。
例如，所述写命令所指向的地址信息为地址信息A1，将所述地址信息A1与存储在所述预设存储空间30内的地址信息进行比较。所述地址信息A1与存储在预设存储空间30中的任何地址信息均不相同，说明所述写命令所指向的地址信息A1并未存储在所述预设存储空间30中，则对所述写命令所指向的地址信息A1对应的存储单元执行写操作。
再例如，所述写命令所指向的地址信息为地址信息A4，将所述地址信息A4与存储在所述预设存储空间30内的地址信息进行比较。所述地址信息A4与存储在预设存储空间30中的一个地址信息相同，说明所述写命令所指向的地址信息A4存储在所述预设存储空间30中，则停止对所述写命令所指向的地址信息A4对应的存储单元执行写操作。
步骤S32，将存储在预设存储空间30内的地址信息按预设规则备份在非易失性存储单元中。该步骤与步骤S13相同，所述预设规则可为预设周期或者预设动作。
步骤S33，在所述存储器装置开启后，将备份在所述非易失性存储单元的地址信息载入所述预设存储空间30中。该步骤与步骤S14相同。载入所述预设存储空间30中的地址信息作为后续读写操作的初始参考，从而可避免存储器装置再次上电后对掉电前已经在预设存储空间30存储过的地址信息进行重新存储的操作，大大提高了存储器装置的运行速度。
进一步，在本第三具体实施方式中，在停止对所述写命令所指向的地址信息对应的存储单元执行写操作的步骤之后还包括如下步骤：将所述写命令所指向的地址信息改变为另一地址信息。在该步骤之后，还可将所述另一地址信息与存储在所述预设存储空间30内的地址信息进行比较。该比较方法与步骤S31相同。若所述另一地址信息与存储在所述预设存储空间30内的地址信息相同，则停止对所述另一地址信息对应的存储单元执行写操作，若所述另一地址信息与存储在所述预设存储空间30内的地址信息不相同，则对所述另一地址信息对应的存储单元执行写操作。
例如，在停止对所述写命令所指向的地址信息A0对应的存储单元执行写操作后，将所述写命令所指向的地址信息A0改变为另一地址信息A1，即在该步骤之后所述写命令指向地址信息A1。进一步将所述写命令所指向的地址信息A1与存储在所述预设存储空间30内的地址信息进行比较，即判断所述地址信息A1是否存储在预设存储空间30内。例如，在本具体实施方式中，所述地址信息A1与存储在预设存储空间30中的任何地址信息均不相同，即所述地址信息A1并未存储在预设存储空间30中，则对所述地址信息A1对应的存储单元执行写操作。例如，在其他具体实施方式中，所述地址信息A1与存储在所述预设存储空间30中的某一地址信息相同，即所述地址信息A1存储在所述预设存储空间30中，则停止对所述地址信息A1对应的存储单元执行写操作，并改变所述写命令的地址信息为A2，并将所述地址信息A2与存储在所述预设存储空间30内的地址信息进行比较，即判断所述地址信息A2是否存储在预设存储空间30内，以此类推，直至所述写命令指向的地址信息与存储在预设存储空间30中的地址信息均不相同时停止。
进一步，在本第三具体实施方式中，所述读写方法还包括如下步骤：形成与所述写操作中待写入数据对应的第二ECC编码，并将其与所述待写入数据一并写入所述写命令所指向的地址信息对应的存储单元中。当读出该存储单元中的数据时，同时读取数据和第二ECC编码，解码所述第二ECC编码以还原可能发生错误的数据。
在本第三具体实施方式中，本发明读写方法在对存储器装置施加写命令之后将所述写命令所指向的地址与存储在所述预设存储空间30内的地址信息进行比较，以作为是否对存储单元执行写操作的依据，进而可避免对失效的存储单元执行写操作，从而提高存储器装置的可靠性，并延长存储器装置的寿命。
本发明还提供一种能够实现上述读写方法的存储器装置。所述存储器装置包括但不限于DRAM、SRAM等易失性存储器，以及NAND、NOR、FeRAM、RRAM、MRAM、PCRAM等非易失存储器。
请参阅图4，其为本发明存储器装置的第一具体实施方式的框架示意图。所述存储器装置包括命令接收单元40、存储单元41、预设存储空间42、执行单元43及非易失性存储单元44。
所述命令接收单元40用于接收施加在存储器装置的读命令、写命令或者读/写命令所指向的地址信息。
所述存储单元41与所述读命令或写命令对应的地址信息对应，并用于存储数据。在本发明中，所述存储单元41可为存储基本单元(cell)、存储段(segment)、存储页(pages)、存储块(blocks)等本领域技术人员熟知的存储单位，本发明对此不进行限制。
所述预设存储空间42用于存储数据发生错误的存储单元对应的地址信息。所述预设存储空间42可为静态随机存储器(SRAM)、动态随机存储器(DRAM)、磁存储器(MRAM)、寄存器、锁存器或触发器等本领域技术人员熟知的具备存储功能的结构。
所述执行单元43用于控制对所述存储单元41执行读操作或写操作。所述执行单元还与所述预设存储空间42连接，用于根据所述预设存储空间42内存储的地址信息对读命令或者写命令所指向的地址信息对应的存储单元执行读操作或者写操作，或停止对读命令或者写命令所指向的地址信息对应的存储单元执行读操作或写操作。
具体地说，若所述读命令或者写命令所指向的地址信息与预设存储空间42中存储的任一地址信息均不相同，则所述执行单元43对所述地址信息对应的存储单元执行读操作或写操作，若所述读命令或写命令所指向的地址信息与预设存储空间42中存储的某一地址信息相同，则所述执行单元43停止对所述地址信息对应的存储单元执行读操作或写操作。
所述非易失性存储单元44用于按预设规则备份所述预设存储空间内的地址信息。
所述非易失性存储单元44可以为NAND、NOR、FeRAM、RRAM、MRAM、PCRAM等非易失性存储结构。
所述非易失性存储单元44与所述执行单元43连接，所述执行单元43控制所述预设存储空间42内的地址信息按预设规则备份在所述非易失性存储单元44中。其中，所述预设规则可为预设周期或者预设动作。进一步，当所述预设动作为用户输入的触发动作时，所述命令接收单元40能够接收触发动作，所述执行单元43能够根据所述触发动作控制所述预设存储空间42内的地址信息备份在所述非易失性存储单元44中。
进一步，所述执行单元43还可控制备份在所述非易失性存储单元44中的地址信息载入所述预设存储空间42中。例如，在所述存储器装置开启后，所述执行单元43控制备份在所述非易失性存储单元44中的地址信息载入所述预设存储空间42中，以作为后续读写操作的依据，从而可避免存储器装置再次上电后对已经在预设存储空间中存储过的地址信息重新进行存储在预设存储空间中的操作，大大提高了存储器装置的运行速度。
需要说明的是，执行单元43也可直接与命令接收单元40直接连接，本发明对此不做限定，本领域内技术人员可根据需求自行选择连接方式。
进一步，本发明存储器装置还提供一第二具体实施方式。请参阅图5，其为本发明存储器装置的第二具体实施方式的框架示意图，所述第二具体实施方式相较于第一具体实施方式的区别在于，所述存储器装置还包括载入单元46。
所述载入单元46与所述预设存储空间42及所述非易失性存储单元44连接，用于将备份在所述非易失性存储单元44中的地址信息载入所述预设存储空间42。进一步，所述载入单元46还与所述执行单元43连接，所述执行单元43控制所述载入单元46将备份在所述非易失性存储单元44中的地址信息载入所述预设存储空间42中。例如，在所述存储器装置开启后，所述执行单元43控制所述载入单元46将备份在所述非易失性存储单元44中的地址信息载入所述预设存储空间42中，以作为后续读写操作的依据，从而可避免存储器装置再次上电后对已经在预设存储空间中存储过的地址信息重新进行存储在预设存储空间中的操作，大大提高了存储器装置的运行速度。
进一步，本发明存储器装置还提供一第三具体实施方式。请参阅图6，其为本发明存储器装置的第三具体实施方式的框架示意图，所述第三具体实施方式相较于第一具体实施方式的区别在于，所述存储器装置还包括ECC编码解码单元47。
所述ECC编码解码单元47与执行单元43、存储单元41及预设存储空间42连接。
所述ECC编码解码单元47用于解码读操作中与待读出数据对应的第一ECC编码，以还原有可能发生错误的数据，并可根据所述ECC编码解码单元47是否对数据进行还原来判断是否需要将所述地址信息存储在所述预设存储空间42中。所述ECC编码解码单元47还用于形成写操作中与待写入数据对应的第二ECC编码。
具体地说，在本具体实施方式中，所述命令接收单元接收写命令，在对写命令所指向的地址信息对应的存储单元执行写操作时，所述ECC编码解码单元47形成与写操作中待写入数据对应的ECC编码，并同时存储在所述写命令所指向的地址信息对应的存储单元41中。在该写操作完成后，在后续对该地址信息对应的存储单元执行读操作时，所述ECC编码解码单元47解码所述ECC编码。其中，可根据所述ECC编码解码单元47的解码来判断所述读操作读取的待读出数据是否发生错误，进而判断是否需要将所述地址信息存储在所述预设存储空间42中。
进一步，在本具体实施方式中，可根据所述ECC编码解码单元47是否对数据进行还原来判断是否需要将所述地址信息存储在所述预设存储空间42中。具体地说，若所述ECC编码解码单元47解码所述ECC编码，并对数据进行还原，说明所述读操作读取的待读出数据发生错误，则将该存储单元的地址信息存储在预设存储空间42中，若所述ECC编码解码单元47解码所述ECC编码，但未对数据进行还原，说明所述读操作读取的待读出数据未发生错误，则不将所述地址信息存储在预设存储空间42。
在本发明其他具体实施方式中，所述ECC编码解码单元47解码所述ECC编码，虽然未对数据进行还原，但根据所述ECC编码解码单元47的解码可判断出所述读操作读取的待读出数据发生了错误，则将该存储单元的地址信息存储在预设存储空间42中。
进一步，在所述存储器装置的第三具体实施方式中，所述存储器装置还包括转换单元45。所述转换单元45可与所述执行单元43连接。在停止对所述地址信息对应的存储单元执行读操作或写操作后，所述转换单元45将所述读命令或写命令所指向的所述地址信息改变为另一地址信息。所述执行单元43根据所述标记单元的标记信息再对另一地址信息进行读操作或者写操作。
在第三具体实施方式中，所述执行单元43不仅与ECC编码解码单元47连接，还与存储单元41连接，而在本发明第四具体实施方式中，请参阅图7，其为所述存储器装置的第四具体实施方式的框架示意图，所述执行单元43与所述ECC编码解码单元47连接，所述ECC编码解码单元47再与存储单元41连接。可以理解的是，可根据不同的需求选择不同的连接关系。
本发明存储器装置还提供第五具体实施方式。请参阅图8，其为所述存储器装置的第五具体实施方式的框架示意图，相较于存储器装置的第一具体实施方式，所述存储器装置包括所述存储器装置还包括比较单元48。所述比较单元48与所述命令接收单元40及所述预设存储空间42连接，用于将所述读命令或写命令所指向的地址信息与所述预设存储空间42内的地址信息进行比较。
所述执行单元43还与所述比较单元48连接，用于根据所述比较单元48输出的结果对所述读命令或者写命令指向的地址信息对应的存储单元执行读操作或者写操作，或停止对所述读命令或者写命令指向的地址信息对应的存储单元执行读操作或写操作。
例如，所述比较单元48将所述读命令或写命令所指向的地址信息与所述预设存储空间42内的地址信息进行比较，若所述读命令或写命令所指向的地址信息与所述预设存储空间42内的任一地址信息均不相同，则所述比较单元48输出能够标识不相同的信号至所述执行单元43，所述执行单元43根据该信号对所述读命令或者写命令指向的地址信息对应的存储单元执行读操作或者写操作；若所述读命令或写命令所指向的地址信息与所述预设存储空间42内的某一地址信息相同，则所述比较单元48输出能够标识相同的信号至所述执行单元43，所述执行单元43根据该信号停止对所述读命令或者写命令指向的地址信息对应的存储单元执行读操作或者写操作。
进一步，在所述第五具体实施方式中，所述存储器装置还包括判断单元49，所述判断单元49与所述命令接收单元40及所述执行单元43连接，用于判断将读命令所指向的地址信息存储在所述预设存储空间42之后是否对所述读命令所指向的地址信息执行过写命令。所述执行单元43能够根据所述判断单元49的输出结果对对应的存储单元执行写操作。
本发明存储器装置还提供第六具体实施方式。请参阅图9，其为所述存储器装置的第五具体实施方式的框架示意图，相较于存储器装置的第三具体实施方式，所述存储器装置包括逻辑层100及若干存储层200(图中仅示出一个存储层情形)，所述存储层200可为DRAM芯片。所述若干存储层200可以垂直堆叠于所述逻辑层100之上或之下，但本发明不限定于此，也可用其他封装方式将其集成在一起。
其中，所述命令接收单元40、所述预设存储空间42、所述执行单元43、所述ECC编码解码单元47及所述转换单元45均可设置在所述逻辑层100，而所述存储单元41及所述非易失性存储单元44设置在所述存储层200。在本发明另一具体实施方式中，所述预设存储空间42及所述ECC编码解码单元47也可设置在所述存储层200，所述非易失性存储单元44设置在所述逻辑层100。
在本具体实施方式中，所述逻辑层100具有至少一第一数据传输端口50，所述存储层200具有至少一第二数据传输端口51。所述逻辑层100与所述存储层200之间通过所述第一数据传输端口50及所述第二数据传输端口51传输指令及数据。
进一步，在第六具体实施方式中，所述执行单元43不仅与ECC编码解码单元47连接，还通过所述第一数据传输端口50及所述第二数据传输端口51与存储单元41连接，而在本发明第七具体实施方式中，所述执行单元43与ECC编码解码单元47连接，所述ECC编码解码单元47再通过所述第一数据传输端口50及所述第二数据传输端口51与存储单元41连接。可以理解的是，可根据不同的需求选择不同的连接关系。
进一步，在本发明其他具体实施方式中，比较单元48及判断单元49也可设置在所述所述逻辑层100。
需要说明的是，虽然以上所述附图中给出了具体连接关系的具体实施方式，但本发明对此具体连接方式不做特殊限定，可以理解的是，本领域技术人员可根据不同的需求选择不同的连接关系。
本发明存储器装置能够在用户使用的过程中利用预设存储空间将失效的存储单元的地址信息与有效的存储单元的地址信息区分开，进而可选择地对存储单元进行读写操作，大大提高了存储器装置的可靠性及寿命。同时，本发明读写方法还将存储在预设存储空间内的地址信息按预设规则备份在非易失性存储单元中，在存储器装置再次上电后，将备份在所述非易失性存储单元的地址信息载入所述预设存储空间中。载入所述预设存储空间中的地址信息作为后续读写操作的初始参考，从而可避免存储器装置再次上电后对掉电前已经在预设存储空间存储过的地址信息进行重新存储的操作，大大提高了存储器装置的运行速度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (14)

1.一种读写方法，应用于存储器装置，其特征在于，在用户使用所述存储器装置时接收读命令，所述读命令指向地址信息，从所述读命令所指向的地址信息对应的存储单元中读取待读出数据，若所述待读出数据发生错误，则将所述读命令所指向的地址信息存储在预设存储空间中，并将预设存储空间内的地址信息按预设规则备份在非易失性存储单元中；
在接收读命令之后，在所述从所述读命令所指向的地址信息对应的存储单元中读取待读出的数据之前，还包括：
将所述读命令所指向的地址信息与存储在所述预设存储空间内的地址信息进行比较，若所述读命令所指向的地址信息与存储在所述预设存储空间内的地址信息相同，则判断将所述读命令所指向的地址信息存储在所述预设存储空间之后是否对所述读命令所指向的地址信息执行过写命令，若是，则停止对所述写命令所指向的地址信息对应的存储单元执行写操作，将所述写命令所指向的地址信息改变为另一地址信息，以对另一地址信息对应的存储单元执行读操作。
2.根据权利要求1所述的读写方法，其特征在于，所述预设规则为预设周期或者预设动作。
3.根据权利要求1所述的读写方法，其特征在于，所述读写方法还包括如下步骤：在所述存储器装置开启后，将备份在所述非易失性存储单元的地址信息载入所述预设存储空间中。
4.根据权利要求3所述的读写方法，其特征在于，若所述待读出数据没有发生错误，则不将所述读命令所指向的地址信息存储在所述预设存储空间中。
5.根据权利要求3所述的读写方法，其特征在于，从所述读命令所指向的地址信息对应的存储单元中读取待读出数据的步骤还包括：从所述读命令所指向的地址信息对应的存储单元中读取与所述待读出数据对应的第一ECC编码；
判断所述待读出数据是否发生错误的方法包括：对所述第一ECC编码进行解码，以判断所述待读出数据是否发生错误。
6.根据权利要求3所述的读写方法，其特征在于，对所述存储器装置施加写命令，并将所述写命令所指向的地址信息与存储在所述预设存储空间内的地址信息进行比较，若所述写命令所指向的地址信息与存储在所述预设存储空间内的地址信息不相同，则对所述写命令所指向的地址信息对应的存储单元执行写操作，若所述写命令所指向的地址信息与存储在所述预设存储空间内的地址信息相同，则停止对所述写命令所指向的地址信息对应的存储单元执行写操作。
7.根据权利要求1所述的读写方法，其特征在于，将所述写命令所指向的地址信息改变为另一地址信息的步骤之后还包括如下步骤：将所述另一地址信息与存储在所述预设存储空间内的地址信息进行比较，若所述另一地址信息与存储在所述预设存储空间内的地址信息相同，则停止对所述另一地址信息对应的存储单元执行写操作，若所述另一地址信息与存储在所述预设存储空间内的地址信息不相同，则对所述另一地址信息对应的存储单元执行写操作。
8.根据权利要求6所述的读写方法，其特征在于，对所述写命令所指向的地址信息对应的存储单元执行写操作的步骤进一步包括：
形成与所述写操作中待写入数据对应的第二ECC编码，并将其与所述待写入数据一并写入所述写命令所指向的地址信息对应的存储单元中。
9.根据权利要求3所述的读写方法，其特征在于，将所述读命令所指向的地址信息与存储在所述预设存储空间内的地址信息进行比较还包括：若所述读命令所指向的地址信息与存储在所述预设存储空间内的地址信息不相同，则对所述读命令所指向的地址信息对应的存储单元执行读操作。
10.一种存储器装置，其特征在于，包括：
命令接收单元，用于在用户使用所述存储器装置时，接收读命令或写命令；
存储单元，与所述读命令或写命令所指向的地址信息对应；
执行单元，用于对所述存储单元执行读操作或写操作；
预设存储空间，用于存储数据发生错误的存储单元对应的地址信息；
非易失性存储单元，用于按预设规则备份所述预设存储空间内的地址信息；
比较单元，与所述命令接收单元及所述预设存储空间连接，用于将所述读命令或写命令所指向的地址信息与所述预设存储空间内的地址信息进行比较；
所述执行单元还与所述比较单元连接，用于根据所述比较单元输出的结果对所述读命令或者写命令指向的地址信息对应的存储单元执行读操作或者写操作，或停止对所述读命令或者写命令指向的地址信息对应的存储单元执行读操作或写操作；
判断单元，所述判断单元与所述命令接收单元及所述执行单元连接，用于判断将读命令所指向的地址信息存储在所述预设存储空间之后是否对所述读命令所指向的地址信息执行过写命令。
11.根据权利要求10所述的存储器装置，其特征在于，所述存储器装置还包括载入单元，所述载入单元与所述预设存储空间及所述非易失性存储单元连接，用于将备份在所述非易失性存储单元中的地址信息载入所述预设存储空间。
12.根据权利要求10所述的存储器装置，其特征在于，所述存储器装置还包括ECC编码解码单元，用于解码读操作中与待读出数据对应的第一ECC编码及形成写操作中与待写入数据对应的第二ECC编码。
13.根据权利要求10所述的存储器装置，其特征在于，所述存储器装置还包括转换单元，用于在停止对所述读命令或者写命令指向的地址信息对应的存储单元执行读操作或写操作后，将所述读命令或写命令指向的地址信息改变为另一地址信息。
14.根据权利要求10所述的存储器装置，其特征在于，所述存储器装置包括逻辑层及至少一存储层，所述命令接收单元及所述执行单元设置在所述逻辑层，所述预设存储空间设置在所述逻辑层或所述存储层，所述存储单元设置在所述存储层，所述非易失性存储单元设置在所述存储层或所述逻辑层。
CN202010250008.9A 2020-04-01 2020-04-01 读写方法及存储器装置 Active CN113495673B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010250008.9A CN113495673B (zh) 2020-04-01 2020-04-01 读写方法及存储器装置
PCT/CN2020/127531 WO2021196620A1 (zh) 2020-04-01 2020-11-09 读写方法及存储器装置
EP20928031.2A EP3936996A4 (en) 2020-04-01 2020-11-09 READ-WRITE METHOD AND STORAGE DEVICE
US17/353,824 US11914479B2 (en) 2020-04-01 2021-06-22 Method for reading and writing and memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010250008.9A CN113495673B (zh) 2020-04-01 2020-04-01 读写方法及存储器装置

Publications (2)

Publication Number Publication Date
CN113495673A CN113495673A (zh) 2021-10-12
CN113495673B true CN113495673B (zh) 2024-05-14

Family

ID=77928788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010250008.9A Active CN113495673B (zh) 2020-04-01 2020-04-01 读写方法及存储器装置

Country Status (2)

Country Link
CN (1) CN113495673B (zh)
WO (1) WO2021196620A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117806569B (zh) * 2024-02-29 2024-05-07 合肥康芯威存储技术有限公司 一种存储设备以及数据处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592680A (zh) * 2011-01-12 2012-07-18 北京兆易创新科技有限公司 一种存储芯片的修复装置和方法
CN103269230A (zh) * 2013-05-28 2013-08-28 中国科学院自动化研究所 一种自适应调整纠错码的容错系统及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836438B2 (en) * 2002-01-11 2004-12-28 Macronix International Co., Ltd. Method and apparatus for dynamically hiding a defect in an embedded memory
JP2012128778A (ja) * 2010-12-17 2012-07-05 Sony Corp データ転送装置、メモリ制御装置、およびメモリシステム
CN103839591A (zh) * 2014-03-05 2014-06-04 福州瑞芯微电子有限公司 存储器自动检错和容错电路及控制方法
CN105893178A (zh) * 2016-03-30 2016-08-24 苏州美天网络科技有限公司 移动硬盘的数据备份方法
US10296405B2 (en) * 2016-07-05 2019-05-21 SK Hynix Inc. Nonvolatile memory system and error determination method thereof
EP3936996A4 (en) * 2020-04-01 2022-07-06 Changxin Memory Technologies, Inc. READ-WRITE METHOD AND STORAGE DEVICE

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592680A (zh) * 2011-01-12 2012-07-18 北京兆易创新科技有限公司 一种存储芯片的修复装置和方法
CN103269230A (zh) * 2013-05-28 2013-08-28 中国科学院自动化研究所 一种自适应调整纠错码的容错系统及方法

Also Published As

Publication number Publication date
WO2021196620A1 (zh) 2021-10-07
CN113495673A (zh) 2021-10-12

Similar Documents

Publication Publication Date Title
EP3964941B1 (en) Read-write method and memory device
EP3936996A1 (en) Read-write method and memory device
US20090125790A1 (en) Method and Apparatus of Automatically Selecting Error Correction Algorithms by a NAND Flash Controller
CN108958961B (zh) 数据储存装置以及数据错误管理方法
WO2009156870A1 (en) Method and apparatus for error correction
CN113495673B (zh) 读写方法及存储器装置
CN113495675B (zh) 读写方法及存储器装置
CN113495676B (zh) 读写方法及存储器装置
CN113094307B (zh) 映射信息管理方法、存储器存储装置及存储器控制器
CN113495670B (zh) 读写方法及存储器装置
CN113495674B (zh) 读写方法及存储器装置
CN113495677B (zh) 读写方法及存储器装置
CN113495671B (zh) 读写方法及存储器装置
CN113495672B (zh) 读写方法及存储器装置
US20230186995A1 (en) Performing data integrity checks to identify defective wordlines
EP3985494B1 (en) Read-write method and memory device
US11929138B2 (en) Recovery management of retired super management units
US20210311666A1 (en) Method for reading and writing and memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant