KR100575657B1 - 낸드 플래시 읽기 방법 - Google Patents

낸드 플래시 읽기 방법 Download PDF

Info

Publication number
KR100575657B1
KR100575657B1 KR1020040086832A KR20040086832A KR100575657B1 KR 100575657 B1 KR100575657 B1 KR 100575657B1 KR 1020040086832 A KR1020040086832 A KR 1020040086832A KR 20040086832 A KR20040086832 A KR 20040086832A KR 100575657 B1 KR100575657 B1 KR 100575657B1
Authority
KR
South Korea
Prior art keywords
page
error
bit error
nand flash
data
Prior art date
Application number
KR1020040086832A
Other languages
English (en)
Inventor
김태관
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040086832A priority Critical patent/KR100575657B1/ko
Application granted granted Critical
Publication of KR100575657B1 publication Critical patent/KR100575657B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G06F12/0261—Garbage collection, i.e. reclamation of unreferenced memory using reference counting

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 NAND 플래시에 저장되어 있는 데이터를 읽어오는 과정에서 발생할 수 있는 오류를 최소화하여 NAND 플래시의 읽기 성능을 안정화시킬 수 있는 낸드 플래시 읽기 방법에 관한 것으로, 중앙 처리 장치(CPU)에서 읽기 명령어와 읽기 주소를 입력하여 낸드(NAND) 플래시로부터 해당 페이지에 대한 데이터를 읽는 제 1단계와; 상기 해당 페이지 데이터에 오류가 있는지 검출하기 위한 올바른 오류 정정 코드(ECC:Error Correction Code) 값을 생성하고, 그 생성된 오류 정정 코드 값와 상기 해당 페이지의 오류 정정 코드 값을 비교하는 제2 단계와; 상기 두 오류 정정 코드 값의 비교 결과, 상기 해당 페이지에 1비트 오류 발생 시 그 발생한 1비트 오류를 수정한 후 1비트 오류가 발생한 페이지를 관리하는 기 구비된 오류 페이지 테이블을 업데이트시키고, 상기 해당 페이지의 1비트 오류 발생 회수가 기 설정된 빈도 기준 회수를 초과한 경우 해당 페이지 데이터를 기 설정된 예약 영역에 저장하는 제3단계와; 상기 두 오류 정정 코드 값의 비교 결과, 상기 해당 페이지에 2비트 오류 발생 시 해당 페이지에 대한 데이터가 상기 예약 영역에 존재하는지 판단하고, 상기 예약 영역에 해당 페이지에 대한 데이터가 존재하면, 그 예약 영역에 저장된 해당 페이지 데이터를 읽고, 상기 제2 단계를 수행하는 제4단계를 포함하여 이루어짐으로써, NAND 플래시의 읽기 성능을 향상시킬 수 있는 효과가 있다.

Description

낸드 플래시 읽기 방법{METHOD FOR READING NAND FLASH}
도1은 일반적인 낸드 플래시 구조에 대한 일 예시도.
도2는 종래 낸드 플래시 읽기 방법에 대한 일 실시예 순서도.
도3은 본 발명에 따른 낸드 플래시 읽기 방법에 대한 일 실시예 순서도.
본 발명은 낸드(NAND) 플래시 읽기 방법에 관한 것으로, 특히 NAND 플래시에 저장되어 있는 데이터를 읽어오는 과정에서 발생할 수 있는 오류를 최소화하여 NAND 플래시의 읽기 성능을 안정화시킬 수 있는 낸드 플래시 읽기 방법에 관한 것이다.
최근에 PDA, MP3 플레이어 등에 플래시 메모리가 널리 사용되고 있다. 특히, 저장 매체의 크기가 대용량인 경우에는 NAND 플래시가 널리 사용되고 있는 실정이다.
플래시 메모리는 노어(NOR) 플래시와 NAND 플래시로 나뉘는데 NOR 플래시는 가격이 비싼 반면 XIP(Execute In Place)가 가능하며 NAND 플래시는 가격이 싼 반면에 XIP 대신 요구 페이징(Demand Paging)을 이용하기 때문에 성능이 떨어지는 경 향이 있다. 여기서, XIP란 플래시 파일 시스템에 저장되어 있는 실행 코드를 램에 적재하지 않고도 실행할 수 있는 기술로서, 램에 대한 메모리 요구량을 줄여주고, 많은 응용 프로그램이 동시에 실행될 수 있도록 해준다.
하지만, NAND 플래시에서 사용하는 요구 페이징은 사용자가 필요로 하는 데이터를 NAND 플래시에서 일정 부분 읽어와 SDRAM에 저장하는 기술로서, 사용할 수 있는 SDRAM의 공간이 제한적이기 때문에 NAND 플래시에서 한번 읽어올 수 있는 데이터 양이 많지 않으며 데이터를 읽어오는 시간에 비례하여 시스템 성능이 떨어지게 된다.
도1은 일반적인 NAND 플래시의 구조를 도시한 것으로, 512[Bytes]로 구성된 메인 데이터와 오류 정정 코드(Error Correction Code, 이하 "ECC"라 칭함)가 포함된 16[Bytes]의 스페어 영역으로 구성된다.
도2는 상기 구조로 이루어진 NAND 플래시에서 데이터를 읽는 방법을 도시한 것으로, 데이터를 읽는 과정에 대해 설명하면 다음과 같다.
먼저, 중앙 처리 장치(CPU)에서 NAND 플래시에 저장된 데이터를 읽기 위해 읽기 명령어를 입력하고, 읽고자 하는 NAND 플래시의 주소를 입력한다.
NAND 플래시는 CPU에서 입력한 명령어와 주소를 받아 해당 데이터를 출력하고, CPU는 상기 NAND 플래시에서 출력한 데이터에 오류가 있는지 검출하기 위해 올바른 ECC 값을 생성하여 NAND 플래시에서 출력한 데이터의 ECC 값과 상기 CPU에서 생성된 ECC 값을 비교한다.
상기 ECC 값 비교 결과, 두 ECC 값이 동일하면 읽기 과정을 종료하고, 두 ECC 값이 동일하지 않으면 CPU에 오류가 있음을 보고한다.
CPU는 상기 두 ECC 값의 비교 결과, NAND 플래시에서 출력한 데이터, 예컨대 데이터의 최소 단위인 512[Bytes]의 페이지에 1비트의 오류가 있으면, NAND 플래시로부터 수신된 ECC 값과 CPU에서 생성된 ECC 값을 이용하여 1비트의 오류를 찾아내서 1비트 오류를 수정한다.
하지만, NAND 플래시에서 출력한 데이터에 2비트 오류가 있으면, 2비트 오류가 발생했다는 것만 판단할 수 있고, 오류 위치나 오류 값을 찾지 못하기 때문에 CPU로 2비트 오류를 보고하고, 읽기 동작을 다시 수행한다. 재 시도된 읽기 동작에서도 2비트 오류가 발생하면 이를 해결할 방법이 없다.
즉, 종래 NAND 플래시에 저장된 데이터를 읽는 경우 512[Bytes]당 1비트의 오류는 위치를 찾고 오류 값을 고칠 수 있으나, 2비트 오류에 대해서는 해결책이 없었다. 물론, 2비트 오류가 발생할 확률이 낮지만, 점점 대용량의 NAND 플래시를 사용하는 장치가 늘어나면서 읽기 동작도 많아지게 되고, 이에 따라 2비트 이상의 치명적인 오류가 발생할 확률이 높아지게 된다.
따라서, 본 발명은 상기와 같은 종래 문제점을 해결하기 위하여 창출한 것으로, 1비트 오류 발생 시 1비트 오류가 발생한 페이지를 관리하는 기 구성된 오류 페이지 테이블을 업데이트시키고, 1비트 오류 발생 회수가 기 설정된 빈도 기준을 초과하는 페이지가 있으면, 그 빈도 기준을 초과한 페이지에 대한 데이터를 기 설정된 예약 영역에 저장하고, 그 예약 영역에 저장된 페이지에 2비트 오류 발생 시 예약 영역에 저장된 페이지를 이용하여 복원함으로써, 2비트 오류가 발생된 페이지에 대한 오류 복원 능력을 높여 NAND 플래시의 읽기 성능을 향상시킬 수 있는 NAND 플래시 읽기 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 중앙 처리 장치(CPU)에서 읽기 명령어와 읽기 주소를 입력하여 낸드(NAND) 플래시로부터 해당 페이지에 대한 데이터를 읽는 제 1단계와; 상기 해당 페이지 데이터에 오류가 있는지 검출하기 위한 올바른 오류 정정 코드(ECC:Error Correction Code) 값을 생성하고, 그 생성된 오류 정정 코드 값와 상기 해당 페이지의 오류 정정 코드 값을 비교하는 제2 단계와; 상기 두 오류 정정 코드 값의 비교 결과, 상기 해당 페이지에 1비트 오류 발생 시 그 발생한 1비트 오류를 수정한 후 1비트 오류가 발생한 페이지를 관리하는 기 구비된 오류 페이지 테이블을 업데이트시키고, 상기 해당 페이지의 1비트 오류 발생 회수가 기 설정된 빈도 기준 회수를 초과한 경우 해당 페이지 데이터를 기 설정된 예약 영역에 저장하는 제3단계와; 상기 두 오류 정정 코드 값의 비교 결과, 상기 해당 페이지에 2비트 오류 발생 시 해당 페이지에 대한 데이터가 상기 예약 영역에 존재하는지 판단하고, 상기 예약 영역에 해당 페이지에 대한 데이터가 존재하면, 그 예약 영역에 저장된 해당 페이지 데이터를 읽고, 상기 제2 단계를 수행하는 제4단계를 포함하여 이루어진 것을 특징으로 한다.
상기와 같은 특징을 갖는 본 발명 NAND 플래시 읽기 방법에 대한 바람직한 실시예를 첨부한 도면을 참고하여 상세히 설명하면 다음과 같다.
본 발명은 NAND 플래시의 읽기 동작 수행 중 NAND 플래시에서 출력된 페이지에 1비트 오류가 발생한 경우 그 1비트 오류를 복원하는 것 외에 1비트 오류가 자주 발생하는 페이지들에 대한 테이블을 지속적으로 관리하여 향후 2비트 오류 발생 시 그 2비트 오류를 복원하는 것을 그 요지로 한다.
상기 2비트 오류 발생 시 복원하는 방법은 1비트 오류가 자주 발생하는 페이지를 테이블로 관리하다가 1비트 발생 회수가 기 설정된 빈도 기준 회수를 초과하면 해당 페이지를 NAND 플래시의 일부 영역인 기 설정된 예약 영역에 저장하고, 그 예약 영역에 저장된 해당 페이지가 후에 2비트 오류가 발생하면 예약 영역에 저장된 동일 페이지를 읽어와서 복원하는 방법이다.
이러한 본 발명의 성능은 오류 발생 가능성을 예측하는 것과 예약 영역의 크기에 따라 큰 차이를 보일 수 있는데, 상기 두가지 변수에 대한 최적치는 NAND 플래시를 사용하는 시스템의 특성에 따라 실험을 통해 얻을 수 있다.
도3은 본 발명 NAND 플래시 읽기 방법에 대한 일 실시예 순서도를 도시한 것이다. 도시된 바와 같이, CPU에서 읽기 명령어와 읽기 주소를 입력하여 NAND 플래시로부터 해당 페이지에 대한 데이터를 읽는 제1단계와, CPU에서 ECC 값을 생성하고, 그 생성된 ECC 값과 해당 페이지의 ECC 값을 비교하는 제2단계와, 상기 두 ECC 값 비교 결과, 해당 페이지에 1비트 오류 발생 시 1비트 오류를 수정한 후 기 구비된 오류 페이지 테이블을 업데이트시키고, 해당 페이지의 1비트 오류 발생 회수가 기 설정된 빈도 기준 회수를 초과한 경우 해당 페이지 데이터를 기 설정된 예약 영역에 저장하는 제3단계와, 상기 두 ECC 값 비교 결과, 2비트 오류 발생 시 해당 페 이지에 대한 데이터가 기 설정된 예약 영역에 존재하면, 그 예약 영역에 저장된 해당 페이지 데이터를 읽고, 제2단계부터 다시 수행하는 제4단계를 포함하여 이루어진다.
또한, 상기 2비트 오류가 발생하고, 2비트 오류가 발생한 해당 페이지에 대한 데이터가 예약 영역에 존재하지 않으면, CPU로 2비트 오류를 보고하는 단계를 더 포함하여 이루어진다.
그럼, 상기와 같은 단계로 이루어진 본 발명에 대한 동작을 설명하면 다음과 같다.
먼저, 중앙 처리 장치(CPU)에서 NAND 플래시에 저장된 데이터를 읽기 위해 읽기 명령어를 입력하고, 읽고자 하는 NAND 플래시의 주소를 입력한다.
CPU는 상기 입력한 명령어와 주소에 해당하는 해당 페이지 데이터를 NAND 플래시로부터 읽고, 상기 NAND 플래시에서 출력한 해당 페이지 데이터에 오류가 있는지 검출하기 위한 올바른 ECC 값을 생성하여 NAND 플래시에서 출력한 해당 페이지의 ECC 값과 비교한다.
상기 두 ECC 값 비교 결과, 두 ECC 값이 동일하면 해당 페이지에 오류가 없기 때문에 읽기 과정을 종료하고, 두 ECC 값이 동일하지 않으면 CPU에 오류가 있음을 보고한다.
CPU는 상기 두 ECC 값의 비교 결과, NAND 플래시에서 출력한 해당 페이지에 1비트 오류가 있으면, NAND 플래시로부터 수신된 ECC 값과 CPU에서 생성된 ECC 값을 이용하여 1비트의 오류를 찾아내서 1비트 오류를 수정한다.
상기 해당 페이지의 1비트 오류가 수정되면, 기 구비된 오류 페이지 테이블의 해당 오류 페이지에 대한 정보를 업데이트시킨다. 즉, 상기 오류 페이지 테이블은 1비트 오류가 발생한 페이지에 대한 1비트 오류 발생 회수를 포함하는데, 상기 테이블에 저장된 페이에 대한 1비트 오류가 다시 발생하면, 그 페이지에 대한 오류 발생 회수를 증가시켜 테이블을 업데이트한다. 그리고, 상기 오류 페이지 테이블에 저장된 페이지들의 1비트 오류 발생 회수가 동일할 경우 최근에 발생한 페이지에 가중치를 둬서 관리한다. 이는 NAND 플래시에 데이터가 저장되어 있는 경우 시간적인 유사성이 있어서 최근에 사용한 데이터가 일정 기간 동안 계속 사용될 가능성이 크기 때문이다.
상기 오류 페이지 테이블을 업데이트한 후 1비트 오류가 발생한 해당 페이지의 오류 발생 회수가 기 설정된 빈도 기준을 초과하였는지 판단한다. 상기 판단 결과, NAND 플래시에서 출력한 해당 페이지의 1비트 오류 발생 회수가 빈도 기준을 초과하면, 해당 페이지에 대한 데이터를 기 설정된 예약 영역에 저장한다. 이때, 예약 영역의 크기는 읽기 동작이 페이지 단위로 이루어지기 때문에 페이지 단위의 예약 영역 크기를 두면 되지만, 일반적으로 지우기 동작을 해야 하는 경우 그 기본 단위가 32개의 페이지로 구성된 블록이기 때문에 예약 영역의 크기를 블록 크기로 하는 것이 바람직하다. 그리고, 예약 영역 크기는 정해진 것이 아니라 저장 장치의 용량 크기와 자주 수행하는 동작에 따라 달라질 수 있다는 것은 자명하다.
반면, 상기 두 ECC 값의 비교 결과, NAND 플래시에서 출력한 해당 페이지에 2비트 오류가 존재하면, 그 해당 페이지와 동일한 페이지 데이터가 예약 영역에 존 재하는지 판단하여 존재하지 않는 경우 기존과 동일하게 CPU로 2비트 오류가 발생했음을 보고한 후 종료하고, 그렇지 않은 경우, 즉, 2비트 오류가 발생한 해당 페이지와 동일한 페이지의 데이터가 예약 영역에 존재하는 경우 그 예약 영역에 저장된 해당 페이지에 대한 데이터를 읽는다.
상기 예약 영역에 저장된 해당 페이지에 대한 데이터를 읽으면, 읽기 동작이 수행되었기 때문에 CPU에서 해당 페이지의 오류 검출을 위한 올바른 ECC 값을 생성하고, 상기 예약 영역에서 읽은 해당 페이지의 ECC 값과 상기 CPU에서 생성된 ECC 값을 비교하는 과정부터 다시 수행한다.
이와 같이 본 발명은 상기 예약 영역에서 읽은 해당 페이지의 ECC 값과 CPU에서 생성된 ECC 값의 비교를 통해 오류를 수정할 수 있기 때문에 NAND 플래시에서 출력한 해당 페이지에 2비트 오류가 발생하더라도 오류를 복원할 수 있는 확률을 높일 수 있는 장점이 있다.
또한, 본 발명은 사용 빈도가 낮은 페이지들의 오류 특성을 알기 어렵기 때문에 NAND 플래시에 저장된 전체 페이지에 대한 데이터를 초기화 과정에서 한번씩 읽어서 모든 페이지의 읽기 오류 특성을 알아두는 것이 바람직하다.
상기에서 상세히 설명한 바와 같이 본 발명은 1비트 오류 발생 시 1비트 오류가 발생한 페이지를 관리하는 기 구성된 오류 페이지 테이블을 업데이트시키고, 1비트 오류 발생 회수가 기 설정된 빈도 기준을 초과하는 페이지가 있으면, 그 빈도 기준을 초과한 페이지에 대한 데이터를 기 설정된 예약 영역에 저장하고, 그 예 약 영역에 저장된 페이지에 2비트 오류 발생 시 예약 영역에 저장된 페이지를 이용하여 복원함으로써, 2비트 오류가 발생된 페이지에 대한 오류 복원 능력을 높여 NAND 플래시의 읽기 성능을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 중앙 처리 장치(CPU)에서 읽기 명령어와 읽기 주소를 입력하여 낸드(NAND) 플래시로부터 해당 페이지에 대한 데이터를 읽는 제 1단계와;
    상기 해당 페이지 데이터에 오류가 있는지 검출하기 위한 올바른 오류 정정 코드(ECC:Error Correction Code) 값을 생성하고, 그 생성된 오류 정정 코드 값와 상기 해당 페이지의 오류 정정 코드 값을 비교하는 제2 단계와;
    상기 두 오류 정정 코드 값의 비교 결과, 상기 해당 페이지에 1비트 오류 발생 시 그 발생한 1비트 오류를 수정한 후 1비트 오류가 발생한 페이지를 관리하는 기 구비된 오류 페이지 테이블을 업데이트시키고, 상기 해당 페이지의 1비트 오류 발생 회수가 기 설정된 빈도 기준 회수를 초과한 경우 해당 페이지 데이터를 기 설정된 예약 영역에 저장하는 제3단계와;
    상기 두 오류 정정 코드 값의 비교 결과, 상기 해당 페이지에 2비트 오류 발생 시 해당 페이지에 대한 데이터가 상기 예약 영역에 존재하는지 판단하고, 상기 예약 영역에 해당 페이지에 대한 데이터가 존재하면, 그 예약 영역에 저장된 해당 페이지 데이터를 읽고, 상기 제2 단계를 수행하는 제4단계를 포함하여 이루어진 것을 특징으로 하는 낸드 플래시 읽기 방법.
  2. 제1항에 있어서, 상기 해당 페이지에 2비트 오류가 발생하고, 해당 페이지에 대한 데이터가 상기 예약 영역에 존재하지 않으면, 상기 중앙 처리 장치로 2비트 오류를 보고하는 것을 특징으로 하는 낸드 플래시 읽기 방법.
  3. 제1항에 있어서, 상기 예비 영역 크기는 32개의 페이지로 구성된 블록 크기인 것을 특징으로 하는 낸드 플래시 읽기 방법.
  4. 제1항에 있어서, 상기 오류 페이지 테이블은 1비트 오류가 발생한 페이지들에 대한 1비트 오류 발생 회수를 포함하고, 오류 페이지 테이블에 저장된 페이지에 1비트 오류 발생 시 그 페이지에 대한 오류 발생 회수를 증가시켜 업데이트하는 것을 특징으로 하는 낸드 플래시 읽기 방법.
KR1020040086832A 2004-10-28 2004-10-28 낸드 플래시 읽기 방법 KR100575657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040086832A KR100575657B1 (ko) 2004-10-28 2004-10-28 낸드 플래시 읽기 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086832A KR100575657B1 (ko) 2004-10-28 2004-10-28 낸드 플래시 읽기 방법

Publications (1)

Publication Number Publication Date
KR100575657B1 true KR100575657B1 (ko) 2006-05-03

Family

ID=37181014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086832A KR100575657B1 (ko) 2004-10-28 2004-10-28 낸드 플래시 읽기 방법

Country Status (1)

Country Link
KR (1) KR100575657B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104932951A (zh) * 2015-07-12 2015-09-23 符方晓 一种nand闪存出现ecc无法纠错时的数据恢复方法
US9208028B2 (en) 2012-09-07 2015-12-08 Samsung Electronics Co., Ltd. Recovery code management method and memory system using same
CN105278866A (zh) * 2014-07-18 2016-01-27 光宝科技股份有限公司 固态储存装置及其错误更正控制方法
US9348708B2 (en) 2013-02-20 2016-05-24 Samsung Electronics Co., Ltd. Memory system performing address mapping according to bad page map
CN107704338A (zh) * 2017-08-22 2018-02-16 深圳市硅格半导体股份有限公司 一种资料储存型闪存的数据恢复方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922387A (ja) * 1995-07-07 1997-01-21 Hitachi Ltd メモリ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922387A (ja) * 1995-07-07 1997-01-21 Hitachi Ltd メモリ装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9208028B2 (en) 2012-09-07 2015-12-08 Samsung Electronics Co., Ltd. Recovery code management method and memory system using same
US9348708B2 (en) 2013-02-20 2016-05-24 Samsung Electronics Co., Ltd. Memory system performing address mapping according to bad page map
CN105278866A (zh) * 2014-07-18 2016-01-27 光宝科技股份有限公司 固态储存装置及其错误更正控制方法
CN105278866B (zh) * 2014-07-18 2018-03-27 光宝科技股份有限公司 固态储存装置及其错误更正控制方法
CN104932951A (zh) * 2015-07-12 2015-09-23 符方晓 一种nand闪存出现ecc无法纠错时的数据恢复方法
CN104932951B (zh) * 2015-07-12 2017-09-05 符方晓 一种nand闪存出现ecc无法纠错时的数据恢复方法
CN107704338A (zh) * 2017-08-22 2018-02-16 深圳市硅格半导体股份有限公司 一种资料储存型闪存的数据恢复方法和装置

Similar Documents

Publication Publication Date Title
CN109582217B (zh) 数据储存装置与将数据写入存储器装置的方法
US7765426B2 (en) Emerging bad block detection
US11126495B2 (en) Dynamic error handling in a memory system
CN104572489B (zh) 磨损均衡方法及装置
US7512864B2 (en) System and method of accessing non-volatile computer memory
JP5658128B2 (ja) Ｎａｎｄフラッシュ・メモリにおける確率論的多層エラー訂正のためのシステム、方法、およびコンピュータ・プログラム
US8161346B2 (en) Data refresh apparatus and data refresh method
US8321757B2 (en) Method and apparatus for error correction
US9633749B2 (en) System and method of managing tags associated with read voltages
US20060120166A1 (en) Data processing apparatus and method for flash memory
US20090024787A1 (en) Data writing method and apparatus
CN106802837B (zh) 一种更新错误检测和纠正ecc码的方法及装置
US10489244B2 (en) Systems and methods for detecting and correcting memory corruptions in software
CN114356248A (zh) 一种数据处理方法和装置
JP2019096281A (ja) データ記憶装置および関連する操作方法
KR100575657B1 (ko) 낸드 플래시 읽기 방법
US9594629B2 (en) Data error correction from cached error correction information
CN112084532A (zh) 存储设备和存储设备的操作方法
KR20050075533A (ko) 개인용 휴대단말기의 디멘드 페이징 방법 및 페이지 내에관련 페이지 정보를 입력하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee