CN103871877A - 一种绝缘栅双极型晶体管及其制作方法 - Google Patents
一种绝缘栅双极型晶体管及其制作方法 Download PDFInfo
- Publication number
- CN103871877A CN103871877A CN201210526416.8A CN201210526416A CN103871877A CN 103871877 A CN103871877 A CN 103871877A CN 201210526416 A CN201210526416 A CN 201210526416A CN 103871877 A CN103871877 A CN 103871877A
- Authority
- CN
- China
- Prior art keywords
- igbt
- grid structure
- electron beam
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 69
- 230000007547 defect Effects 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000010894 electron beam technology Methods 0.000 claims description 45
- 238000000137 annealing Methods 0.000 claims description 23
- 239000002245 particle Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 238000005530 etching Methods 0.000 description 12
- 238000002360 preparation method Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 230000001413 cellular effect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- -1 boron ion Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种IGBT及其制作方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成正面结构和背面结构，所述正面结构包括栅极结构；在栅极结构以外的区域形成均匀分布的杂质缺陷。本发明所述技术方案仅在IGBT的栅极结构以外的区域形成分布均匀的杂质缺陷，一方面，避免了由于栅极结构存在杂质缺陷导致IGBT的阈值降低，从而避免了IGBT易受外界信号干扰的问题；另一方面，避免了由于栅极结构存在杂质缺陷导致的IGBT的漏电流增大，从而避免了由于漏电流增大导致的器件易烧坏、寿命短的问题。
Description
技术领域
本发明涉及半导体器件制作工艺技术领域，更具体地说，涉及一种绝缘栅双极型晶体管及其制作方法。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，简称IGBT）是由双极型三极管（BJT）和绝缘栅型场效应管（MOSFET）组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管（即巨型晶体管，简称GTR）的高速开关特性的优点，因此，IGBT作为一种必须的开关器件被广泛的应用在各种开关电路结构中。
随着IGBT在开关电路里应用频率的不断提高，电路的拓扑结构对其关断损耗的要求越来越苛刻。载流子寿命控制方法可以很好的降低IGBT的关断损耗，使其能够满足更高的工作频率要求。
其中，所述载流子寿命控制是指通过粒子辐照或重金属掺杂等方法，使半导体器件内原子间产生间隙杂质或替位式杂质，即在半导体器件内形成杂质缺陷，所述杂质缺陷在半导体中起到复合中心的作用，能使半导体中的载流子快速的复合消失，从而减小关断时间，进而降低IGBT的关断损耗。
在实施本发明的过程中，发明人发现，现有技术虽然在一定程度上提高了器件的关断速度，但是，IGBT易受外界信号干扰；且IGBT易烧坏，使用寿命较短。
发明内容
为解决上述技术问题，本发明提供一种IGBT及其制作方法，所述方法仅在栅极结构以外的区域形成均匀分布的杂质缺陷，使IGBT具有适中的阈值以及漏电流，从而降低了外界信号干扰，延长了使用寿命。
为实现上述目的，本发明提供如下技术方案：
一种IGBT的制作方法，该IGBT包括：
提供半导体衬底；
在所述半导体衬底上形成正面结构和背面结构，所述正面结构包括栅极结构；
在栅极结构以外的区域形成均匀分布的杂质缺陷。
优选的，在上述IGBT中，所述在栅极结构以外的区域形成均匀分布的杂质缺陷的方式为：
在所述栅极结构表面设置掩膜层，该掩膜层完全覆盖所述栅极结构表面；
对所述正面结构进行粒子辐照，以在栅极结构以外的区域形成均匀分布的杂质缺陷。
优选的，在上述IGBT中，所述掩膜层为铅掩膜版，所述离子辐照为电子束辐照，所述铅掩膜版的非镂空部分覆盖所述栅极结构表面，以避免电子束对所述栅极结构的辐照。
优选的，在上述IGBT中，所述电子束辐照的过程包括：
采用电子束扫描所述铅掩膜版；
进行电子束辐照退火，以在栅极结构以外的区域形成均匀分布的杂质缺陷。
优选的，在上述IGBT中，所述电子束辐照的辐照剂量为20KGy-160KGy。
优选的，在上述IGBT中，所述电子束辐照退火的退火温度为250℃-450℃。
优选的，在上述IGBT中，所述电子束辐照退火的退火时间为30min-180min。
优选的，所述铅掩膜板的镂空部分为圆孔，所述圆孔的直径为20μm-100μm。
优选的，所述铅掩膜板的镂空部分为正方形孔，所述正方形孔的边长为20μm-100μm。
本发明还提供了一种IGBT，该IGBT包括：
半导体衬底；
设置在所述半导体衬底上的正面结构和背面结构，所述正面结构包括栅极结构；
其中，栅极结构以外的区域形成有均匀分布的杂质缺陷。
从上述技术方案可以看出，本发明所提供的IGBT制作方法在制备IGBT时仅在IGBT的栅极结构以外的区域形成分布均匀的杂质缺陷，一方面，避免了由于栅极结构存在杂质缺陷导致IGBT的阈值降低的问题，从而降低了外界信号对IGBT的影响；另一方面，避免了由于栅极结构存在杂质缺陷导致的IGBT的漏电流增大的问题，IGBT不易烧坏，使用寿命较长。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种IGBT的结构示意图；
图2为本发明实施例提供的一种对IGBT进行电子束辐照的原理示意图。
具体实施方式
正如背景技术中所述，现有技术制备的IGBT阈值小，易受到外界信号干扰；且漏电流高，易烧坏，使用寿命较短。
由于IGBT的尺寸较小，其栅极区域与非栅极区域的尺寸是微米量级，而粒子辐照的粒子束是毫米量级，重金属粒子掺杂是整个空间内的离子扩散，即现有的技术方法无法定位置的在IGBT内形成杂质缺陷。所以，现有技术在制备IGBT时，是在整个器件内形成杂质缺陷，以提高IGBT的关断速度。
发明人研究发现，上述问题的原因是由于IGBT的栅极结构内存在杂质缺陷。而栅极结构存在杂质缺陷，一方面会导致IGBT的阈值降低，使得IGBT容易受到外界信号的干扰，在不该导通的时候导通，导致IGBT所在电路的时序错乱甚至是损坏；另一方面，会导致IGBT漏电流的增加，而漏电流会随着IGBT工作温度的增加呈指数上升，从而影响器件工作时的可靠性，严重时会导致器件烧坏，从而影响器件的使用寿命。
基于上述研究，本发明实施例提供了一种IGBT制作方法，该方法包括：提供半导体衬底；在所述半导体衬底上形成正面结构和背面结构，所述正面结构包括栅极结构；在栅极结构以外的区域形成均匀分布的杂质缺陷。
本发明所述技术方案仅在IGBT的非栅极结构区域形成分布均匀的杂质缺陷，通过控制杂质缺陷浓度以及杂质缺陷区域使得IGBT具有适中的阈值以及漏电流。一方面，避免了由于栅极结构存在杂质缺陷导致IGBT的阈值降低，从而避免了IGBT易受外界信号干扰的问题；另一方面，避免了由于栅极结构存在杂质缺陷导致的IGBT的漏电流增大的问题，从而避免了由于漏电流增大导致的器件易烧坏、寿命短的问题。
以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及高度的三维空间尺寸。
基于上述思想，本申请实施例提供了一种IGBT制作方法，所述方法包括：
步骤S1：提供半导体衬底。
可采用单晶硅或是多晶硅或者是硅锗等半导体材料制备所述半导体衬底。
步骤S2：在所述半导体衬底上形成正面结构和背面结构。
所述正面结构包括栅极结构以及源极结构。
所述源极结构包括：位于所述半导体衬底表面内的阱区，所述阱区的上表面与所述半导体衬底的正面位于同一平面；位于所述阱区内的源区，所述源区的上表面与所述阱区的上表面位于同一平面。
可采用离子注入方式首先在所述半导体衬底的表面内形成所述阱区，然后在所述阱区内进行离子注入形成所述源区。其中，所述源区和阱区的掺杂 类型相反，所述源区与所述半导体衬底的掺杂类型相同，且所述源区的掺杂浓度大于所述半导体衬底的掺杂浓度。
所述栅极结构包括：栅区以及位于所述栅区与所述半导体衬底之间的栅氧化层。所述栅区可以是位于所述半导体衬底表面内的沟槽栅，也可以是位于所述半导体衬底表面的平面栅。
对于沟槽栅IGBT，可对所述半导体衬底表面进行刻蚀，在所述半导体衬底的栅极区域形成沟槽，然后进行氧化在所述沟槽内壁形成栅氧化层，再经过沉积工艺在所述沟槽内沉积多晶硅，刻蚀后形成沟槽栅的栅区。
对于平面栅IGBT，在所述半导体衬底正面形成氧化层，然后在所述氧化层上沉积多晶硅层，刻蚀所述氧化层以及多晶硅层形成栅氧化层以及平面栅的栅区。
其中，所述正面结构还包括：位于所述源极结构表面以及栅极结构表面上方的介质层；位于所述介质层表面的金属层。
可在所述栅极正面以及源极正面制备一层氧化层作为所述介质层，然后对所述氧化层进行孔刻蚀，形成连接通孔，仅保留覆盖在栅极上方的氧化层，再对所述氧化层正面进行金属化，形成一层金属层，源极通过通孔与金属直接相连，所有栅极结构都延伸到芯片的外围与金属相连，对所述连接源极与栅极的金属层进行刻蚀，形成栅极金属电极以及源极金属电极。在形成所述金属层时，所述金属层通过所述连接通孔与所述栅极结构以及源极连通结构，从而可使得刻蚀后得到的栅极金属电极与所述栅极结构连通，源极金属电极与所述源极结构连通。
然后通过背面工艺，形成所述IGBT的背面结构，即在所述半导体衬底下表面形成集电极结构。
所述集电极包括：集电区。所述集电区的掺杂类型与所述半导体衬底的掺杂类型相反。
可通过外延工艺在所述半导体衬底下表面形成所述集电区，也可以通过离子注入工艺在所述半导体衬底下表面内形成所述集电区。本实施例优选的采用离子注入工艺形成所述集电区。
优选的，在进行背面工艺时，可首选对所述半导体衬底下表面进行离子注入，形成缓冲层，以提高IGBT的击穿电压，所述缓冲层的掺杂类型与所述半导体衬底掺杂类型形同，且掺杂浓度大于所述半导体衬底的掺杂浓度。然后，再经过离子注入工艺在所述半导体衬底下表面内形成集电区。
在本步骤，可在形成所述集电区后在所述集电区表面沉积金属层，形成集电极。也可以在制作IGBT器件的整个工艺最后形成所述集电极。
步骤S3：在栅极结构以外的区域形成均匀分布的杂质缺陷。
现有技术在制备IGBT时，一般是在整个器件内形成杂质缺陷，以提高IGBT的关断速度。本实施例仅在栅极结构以外的区域形成均匀分布的杂质缺陷。
可采用粒子辐照或是重金属扩散的方式在IGBT的栅极结构以外的区域形成均匀分布的杂质缺陷。
优选的，本实施例所述在栅极结构以外的区域形成均匀分布的杂质缺陷的方式为：在所述正面结构的表面覆盖一层掩膜层，该掩膜层完全覆盖所述栅极结构表面。再对所述正面结构进行粒子辐照，以在栅极结构以外的区域形成均匀分布的杂质缺陷。
所以，优选的，本实施例采用掩膜层，对所述正面结构进行粒子辐照，以在栅极结构以外的区域形成均匀分布的杂质缺陷。即本实施例所述方式可对IGBT的设定区域内形成均匀的杂质缺陷分布，控制杂质缺陷形成的区域。
优选的，所述掩膜层为铅掩膜版，所述粒子辐照为电子束辐照。
电子束辐照的电子束的直径是毫米量级，且穿透力极强，可以贯穿整个半导体衬底。常规掩膜版不能够对电子束辐照进行掩膜，所以本实施例采用电子束照射的同时，通过铅掩膜版对IGBT的栅极结构进行遮挡。
所述铅掩膜版的非镂空部分完全覆盖所述栅极结构，能够遮挡电子束对栅极结构的照射，避免在所述栅极结构内形成杂质缺陷，从而可以仅在栅极结构以外的区域形成杂质缺陷。
在IGBT的正面结构上方覆盖铅掩膜版，所述铅掩膜版的非镂空部分覆盖在所述IGBT的栅极结构上方，可通过光刻胶对所述铅掩膜版进行粘结固定。
然后，对所述铅掩膜版进行电子束辐照。采用高能电子束对所述铅掩膜版进行扫描，以保证电子束照射到整个铅掩膜版。其中，所述电子束辐照的辐照剂量优选的为20KGy-160KGy。
最后，进行预设时间的电子束辐照退火，使得电子束照射区域的杂质缺陷扩散均匀，以在栅极结构以外的区域形成均匀分布的杂质缺陷。优选的，所述电子束辐照退火的退火温度为250℃-450℃，所述电子束辐照退火的退火时间为30min-180min。
若上述步骤中未形成集电极，完成整个电子束辐照工艺后，可通过背面蒸金及金属化工艺在所述集电区下表面形成集电极。
上述方法能够在IGBT的栅极结构以外的区域形成均匀分布的杂质缺陷，避免了由于IGBT栅极结构存在杂质缺陷导致的阈值降低、漏电流增大等问题，保证了IGBT的可靠性以及使用寿命。
本申请实施例还提供了一种IGBT，所述IGBT包括：半导体衬底；设置在所述半导体衬底上的正面结构和背面结构，所述正面结构包括栅极结构。
其中，该IGBT的栅极结构以外的区域形成有均匀分布的杂质缺陷。且该IGBT器件的栅极结构不存在杂质缺陷。所述杂质缺陷是在在对IGBT进行寿 命控制（即粒子辐照或是重金属扩散）时形成的杂质缺陷。即，本实施例仅在IGBT的栅极结构以外的区域进行粒子辐照或是重金属扩散，形成有均匀分布的杂质缺陷。从而避免了由于栅极结构存在杂质缺陷导致的IGBT器件阈值下降、漏电流增大等问题。
参考图1，图1为本发明实施例提供的一种沟槽栅结构的IGBT，包括：N-半导体衬底（N型浅掺杂半导体衬底）；位于所述半导体衬底表面内的P型阱区；位于所述阱区表面内的N+源区（N型重掺杂源区，掺杂类型与所述半导体衬底相同，掺杂浓度大于所述N-半导体衬底）；位于所述半导体衬底表面内的沟槽栅；位于所述半导体衬底内的N型缓冲层；位于所述半导体衬底下表面内的P+集电区（P型重掺杂集电区）。
其中，所述沟槽栅包括：沟槽栅区1；位于所述沟槽栅区1与所述半导体衬底之间的栅氧化层2。
上述沟槽栅结构IGBT还包括：位于所述栅极上方的氧化层3；位于所述氧化层3以及N+源区和P型阱区上方的金属层4，所述金属层上刻蚀有金属电极。
IGBT的栅极结构包括：栅区、栅氧化层、栅极金属电极以及栅区覆盖的半导体衬底，图1中两条虚线之间的区域即为一个栅极结构。
所述沟槽栅结构的IGBT中，其栅极结构中不存在杂质缺陷，仅在栅极结构以外的区域存在均匀的杂质缺陷，所述杂质缺陷用于控制载流子寿命，进而控制关断速度。通过控制IGBT内杂质缺陷分布，避免了栅极结构存在杂质缺陷时，阈值下降、漏电流增大等问题。
下面以沟槽栅结构的IGBT为例说明本申请的IGBT的制作方法的过程，当然本申请方案同样适用于平面栅结构的IGBT，只要进行载流子寿命控制时避 免在IGBT的栅极结构内形成杂质缺陷即可避免由于IGBT栅极结构存在杂质缺陷导致的阈值降低、漏电流增大等问题。
参考图2，图2为沟槽栅结构的IGBT进行电子束辐照时的原理示意图。图2中仅示出了沟槽栅结构的IGBT的部分元胞区，所述元胞区包括多个IGBT元胞，并未示出包围所述元胞区的终端区。
制备上述沟槽栅结构IGBT时，制备N-半导体衬底，首先通过正面工艺形成IGBT的正面结构：
氧化所述半导体衬底的表面，形成一层氧化层。通过氧化所述半导体衬底可以在刻蚀时去除表面损伤层以及杂质。
再对对预设的栅极结构区域的氧化层进行刻蚀，形成预设形状的沟槽，并在所述沟槽内壁形成栅氧化层2。然后，在所述沟槽内沉积多晶硅，形成沟槽栅区1。
然后，对所述栅极结构区域两侧的氧化层进行刻蚀，并对刻蚀后的区域进行硼离子注入形成P型层。再经过退火，使硼离子扩散以形成设定阱深的P型阱区。所述退火温度为1150℃-1200℃，退火时间为1h-2h。再进行磷离子注入并退火形成N+源区。
在源极以及栅极上方形成氧化层3，并对所述氧化层3进行刻蚀，仅保留所述栅极上方的氧化层，然后形成金属层4，对所述金属层4进行刻蚀，形成设定形状的栅极金属电极以及源极金属电极。
优选的，可在所述金属层上沉积一层氮化硅层用于防止表面金属氧化以及载流沾污。
完成上述正面工艺后，通过背面工艺形成IGBT的背面结构，然后经过电子束辐照工艺在IGBT的栅极结构以外的区域形成均匀分布的杂质缺陷。在电子束扫描时由于采用铅掩膜版对所述栅极结构区域进行了遮挡保护，所以不会在栅极结构形成杂质缺陷。
所述背面工艺包括：
对经过正面工艺的上述半导体衬底进行减薄。一般的半导体衬底的厚度较厚，所以要根据IGBT的实际厚度需求对所述半导体衬底进行减薄处理。
可选的，可以对减薄后的半导体衬底背面进行硼离子注入和退火形成N型缓冲层，再经过磷离子注入形成P+集电区。
然后，进行电子束辐照以实现对IGBT中载流子寿命的控制。
可采用光刻胶将所述铅掩膜版粘结固定在所述IGBT的正面结构上方，所述铅掩膜版根据IGBT的规格刻有阵列排布的孔阵列，其非镂空部分5对应覆盖在IGBT的栅极结构上方，用于对所述栅极结构进行遮挡。图2中仅示出了IGBT的两个IGBT元胞。实际的IGBT的元胞区包括多个关联排布的IGBT元胞。
所以，需要根据IGBT的元胞结构设置铅掩膜版的掩膜图案。即掩膜版镂空部分形状和尺寸根据IGBT的尺寸设定。所述掩膜版的镂空部分可以是圆孔。优选的，所述圆孔的直径为20μm-100μm。所述镂空部分还可以为正方形通孔。优选的，所述正方形通孔的边长为20μm-100μm。
对覆盖有上述掩膜版的IGBT进行电子束辐照，包括：电子束扫描以及退火。
采用电子束（图2中箭头所示）对所述掩膜版进行扫描，以使得电子束能够照射到整个掩膜版，即保证掩膜版上所有的孔均被电子束照射，电子束辐照的辐照剂量为20KGy-160KGy。
再经过预设时间的退火使得IGBT中被电子束照射的区域内的杂质缺陷扩散，形成分布均匀的扩散。该退火温度为250℃-450℃，退火时间为30min-180min。
最后，可通过背面蒸金以及金属化工艺在所述IGBT的背面形成集电极金属电极。
本申请实施例所述IGBT的制作方法，在制备完成IGBT的各结构后，并通过铅掩膜版对其进行电子束辐照，可以通过设置掩膜版的尺寸规格以及电子束辐照工艺的各参数条件，仅在IGBT期间的栅极结构以外的区域形成均匀的杂质缺陷，避免了载流子寿命控制时在IGBT的栅极结构内生成杂质缺陷导致的阈值下降、漏电流增大等问题，保证了IGBT的可靠性以及使用寿命。
需要说明的是，本申请实施例中所述杂质缺陷是指IGBT器件中用于载流子寿命控制时形成的杂质缺陷，不包括各结构本身就具有的杂质缺陷。所述为N-、N、N+、P、P+表示掺杂浓度的不同，其中，掺杂浓度N-＜N＜N+，P＜P+。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种IGBT的制作方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成正面结构和背面结构，所述正面结构包括栅极结构；
在栅极结构以外的区域形成均匀分布的杂质缺陷。
2.根据权利要求1所述的方法，其特征在于，所述在栅极结构以外的区域形成均匀分布的杂质缺陷的方式为：
在所述栅极结构表面设置掩膜层，该掩膜层完全覆盖所述栅极结构表面；
对所述正面结构进行粒子辐照，以在栅极结构以外的区域形成均匀分布的杂质缺陷。
3.根据权利要求2所述的方法，其特征在于，所述掩膜层为铅掩膜版，所述粒子辐照为电子束辐照，所述铅掩膜版的非镂空部分覆盖所述栅极结构表面，以避免电子束对所述栅极结构的辐照。
4.根据权利要求3所述的方法，其特征在于，所述电子束辐照的过程包括：
采用电子束辐照束扫描所述铅掩膜版；
进行电子束辐照退火，以在栅极结构以外的区域形成均匀分布的杂质缺陷。
5.根据权利要求4所述的方法，其特征在于，所述电子束辐照的辐照剂量为20KGy-160KGy。
6.根据权利要求4所述的方法，其特征在于，所述电子束辐照退火的退火温度为250℃-450℃。
7.根据权利要求4所述的方法，其特征在于，所述电子束辐照退火的退火时间为30min-180min。
8.根据权利要求3所述的方法，其特征在于，所述铅掩膜板的镂空部分为圆孔，所述圆孔的直径为20μm-100μm。
9.根据权利要求3所述的方法，其特征在于，所述铅掩膜板的镂空部分为正方形孔，所述正方形孔的边长为20μm-100μm。
10.一种采用权利要求1-9任一项所述的方法制作的IGBT，其特征在于，包括：
半导体衬底；
设置在所述半导体衬底上的正面结构和背面结构，所述正面结构包括栅极结构；
其中，栅极结构以外的区域形成有均匀分布的杂质缺陷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210526416.8A CN103871877A (zh) | 2012-12-07 | 2012-12-07 | 一种绝缘栅双极型晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210526416.8A CN103871877A (zh) | 2012-12-07 | 2012-12-07 | 一种绝缘栅双极型晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103871877A true CN103871877A (zh) | 2014-06-18 |
Family
ID=50910292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210526416.8A Pending CN103871877A (zh) | 2012-12-07 | 2012-12-07 | 一种绝缘栅双极型晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103871877A (zh) |
-
2012
- 2012-12-07 CN CN201210526416.8A patent/CN103871877A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN102142372B (zh) | 制备场阻断型绝缘栅双极晶体管的方法 | |
| WO2016204097A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN106601826B (zh) | 一种快恢复二极管及其制作方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN104377242A (zh) | Ldmos器件及其制造方法 | |
| CN108682624A (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN104425259B (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| CN102237406A (zh) | 射频ldmos器件及其制造方法 | |
| CN108666364A (zh) | Rfldmos器件及制造方法 | |
| TW201401518A (zh) | 半導體功率元件及用於製備半導體功率元件之方法 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN106611797A (zh) | 一种具有局域金属寿命控制的功率器件及其制作方法 | |
| CN103943671A (zh) | 一种功率半导体器件及其形成方法 | |
| CN112018173A (zh) | 一种半导体器件及其制作方法、家用电器 | |
| CN111129133B (zh) | 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN114050183B (zh) | 逆导型功率芯片制造方法 | |
| CN103871877A (zh) | 一种绝缘栅双极型晶体管及其制作方法 | |
| CN105097908A (zh) | 一种超高速脉冲晶闸管及其制造方法 | |
| CN115332330A (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN113838913A (zh) | 分段式注入的自钳位igbt器件及其制作方法 | |
| CN203871338U (zh) | 一种超高速脉冲晶闸管 | |
| CN103065962A (zh) | 绝缘栅双极晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140618 |