CN103856728B - 固态成像器件和电子系统 - Google Patents

固态成像器件和电子系统 Download PDF

Info

Publication number
CN103856728B
CN103856728B CN201310624938.6A CN201310624938A CN103856728B CN 103856728 B CN103856728 B CN 103856728B CN 201310624938 A CN201310624938 A CN 201310624938A CN 103856728 B CN103856728 B CN 103856728B
Authority
CN
China
Prior art keywords
signal
electric charge
pixel
voltage
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310624938.6A
Other languages
English (en)
Other versions
CN103856728A (zh
Inventor
伊藤芳晃
笠井弦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103856728A publication Critical patent/CN103856728A/zh
Application granted granted Critical
Publication of CN103856728B publication Critical patent/CN103856728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本发明提供了一种可以在不使图像质量恶化的条件下扩大动态范围的固态成像器件以及电子系统，所述固态成像器件包括：像素阵列，其包括以矩阵方式布置的多个像素，所述像素包括电荷保持部，所述电荷保持部用于保持从光电转换部传输的信号电荷，且所述电荷保持部包括具有第一电容值的电容器部和用于将所述第一电容值增加到第二电容值的附加电容器部；以及测试电压用电源，所述测试电压用电源用于向对由所述电荷保持部所保持的电荷进行复位的复位晶体管的一部分施加具有不同于所述复位晶体管的驱动电压的电压的测试电压。

Description

固态成像器件和电子系统
技术领域
本发明涉及固态成像器件和电子系统。具体地，本发明涉及在不使图像质量恶化的条件下能够扩大动态范围的固态成像器件及电子系统。
背景技术
为了使用在相同存储时段内的信号电荷获得具有不同的动态范围的图像信号，人们已经提出与在像素部中具有两个FD电容的图像传感器相关的技术（例如，日本待审查专利申请公开号No.2000-165754或日本专利号No.4502278）。
在这样的图像传感器中，由各个FD电容将存储在PD中的电子转换为要被读取的电压。
例如，在日本专利号为No.4502278的技术中，将调制的预饱和电荷信号（S1'）+调制的过饱和电荷信号（S2'）+CFD+CS噪声（N2），以及CFD+CS噪声（N2）输入到差分放大器DC。计算这两者之间的差值来抵消CFD+CS噪声（N2）。而且，通过放大器AP使用CFD和CS的电容比进行恢复来进行调整，以与预饱和电荷信号（S1）具有相同的增益，从而获得预饱和电荷信号和过饱和电荷信号之总和（S1+S2）。
在将信号S1'+S2'+N2和信号N2输入差分放大器DC2之前，可以由必要时设置的A/D转换器ADC将信号S1'+S2'+N2和信号N2数字化。或者，可以在不设置ADC的条件下直接将模拟信号输入到差分放大器DC。
使用这样的技术，可以扩大图像传感器的动态范围。
顺便而言，在具有两个FD电容的图像传感器中生成像素信号的情况下，使用两个FD电容的比值（电容比）来进行计算是必要的。于是，如果没有使用正确的电容比，噪声可能出现在像素信号上。
然而，在半导体芯片的制造工艺中，制造条件会出现波动，因而器件的电气特性会出现偏差。在这样的情况下，即使使用在设计时的电容比，也很难说电容比是正确的。于是，例如线性度的恶化等问题容易出现在通过使用不正确的电容比而计算生成的像素信号中。
此外，在半导体芯片的制造工艺中，在FD电容随着在晶圆表面上的位置而变化等等的情况下，例如，出现由线性度的平稳恶化造成的诸如阴影等固定图形噪声。
发明内容
本发明就是针对这些情况公开的，且期望在不使图像质量恶化的条件下扩大动态范围。
根据本发明的实施例，提供了一种固态成像器件，其包括：像素阵列，其包括以矩阵方式布置的多个像素，所述像素包括电荷保持部，所述电荷保持部用于保持从光电转换部传输的信号电荷，且所述电荷保持部包括具有第一电容值的电容器部和用于将所述第一电容值增加到第二电容值的附加电容器部；以及测试电压用电源，所述测试电压用电源用于向对由所述电荷保持部所保持的电荷进行复位的复位晶体管的一部分施加具有不同于所述复位晶体管的驱动电压的电压的测试电压。
在根据上述实施例所述的固态成像器件中，在所述像素阵列中的所述多个像素的每一个中，在读取与由所述光电转换部接收的光相对应的像素信号之前，导通所述复位晶体管以使得所述电荷保持部保持与所述测试电压相对应的电荷。
在根据上述实施例所述的固态成像器件中，在所述像素阵列中的一个预定行中的像素中，在读取与由所述光电转换部接收的光相对应的像素信号之前，导通所述复位晶体管以使得所述电荷保持部保持与所述测试电压相对应的电荷。
在根据上述实施例所述的固态成像器件中，遮挡在所述像素阵列中的所述一个预定行中的所述像素的光接收部，且在读取与由所述光电转换部接收的光相对应的像素信号之前，将所述复位晶体管和用于将信号电荷从所述光电转换部传输到所述电荷保持部的传输晶体管一起导通，以使得所述光电转换部保持与所述测试电压相对应的电荷。
根据上述实施例所述的固态成像器件还包括计算部，所述计算部用于基于高增益信号和低增益信号计算作为所述第一电容值与所述第二电容值的比值的电容比，所述高增益信号是基于当所述电荷保持部的容量设置为所述第一电容值时与存储在所述电荷保持部中的电荷相对应的信号电压而生成的，所述低增益信号是基于当所述电荷保持部的容量设置为所述第二电容值时的信号电压而生成的。
在根据上述实施例所述的固态成像器件中，所述高增益信号和所述低增益信号中的每一个是通过相关双采样处理已经去除噪声的信号。
根据上述实施例所述的固态成像器件还包括用于存储所述电容比的存储器。
根据本发明的另外一个实施例，提供了一种电子系统，所述电子系统包括如上述实施例中的任一个所述的固态成像器件。
在根据本发明的实施例所述的固态成像器件中，所述固态成像器件包括：像素阵列，其包括以矩阵方式布置的多个像素，所述像素包括电荷保持部，所述电荷保持部用于保持从光电转换部传输的信号电荷，且所述电荷保持部包括具有第一电容值的电容器部和用于将所述第一电容值增加到第二电容值的附加电容器部；以及测试电压用电源，所述测试电压用电源用于向对由所述电荷保持部所保持的电荷进行复位的复位晶体管的一部分施加具有不同于所述复位晶体管的驱动电压的电压的测试电压。
通过本发明，可以在不使图像质量恶化的条件下扩大动态范围。
附图说明
图1是图示了具有两个FD电容的图像传感器的像素部的配置的简化电路图；
图2图示了当TFD截止时图1的等效电路；
图3图示了当TFD导通时图1的等效电路；
图4是高增益信号P2和低增益信号P1的说明图；
图5是合成信号P1'的说明图；
图6是当电容CFD和电容（CFD+CS）出现偏差时合成信号P1'的说明图；
图7是当电容CFD和电容（CFD+CS）出现偏差时合成信号P1'的说明图；
图8是图示了应用本发明的图像传感器的像素部的配置的电路原理图；
图9图示了设置在逻辑部中的信号校正电路的配置示例；
图10A、10B和10C是图示了在应用本发明的图像传感器中的列ADC电路的原理配置的方框图；
图11是用于说明在图10A、10B和10C中所示的列ADC电路中的一般CDS处理的时序图；
图12是图示了在应用本发明的图像传感器中各电压脉冲形式的时序图；
图13是在图12中的在测试电荷注入时段内和在D相第一时段、D相第二时段内的详细时序图；
图14是在图12中的在P相第一时段、P相第二时段、D相第一时段和D相第二时段内的详细时序图；
图15是将测试电荷注入在应用本发明的图像传感器中的每一行的每个像素的情况的时序图；
图16是将测试电荷注入在应用本发明的图像传感器中的只是代表行的情况的时序图；
图17是在图16中的在测试电荷注入时段内和在P相第一时段、P相第二时段、D相第一时段和D相第二时段内的详细时序图；
图18是原理性地图示了应用本发明的固态成像器件的系统配置图；和
图19是图示了作为应用本发明的电子系统的成像装置的配置示例的方框图。
具体实施方式
在下面，将参照附图对本发明的实施例给予说明。
首先，对相关技术的问题给予说明。
图1是图示了具有两个FD电容的图像传感器的像素部的配置的简化电路图。
在这个示例的像素部中，通过传输晶体管（TRG）将存储在光电二极管（PD）中的电荷传输到浮动扩散部（FD）。此外，在读取存储在FD中的电荷之后，复位晶体管（RST）导通以使得电源的电压供给到FD，且FD的电势复位。
通过放大晶体管（AMP）将存储在FD中的电荷读取为后面所述的信号电压。在这一方面，通过导通选择晶体管（未在图1中图示）来读取信号电压。
此外，像素部设置有具有相对小的电容的电容器CFD和具有相对大的电容的电容器CS，CFD和CS变成FD电容的电容器。如上所述，从PD传输的电荷被传输到FD，且存储在那里。此时，FD开关晶体管（TFD）导通或截止以使得FD的容量改变。
当TFD截止时，在图1中所示的电路变成与在图2中的电路等效。且从PD传输的电荷存储在具有电容CFD的FD中。
另一方面，当TFD导通时，在图1中所示的电路变成与在图3中的电路等效，且从PD传输的电荷存储在具有电容（CFD+CS）的FD中。
在图像传感器中，根据与存储在FD中的电荷相对应的信号电压，生成从感兴趣的像素部中输出的像素信号。如果将FD的电容表示为C，那么从FD中读取的信号电压V表示为V=Q/C，因而与从图2的电路中的FD中读取的信号电压相对应的信号（被称为高增益信号）变成P2=Q/CFD。另一方面，与从图3的电路中的FD中读取的信号电压相对应的信号（被称为低增益信号）变成P1=Q/（CFD+CS）。
图4是高增益信号P2和低增益信号P1的说明图。在图4中的横轴表示在PD处接收到的光量，且纵轴表示信号电平。当光量足够大时，图像传感器使用低增益信号P1生成像素信号。当光量足够小时，图像传感器使用高增益信号P2生成像素信号。以这样的方式，可以扩大像素信号的动态范围。
另一方面，当很难说光量是足够大时，图像传感器使用低增益信号P1和高增益信号P2的合成信号生成像素信号。例如，如果在PD处接收到的光量在光量la和光量lb之间，那么使用通过混合低增益信号P1和高增益信号P2而生成的信号（被称为合成信号）P1'来生成像素信号。
可以通过使用电容CFD与电容（CFD+CS）的比值（电容比）来计算得出合成信号P1'，如下所示：
P1'=P1×CFD/（CFD+CS）
即，如在图5中所示，通过低增益信号P1乘以电容比α（=CFD/（CFD+CS））来生成合成信号P1'。
图5是合成信号P1'的说明图。在图5中的横轴表示在PD处接收到的光量，且纵轴表示信号电平。在图5中，将合成信号P1'图示为与高增益信号P2具有相同斜率的线。
合成信号P1'可以如此使用，即在PD处接收到的光量在光量la和光量lb之间的情况下，可以生成与在光量足够小的情况（高增益信号P2的情况）下具有相同动态范围的像素信号。
然而，电容CFD和电容（CFD+CS）的实际值对每个像素部而言有时候是不同的。在半导体芯片的制造工艺中，制造条件会出现波动，因而器件的电气特性会出现偏差。以这样的方式，如果电容CFD和电容（CFD+CS）出现偏差，那么在设计时获得的电容比和实际的电容比有时候变得彼此不同。
图6和图7是当电容CFD和电容（CFD+CS）出现偏差时合成信号P1'的说明图。在图6和图7中的横轴表示在PD处接收到的光量，且纵轴表示信号电平。
如在图6中所示，合成信号P1'起初变成与高增益信号P2具有相同斜率的线（在图6中的虚线）。然而，如果在设计时获得的电容比不同于实际的电容比，那么合成信号P1'的斜率变得与高增益信号P2的斜率不同。
于是，如在图7中所示，高增益信号P2和合成信号P1'之间失去线性相关度（linearity），因而当在PD处接收到的光量在光量la和光量lb之间时，像素信号的信号电平变得不正确。
例如，在半导体芯片的制造工艺中，当按照在晶圆表面上的位置等等，电容CFD和电容（CFD+CS）出现偏差等等时，就例如会出现由线性度的平稳恶化造成的诸如阴影等固定模式噪声。
因此，在本发明中，即使FD的容量出现偏差，也使像素信号的线性度不被失去。
图8是图示了应用了本发明的图像传感器的像素部的配置的电路原理图。
在图8的示例中，图示了三行两列（共6个）的像素部。在每个像素部中，以与图1相同的方式，通过传输晶体管TRG将存储在光电二极管（PD）中的电荷传输到浮动扩散部（FD）。
此外，在读取存储在FD中的电荷之后，复位晶体管（RST）导通，因而电压Vdd供给到FD来使FD的电势复位。
通过放大晶体管（AMP）将存储在FD中的电荷读取为后面所述的信号电压。在这一方面，通过导通选择晶体管（未在图8中图示）来读取信号电压。
此外，尽管在图8中省略了图示，以与参照图1所述情况相同的方式，每个像素部包括作为FD电容的电容器，且设置有具有相对小的电容的电容器CFD和具有相对大的电容的电容器CS。如上所述，从PD传输的电荷传输到FD以被存储。此时，FD开关晶体管（TFD）导通或截止以使得改变FD的电容。
在图8中的配置中，与图1的情况不同，设置有向RST的漏极端子施加电压Vtt的调节器21。
电压Vtt是不同于电压Vdd（Vdd是用于控制像素部中的每个晶体管的驱动的电压）的电压，且是如后面所述的将测试电荷存储在FD中的电压。例如，在导通每个晶体管时的电压（驱动电压）Vdd大约是3V，且在截止每个晶体管时的电压（驱动停止电压）Vdd是大约-0.3V。另一方面，在将测试电荷存储在FD中时的电压Vtt（测试电压）是在0V和0.3V之间的某处，且在不将测试电荷存储在FD中时的电压Vtt大约是3V。
即，根据本发明的图像传感器包括调节器21，调节器21不同于像素电源的电源，所述像素电源用于向像素部中的每个晶体管提供驱动电压Vdd。
当以与地面电压接近的电压（例如，测试电压）施加到RST的漏极端子时，非常少量的电荷（被称为测试电荷）被存储在FD中。例如，在PD接收强光的情况下，当存储在PD中的电荷传输到FD时，电容CFD未能存储电荷，且电荷溢出。因此，有必要将电荷存储到电容（CFD+CS）中。测试电荷是在没有从电容CFD中溢出时被存储的非常少的电荷。
从每个像素的FD中读取的信号电压被供给到图像传感器的逻辑部。图9图示了设置在逻辑部中的信号校正电路的配置示例。
在图9中，高增益信号P2和低增益信号P1各自输入计算单元41。计算单元41将高增益信号P2和低增益信号P1直接输出到选择单元43，且计算高增益信号与低增益信号的比值（P1/P2），并且将通过比值（P1/P2）乘以低增益信号P1而生成的合成信号P1'输出到选择单元43。
在这一方面，如上所述，P2=Q/CFD且P1=Q/（CFD+CS），因而比值（P1/P2）变得与电容比α相同。由计算单元41计算出的电容比α保持在缓存器42中。以这样的方式，即使电容比α对每个像素都不同，也可以总是获得合适的合成信号P1'。因此，可以在不失去线性度的条件下生成像素信号。
选择单元43选择高增益信号P2、低增益信号P1或合成信号P1'中的任何一个，且将信号输出到后级。
例如，应用本发明的图像传感器在读取像素信号之前使所有的像素的RST导通，以将测试电压施加到RST的漏极端子，从而将测试电荷存储在FD中。其后，选择预定一行的像素以从FD中读取信号电压，且如上所述地计算和保持电容比α。
且当传输和读取由在感兴趣的行中的像素的PD接收的电荷时，必要时读取使用电容比α计算出的合成信号P1'。
此外，选择下一行中的像素，且从FD中读取信号电压。如上所述，计算和保持电容比α。当在感兴趣的行中的像素的PD所接收的电荷被传输到要被读取的FD中时，必要时读取使用电容比α计算出的合成信号P1'。
以这样的方式，读取在每一行中的像素的像素信号。以这样的方式，即使FD的电容出现偏差，像素信号的线性度也将不会失去。
此外，在应用本发明的图像传感器中，进行相关双采样（CDS）处理，即从信号分量中除去复位分量，从而生成像素信号。在CDS处理中，交替设置P相时段（在P相时段内从每个像素的FD中读取复位分量）和D相时段（在D相时段内读取信号分量）。
即，在列ADC电路中，从计数为D相时段的信号分量的值中移除计数为P相时段的复位分量的值。在这一方面，在P相时段和D相时段内，例如，在随着时钟依次变化的参考信号电压和从FD中读取的信号电压之间进行比较并且获得大小关系，且计算时钟数，直至大小关系反转为止，从而生成数字信号值。即，在P相时段和D相时段中的任一个时段内进行递增计数，且在另一个时段内进行递减计数。因此，获得表示信号分量与复位分量之间差值的数字信号值。
如上所述，应用本发明的图像传感器的像素部具有两个不同的FD电容，因而CDS处理进行两次。即，CDS处理设置有P相第一时段、D相第一时段、P相第二时段和D相第二时段，在P相第一时段，当FD具有电容（CFD+CS）时读取复位分量；在D相第一时段，当FD具有电容（CFD+CS）时读取信号分量；在P相第二时段，当FD具有电容CFD时读取复位分量；在D相第二时段，当FD具有电容CFD时读取信号分量。
图10A、10B和10C是图示了在应用本发明的图像传感器中的列ADC电路的原理配置的方框图。
首先，如在图10A中所示，在P相第一时段（P相1）内，向计数器53提供时钟以使得计数器53递减。
接着，如在图10B中所示，在P相第二时段（P相2）内，向计数器52提供时钟以使得计数器52递减，且在D相第二时段（D相2）内，向计数器52提供时钟以使得计数器52递增。从而，计数器52生成表示信号分量与复位分量之间差值的数字信号的值（CDS2）。CDS2值由锁存器51保持。
其后，如在图10C中所示，在D相第一时段（D相1）内，向计数器53提供时钟以使得计数器53递增。因此，计数器53生成表示信号分量与复位分量之间差值的数字信号的值（CDS1）。CDS1值由锁存器51保持。
图11是用于说明在图10中所示的列ADC电路中的一般CDS处理的时序图。图11中的最上行XHS表示水平同步信号。在形成水平同步信号的两个脉冲时（即，在两个水平传输时段内），参照图10A至图10C执行上述的处理。
另一方面，在应用本发明的图像传感器的情况下，如上所述，例如，在读取像素信号之前，将测试电压施加到所有像素的RST，且将测试电荷存储在FD中。其后，为每一行选择像素，从FD中读取信号电压，并且计算电容比α以如上所述地保持电容比α。
图12是图示了在应用本发明的图像传感器中各电压脉冲的形式的时序图。在图12中，SATime是在调节器21施加测试电压时形成的脉冲。此外，RSTn是施加到第n行像素的复位晶体管上的驱动电压的脉冲，且RSTn+1是施加到第n+1行像素的复位晶体管上的驱动电压的脉冲。此外，SELn是施加到在第n行中的选择晶体管上的驱动电压的脉冲，且SELn+1是施加到在第（n+1）行中的选择晶体管上的驱动电压的脉冲。
如在图12中所示，在测试电荷注入时段内，调节器21施加测试电压，且导通第n行像素的复位晶体管和第（n+1）行的复位晶体管。从而，将测试电荷存储在第n行和第（n+1）行的像素的FD中。在这里，只图示了与第n行和第（n+1）行相关的各电压脉冲。然而，事实上，在测试电荷注入时段内，调节器21施加测试电压，且导通在所有行中的像素的复位晶体管，且将测试电荷存储在所有行的像素的FD中。
其后，在D相第一时段和D相第二时段内，第n行像素的选择晶体管导通。此时，要读取的信号电压不是与按照在PD处接收到的光量的电荷相对应的信号电压，而是与测试电荷相对应的信号电压。因此，输出与测试电荷相对应的高增益信号P2和低增益信号P1。列ADC电路的计算单元41计算第n行的每个像素的电容比α，且将电容比α保持在缓存器42中。在这一方面，在这里，输出的高增益信号P2和低增益信号P1不经过CDS处理。
且在P相第一时段、P相第二时段、D相第一时段和D相第二时段内，在第n行像素中的每个像素的选择晶体管是导通的。从而，与按照在第n行中的每个像素的PD处接收到的光量的电荷相对应的像素信号在已经过CDS处理之后生成。
此外，其后，在D相第一时段和D相第二时段内，在第（n+1）行中的每个像素的选择晶体管是导通的。因此，列ADC电路的计算单元41计算在第（n+1）行中的每个像素的电容比α，且将电容比α保持在缓存器42中。
且在P相第一时段、P相第二时段、D相第一时段和D相第二时段内，在第（n+1）行中的每个像素的选择晶体管是导通的。因此，与按照在第（n+1）行中的每个像素的PD处接收到的光量的电荷相对应的像素信号在已经过CDS处理之后生成。
以这样的方式，生成在每一行中的每个像素的像素信号。
图13是图12中的测试电荷注入时段、D相第一时段和D相第二时段中的详细时序图。在图13中，横轴表示时间，且图示了在四个水平传输时段（4H）内的每个信号波形。
图13图示了与存储在FD中的电荷相对应的电压变化（FD）、由列ADC电路生成的参考信号电压的波形（DAC）和从放大晶体管中输出的信号电压的波形（VSL）。此外，图13图示了选择晶体管的驱动电压的波形（SEL）、复位晶体管的驱动电压的波形（RST）、传输晶体管的驱动电压的波形（TRG）和FD开关晶体管的驱动电压的波形（TFD）。
此外，在图13中，图示了保持在如上参照图10所述的计数器53和计数器52中的各个值。在这一方面，在图13中，没有说明P相第一时段、P相第二时段、D相第一时段和D相第二时段，因而计数器52保持为0。
如在图13中所示，在电荷注入时段内，RST变成“H”，且调节器21施加测试电压以将测试电荷存储（注入）到FD中。
图14是在图12中的P相第一时段、P相第二时段、D相第一时段和D相第二时段内的详细时序图。在图14中，横轴表示时间，且图示了在四个水平传输时段（4H）内的每个信号波形。
图14也图示了与存储在FD中的电荷相对应的电压变化（FD）、由列ADC电路生成的参考信号电压的波形（DAC）和从放大晶体管中输出的信号电压的波形（VSL）。此外，图14图示了选择晶体管的驱动电压的波形（SEL）、复位晶体管的驱动电压的波形（RST）、传输晶体管的驱动电压的波形（TRG）和FD开关晶体管的驱动电压的波形（TFD）。
此外，在图14中，图示了如上参照图10所述的保持在计数器53和计数器52中的各值。在这一方面，在图14中，计数器53和计数器52的值参照图10如上所述地变化。
即，如在图14中所述，在P相第一时段、P相第二时段、D相第一时段和D相第二时段内，执行在具有两个FD电容的图像传感器中的一般信号读取处理（涉及CDS处理）。
在上面，已经给出了说明，即在读取像素信号之前施加测试电压到所有像素的RST来将测试电荷存储到FD。然而，没有必要同时将测试电荷存储（注入）到所有像素中。例如，可以将测试电荷注入到在每一行中的每个像素。
图15是图示了在应用本发明的图像传感器中的每个电压脉冲形式的时序图、将测试电荷注入到在每一行中的每个像素的情况的时序图。
图15是与图12相对应的图。在图15中，SATime是在调节器21施加测试电压时形成的脉冲。此外，RSTn是施加到第n行像素的复位晶体管的驱动电压的脉冲，且RSTn+1是施加到第（n+1）行像素的复位晶体管的驱动电压的脉冲。此外，SELn是施加到在第n行中的选择晶体管的驱动电压的脉冲，且SELn+1是施加到在第（n+1）行中的选择晶体管的驱动电压的脉冲。
在图15中，在测试电荷注入时段内，调节器21施加测试电压，且导通第n行像素的复位晶体管。因此，将测试电荷存储在第n行的像素的FD中。在图15的情况下，与图12不同，在测试电荷注入时段内，在第（n+1）行中的每个像素的复位晶体管不是导通的。于是，在测试电荷注入时段内，将测试电荷只注入到在这一行（第n行）中的每个像素中。
其后，在D相第一时段和D相第二时段内，第n行像素的选择晶体管是导通的。此时，要读取的信号电压不是与按照在PD处接收到的光量的电荷相对应的信号电压，而是与测试电荷相对应的信号电压。因此，输出与测试电荷相对应的高增益信号P2和低增益信号P1。列ADC电路的计算单元41计算第n行的每个像素的电容比α，且将电容比α保持在缓存器42中。在这一方面，在这里，输出的高增益信号P2和低增益信号P1不经过CDS处理。
且在P相第一时段、P相第二时段、D相第一时段和D相第二时段内，在第n行像素中的每个像素的选择晶体管是导通的。因此，与按照在第n行中的每个像素的PD处接收到的光量的电荷相对应的像素信号在已经过CDS处理之后生成。
其后，在下一个测试电荷注入时段内，调节器21施加测试电压，且导通在第（n+1）行中的每个像素的复位晶体管。因此，将测试电荷存储在第（n+1）行中的每个像素的FD中。在测试电荷注入时段内，第n行像素的复位晶体管不是导通的，因而将测试电荷只注入到在这一行（第（n+1）行）中的像素中。
此外，其后，在D相第一时段和D相第二时段内，在第（n+1）行中的每个像素的选择晶体管是导通的。因此，列ADC电路的计算单元41计算在第（n+1）行中的每个像素的电容比α，且将电容比α保持在缓存器42中。
且在P相第一时段、P相第二时段、D相第一时段和D相第二时段内，在第（n+1）行中的每个像素的选择晶体管是导通的。因此，与按照在第（n+1）行中的每个像素的PD处接收到的光量的电荷相对应的像素信号在已经过CDS处理之后生成。
以这样的方式，生成在每行中的每个像素的像素信号。
例如，在同时将测试电荷注入到在所有行中的像素的情况下，对于按照读取顺序在后面读取的行中的像素来说，从测试电荷的注入到读取花费长的时间，因而电荷从FD中流出，以至于测试电荷可能变得难以被保持。当将测试电荷注入到在每一行中的每个像素中时，可以缩短在所有行中的每个像素中从测试电荷的注入到读取的必要时间，因而可靠地保持测试电荷变得可能。
在上面，已经给出了其中将测试电荷注入到在所有行中的像素的实施例的说明。然而这样，有必要在所有行中注入测试电荷和计算电容比α，因而变得难以提高帧速率。于是，例如，可以在像素阵列中确定作为代表的一行（代表行），且可以将测试电荷只注入到代表行中。且获得在代表行中每列的每个像素的电容比α，且可以将获得的α应用到与在所有其他行中的列相对应的像素。
以这样的方式，提高帧速率变得容易。
此外，当将测试电荷只注入到代表行中时，只是代表行中的像素的光接收部可能被遮挡，且只被用于计算电容比α，而不对代表行中的像素进行光电转换。以这样的方式，可以在计算电容比α时进行CDS处理。
例如，在图8中所示的电路中，在测试电荷注入时段内，传输晶体管（TRG）连同复位晶体管（RST）也是导通的。以这样的方式，将测试电压也施加到PD。因此，将测试电荷也存储在PD中。
其后，FD的电荷复位，且通过提供P相第一时段、P相第二时段、D相第一时段和D相第二时段，可以获得已经过CDS处理的高增益信号P2和低增益信号P1。因此，可以基于复位分量已经被移除的高增益信号P2与低增益信号P1之比计算电容比α。
图16是图示了在应用本发明的图像传感器中的每个电压脉冲形式的时序图、将测试电荷只是注入在应用本发明的图像传感器中的代表行的情况的时序图。
图16是与图12相对应的图。在图16中，SATime是在调节器21施加测试电压时形成的脉冲。此外，RSTn是施加到第n行像素的复位晶体管的驱动电压的脉冲，且RSTn+1是施加到第（n+1）行像素的复位晶体管的驱动电压的脉冲。此外，SELn是施加到在第n行中的选择晶体管的驱动电压的脉冲，且SELn+1是施加到在第（n+1）行中的选择晶体管的驱动电压的脉冲。
在图16中，第n行是代表行。
在图16中，在测试电荷注入时段内，调节器21施加测试电压，且导通第n行像素的复位晶体管。因此，将测试电荷存储在第n行的像素的FD中。在图16的情况下，与图12不同，在测试电荷注入时段内，在第（n+1）行中的每个像素的复位晶体管不是导通的。于是，在测试电荷注入时段内，将测试电荷只注入到在这一行（第n行）中的每个像素中。
其后，在P相第一时段、P相第二时段、D相第一时段和D相第二时段内，第n行像素的选择晶体管是导通的。此时，要读取的信号电压是与紧接着复位之后的FD的电荷相对应的信号电压，并且是当存储在PD中的测试电荷传输到FD时的信号电压。因此，输出已经过CDS处理的高增益信号P2和低增益信号P1，且列ADC电路的计算单元41计算在第n行中的每个像素的电容比α，且将电容比α保持在缓存器42中。
且在P相第一时段、P相第二时段、D相第一时段和D相第二时段内，在第n行像素中的每个像素的选择晶体管是导通的。因此，与按照在第n行中的每个像素的PD处接收到的光量的电荷相对应的像素信号在已经过CDS处理之后生成。
其后，在P相第一时段、P相第二时段、D相第一时段和D相第二时段内，在第（n+1）行中的每个像素的选择晶体管是导通的。因此，与按照在第（n+1）行中的每个像素的PD处接收到的光量的电荷相对应的像素信号在通过CDS处理之后生成。
在下一个P相第一时段、P相第二时段、D相第一时段和D相第二时段内，与在第（n+2）行中的每个像素的PD处接收到的电荷相对应的像素信号在通过CDS处理之后生成。
以这样的方式，生成在每行中的每个像素的像素信号。
以这样的方式，可以对用于计算电容比α的高增益信号P2和低增益信号P1进行CDS处理，因而可以使用更加正确的电容比α来生成合成信号P1'。
图17是在图16的测试电荷注入时段内和P相第一时段、P相第二时段、D相第一时段和D相第二时段内的详细时序图。在图17中，横轴表示时间，且图示了在六个水平传输时段（6H）内的每个信号波形。在这一方面，在图17中所示的P相第一时段、P相第二时段、D相第一时段和D相第二时段是位于图16中的测试电荷注入时段的右边的时段（P相第一时段、P相第二时段、D相第一时段和D相第二时段），并且是与测试电荷相对应的信号电压的读取和CDS处理有关的时段。
图17图示了与存储在FD中的电荷相对应的电压变化（FD）、由列ADC电路生成的参考信号电压的波形（DAC）和从放大晶体管中输出的信号电压的波形（VSL）。此外，图17图示了选择晶体管的驱动电压的波形（SEL）、复位晶体管的驱动电压的波形（RST）、传输晶体管的驱动电压的波形（TRG）和FD开关晶体管的驱动电压的波形（TFD）。
此外，在图17中，图示了保持在如上参照图10所述的计数器52和计数器53中的各个值。
如在图17中所示，在电荷注入时段内，RST变成“H”，且TRG变成“H”。此时，调节器21施加测试电压，且将测试电荷存储（注入）到PD和FD中。
其后，在P相第一时段内、P相第二时段内、D相第一时段内和D相第二时段内，RST和TRG各自变成“L”，但是RST再次变成“H”。因此，FD复位。其后，在P相第一时段内和在P相第二时段内，将复位分量保持在计数器53和计数器52中。
且TRG变成“H”，将存储在PD中的测试电荷传输到FD。其后，在D相第一时段内和在D相第二时段内，将信号分量保持在计数器53和计数器52中，且进行CDS处理。
在图16中的第二轮的P相第一时段内、P相第二时段内、D相第一时段内和D相第二时段内的详细时序图与在图14中的相同。在具有两个FD电容的图像传感器中执行一般信号读取处理（涉及CDS处理）。
图18是原理性地图示了应用本发明的固态成像器件的系统配置图。在这里，图示了应用本发明的CMOS图像传感器100的原理性的系统配置图。
如在图18中所示，CMOS图像传感器100的配置包括在半导体衬底（芯片）（未在图18中图示）上形成的像素阵列111和在与像素阵列111相同的半导体衬底上集成的外围电路部。在这个示例中，外围电路部包括垂直驱动电路112、列ADC电路113、水平驱动电路114和系统控制电路115。
CMOS图像传感器100还包括信号处理部118和数据存储部119。信号处理部118和数据存储部119可以由设置在与图像传感器100不同的衬底上的外部信号处理部（例如由DSP（数字信号处理器））和软件等进行的处理代替。此外，信号处理部118和数据存储部119可以安装在与图像传感器100相同的衬底上。
在像素阵列111中，含有光电转换元件（例如光电二极管：PD）的像素以二维矩阵布置。即，像素阵列111包括具有如上参照图8所述配置的大量像素。
在像素阵列111中，此外，像素驱动线116沿着在图18中的水平方向（在像素行中的像素排列方向）为矩阵状态的像素阵列的每一行而形成，且垂直信号线117沿着在图18中的垂直方向（在像素列中的像素排列方向）为每一列而形成。在图18中，像素驱动线116图示为一条线。然而，线的数量不限于一条。像素驱动线116的每一端与垂直驱动电路112的相应行的输出端连接。
此外，测试电压用电源121连接到像素阵列111。测试电压用电源是用来将接近于地面电压的电压作为测试电压施加到设置在像素阵列111中的每个像素的复位晶体管的漏极端子的电源。例如，在图8中的调节器21构成测试电压用电源。
垂直驱动电路112包括移位寄存器和地址译码器等等。垂直驱动电路112是所有像素同时地或者以每一行为单位地等方式用于驱动像素阵列111的每个像素的像素驱动电路。
通过每条垂直信号线117将从已经过垂直驱动电路112选择扫描的像素行中的每个单位像素中输出的信号提供给列ADC电路113。列ADC电路113针对像素阵列111的每个像素列、对通过垂直信号线117从选定行中的每个单位像素输出的信号进行预定的信号处理，且在信号处理之后暂时保持像素信号。
具体地，列ADC电路113至少进行上述的CDS处理作为信号处理。列ADC电路113设置有如上参照图10所述的计数器和锁存器。
水平驱动电路114包括移位寄存器、地址译码器等等，且选择与列ADC电路113的像素列相对应的单位电路。通过由水平驱动电路114进行的选择扫描，已经过列ADC电路113的信号处理的像素信号被依次输出。
系统控制电路115包括用于生成各种时序信号等等的时序生成器，且基于由时序生成器生成的各种时序信号对垂直驱动电路112、列ADC电路113和水平驱动电路114等等进行驱动控制。
信号处理部118至少包括加法处理功能，且对从列ADC电路113中输出的像素信号进行诸如加法处理等等各种类型的信号处理。信号处理部118设置有逻辑部，且逻辑部设置有如上参照图9所述的信号校正电路。
当信号处理部118进行信号处理时，数据存储部119暂时存储处理所需的数据。
顺便而言，在上述的实施例中，在读取与按照PD接收的光量的电荷相对应的信号电压之前，为每次读取信号电压而计算电容比α。然而，例如，在开启图像传感器时等等，可以只计算一次电容比α，且可以将每个像素的电容比存储在存储器中等等。
并且，在为所有像素而存储电容比α之后，每一行中的选择晶体管处于导通的时间时段可以是P相第一时段、P相第二时段、D相第一时段和D相第二时段。即，在获得所有像素的电容比α之后，可以与一般图像传感器相同的方式读取像素信号。
在只计算一次电容比α，且每个像素的电容比被存储在存储器中的情况下等等，可以如上参照图12或图15所述地计算和存储每一行中的每个像素的电容比α。或者，可以如上参照图16所述地计算和存储只在代表行中的每个像素的电容比α。
以这样的方式，可以不失去像素信号的线性度。且在实际捕获图像时，应该仅仅执行在含有两个FD电容的图像传感器中的一般信号读取处理（涉及CDS处理）。
另一方面，如上所述，在只计算一次电容比α的情况下，有必要设置用于存储电容比α的大量存储器，且这将导致成本增加。因此，例如，可以在载运之前计算所有像素的电容比α，且应该获得这些比值的平均值。且应该计算电容比α的平均值与在设计时的电容比之间的差值，且应该将差值存储在存储器中。
在这样的情况下，例如，信号处理部118中的逻辑部可以设置有能够在不供电的条件下保持存储内容的非重写性存储器，且应该将上述的差值存储在该存储器中。且在生成合成信号P1'时，应该使用在设计时的电容比和上述的差值获得电容比α，且应该由该电容比α生成合成信号P1'。然而，电容比α在这样的情况下变成所有像素的电容比的平均值，因而与获得每个像素的电容比α的情况相比，精度略有下降。
以这样的方式，可以减少与存储器有关的成本，此外，当然，可以保持像素信号的线性度，且在实际捕获图像时，应该在含有两个FD电容的图像传感器中只是执行一般信号读取处理（涉及CDS处理）。
图19是图示了作为应用本发明的电子系统的成像装置的配置示例的方框图。
在图19中的成像装置600包括含有透镜组等等的光学部601、采用上述像素的每个配置的固态成像器件（成像器件）602以及作为相机信号处理电路的DSP电路603。此外，成像装置600包括帧存储器604、显示部605、记录部606、操作部607和电源部608。DSP电路603、帧存储器604、显示部605、记录部606、操作部607和电源部608通过总线609互相连接。
光学部601捕获来自对象的入射光（图像光），且将图像形成在固态成像器件602的成像面上。固态成像器件602将由光学部601形成在成像面上的入射光量以每个像素为单位转换成电信号，且将电信号作为像素信号输出。对固态成像器件602而言，可以使用诸如根据上述实施例所述的CMOS图像传感器100等的固态成像器件。
显示部605包括诸如液晶显示器、有机EL（电致发光）显示器等平板型显示器，且显示由固态成像器件602捕获的动态图像或静态图像。记录部606将由固态成像器件602捕获的动态图像或静态图像记录在诸如录像带、DVD（数字通用光盘）等等的记录介质上。
操作部607通过用户的操作向成像装置600所具备的各种功能发出操作指令。电源系统608向DSP电路603、帧存储器604、显示部605、记录部606和操作部607适当地提供作为操作电源的各种类型的电源。
此外，在上述实施例中，已经给出应用本发明的如下CMOS图像传感器的情况的说明，在所述CMOS图像传感器中，单位像素130例如以矩阵的方式布置，单位像素130将与可见光的光量对应的信号电荷作为物理量进行检测。然而，本发明不限于应用于CMOS图像传感器。通常可以将本发明应用于列型的固态成像器件，其中为像素阵列部的每个像素列设置列处理部。
此外，本发明不限于应用于为了捕获图像而检测入射可见光光量的分布的固态成像器件。可以将本发明应用于捕获诸如红外线或X-射线或微粒等入射量的分布的固态成像器件。在广义上说，本发明也能够应用于一般诸如检测例如压力、静电电容等其他物理量分布的指纹检测传感器等固态成像器件（物理量分布检测装置）来捕获图像。
在这一方面，在本说明书中，上述的一系列处理当然包括按照上述顺序以时间序列进行的处理，而且也包括未必以时间序列进行的处理，即并行或单独地进行的处理。
此外，本发明的实施例不限于上述的实施例，且可以是在没有脱离本发明的精神和范围之内的各种变化。
在这一方面，可以如下配置本发明：
（1）一种固态成像器件，其包括：
像素阵列，其包括以矩阵方式布置的多个像素，所述像素包括电荷保持部，所述电荷保持部用于保持从光电转换部传输的信号电荷，且所述电荷保持部包括具有第一电容值的电容器部和用于将所述第一电容值增加到第二电容值的附加电容器部；以及，
测试电压用电源，所述测试电压用电源用于向对由所述电荷保持部所保持的电荷进行复位的复位晶体管的一部分施加具有不同于所述复位晶体管的驱动电压的电压的测试电压。
（2）根据（1）所述的固态成像器件，其中，在所述像素阵列中的所述多个像素的每一个中，在读取与由所述光电转换部接收的光相对应的像素信号之前，导通所述复位晶体管以使得所述电荷保持部保持与所述测试电压相对应的电荷。
（3）根据（1）所述的固态成像器件，其中，在所述像素阵列中的一个预定行中的像素中，在读取与由所述光电转换部接收的光相对应的像素信号之前，导通所述复位晶体管以使得所述电荷保持部保持与所述测试电压相对应的电荷。
（4）根据（3）所述的固态成像器件，
其中，遮挡在所述像素阵列中的所述一个预定行中的所述像素的光接收部，且
在读取与由所述光电转换部接收的光相对应的像素信号之前，将所述复位晶体管和用于将信号电荷从所述光电转换部传输到所述电荷保持部的传输晶体管一起导通，以使得所述光电转换部保持与所述测试电压相对应的电荷。
（5）根据（1）所述的固态成像器件，还包括计算部，所述计算部用于基于高增益信号和低增益信号计算作为所述第一电容值与所述第二电容值的比值的电容比，所述高增益信号是基于当所述电荷保持部的容量设置为所述第一电容值时与存储在所述电荷保持部中的电荷相对应的信号电压生成的，所述低增益信号是基于当所述电荷保持部的容量设置为所述第二电容值时的信号电压生成的。
（6）根据（5）所述的固态成像器件，其中，所述高增益信号和所述低增益信号中的每一个是通过相关双采样处理已经去除噪声的信号。
（7）根据（5）所述的固态成像器件，还包括用于存储所述电容比的存储器。
（8）一种电子系统，其包括如（1）～（7）中的任一项所述的固态成像器件。
相关申请的交叉引用
本申请主张于2012年12月5日提交的日本专利申请JP2012-266001的优先权，将该专利申请的全部内容以引用的方式并入本文。

Claims (7)

1.一种固态成像器件，其包括：
像素阵列，其包括以矩阵方式布置的多个像素，所述像素包括电荷保持部，所述电荷保持部用于保持从光电转换部传输的信号电荷，且所述电荷保持部包括具有第一电容值的电容器部和用于将所述第一电容值增加到第二电容值的附加电容器部；
测试电压用电源，所述测试电压用电源用于向对由所述电荷保持部所保持的电荷进行复位的复位晶体管的一部分施加具有不同于所述复位晶体管的驱动电压的电压的测试电压；以及，
计算部，所述计算部用于基于高增益信号和低增益信号计算作为所述第一电容值与所述第二电容值的比值的电容比，所述高增益信号是基于当所述电荷保持部的容量设置为所述第一电容值时与存储在所述电荷保持部中的电荷相对应的信号电压而生成的，所述低增益信号是基于当所述电荷保持部的容量设置为所述第二电容值时的信号电压而生成的。
2.根据权利要求1所述的固态成像器件，其中，在所述像素阵列中的所述多个像素的每一个中，在读取与由所述光电转换部接收的光相对应的像素信号之前，导通所述复位晶体管以使得所述电荷保持部保持与所述测试电压相对应的电荷。
3.根据权利要求1所述的固态成像器件，其中，在所述像素阵列中的一个预定行中的像素中，在读取与由所述光电转换部接收的光相对应的像素信号之前，导通所述复位晶体管以使得所述电荷保持部保持与所述测试电压相对应的电荷。
4.根据权利要求3所述的固态成像器件，
其中，遮挡在所述像素阵列中的所述一个预定行中的所述像素的光接收部，且
在读取与由所述光电转换部接收的光相对应的像素信号之前，将所述复位晶体管和用于将信号电荷从所述光电转换部传输到所述电荷保持部的传输晶体管一起导通，以使得所述光电转换部保持与所述测试电压相对应的电荷。
5.根据权利要求1所述的固态成像器件，其中，所述高增益信号和所述低增益信号中的每一个是通过相关双采样处理已经去除噪声的信号。
6.根据权利要求1所述的固态成像器件，还包括用于存储所述电容比的存储器。
7.一种电子系统，其包括如权利要求1～6中的任一项所述的固态成像器件。
CN201310624938.6A 2012-12-05 2013-11-28 固态成像器件和电子系统 Active CN103856728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012266001A JP2014112760A (ja) 2012-12-05 2012-12-05 固体撮像装置および電子機器
JP2012-266001 2012-12-05

Publications (2)

Publication Number Publication Date
CN103856728A CN103856728A (zh) 2014-06-11
CN103856728B true CN103856728B (zh) 2017-09-12

Family

ID=50824509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310624938.6A Active CN103856728B (zh) 2012-12-05 2013-11-28 固态成像器件和电子系统

Country Status (3)

Country Link
US (1) US9398239B2 (zh)
JP (1) JP2014112760A (zh)
CN (1) CN103856728B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9402039B2 (en) * 2014-01-10 2016-07-26 Omnivision Technologies, Inc. Dual conversion gain high dynamic range sensor
US9584800B2 (en) * 2014-03-31 2017-02-28 Semiconductor Components Industries, Llc Imaging systems with pixel array verification circuitry
WO2016098624A1 (ja) * 2014-12-18 2016-06-23 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
JP6532265B2 (ja) * 2015-04-02 2019-06-19 キヤノン株式会社 撮像装置
US9843738B2 (en) * 2015-10-01 2017-12-12 Semiconductor Components Industries, Llc High dynamic range imaging pixels with improved readout
US9930276B2 (en) * 2016-01-14 2018-03-27 Semiconductor Components Industries, Llc Methods for clocking an image sensor
JP2017175345A (ja) * 2016-03-23 2017-09-28 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
FR3053156B1 (fr) 2016-06-28 2018-11-16 Stmicroelectronics (Rousset) Sas Composant a faible dispersion dans une puce electronique
KR102678455B1 (ko) 2016-12-30 2024-06-27 삼성전자주식회사 이미지 센서
JP6953274B2 (ja) * 2017-02-01 2021-10-27 ソニーセミコンダクタソリューションズ株式会社 撮像システム及び撮像装置
WO2018142707A1 (ja) * 2017-02-01 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 撮像システム及び撮像装置
US11050966B2 (en) * 2017-04-12 2021-06-29 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP2020009883A (ja) * 2018-07-06 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
JP7147468B2 (ja) * 2018-10-26 2022-10-05 富士通株式会社 赤外線検出器の読み出し回路及びその検査方法
JP6567792B1 (ja) * 2019-04-04 2019-08-28 キヤノン電子管デバイス株式会社 放射線検出器
KR20230080445A (ko) * 2020-10-05 2023-06-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507743A (zh) * 2002-01-17 2004-06-23 ���ṫ˾ 固态成像设备及其驱动方法
US6797933B1 (en) * 2001-06-29 2004-09-28 Vanguard International Semiconductor Corporation On-chip design-for-testing structure for CMOS APS (active pixel sensor) image sensor
CN1738358A (zh) * 2004-07-29 2006-02-22 夏普株式会社 放大型固态图像摄取装置
CN101729745A (zh) * 2008-10-30 2010-06-09 索尼株式会社 固态成像装置、成像设备、像素驱动电压调节设备和方法
CN102246510A (zh) * 2008-12-12 2011-11-16 E2V半导体公司 利用用于大动态范围的双电荷传输的图像传感器以及读取方法
CN102595065A (zh) * 2012-03-12 2012-07-18 天津大学 宽动态范围时间延时积分型cmos图像传感器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794877B2 (ja) * 2005-03-18 2011-10-19 キヤノン株式会社 固体撮像装置及びカメラ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797933B1 (en) * 2001-06-29 2004-09-28 Vanguard International Semiconductor Corporation On-chip design-for-testing structure for CMOS APS (active pixel sensor) image sensor
CN1507743A (zh) * 2002-01-17 2004-06-23 ���ṫ˾ 固态成像设备及其驱动方法
CN1738358A (zh) * 2004-07-29 2006-02-22 夏普株式会社 放大型固态图像摄取装置
CN101729745A (zh) * 2008-10-30 2010-06-09 索尼株式会社 固态成像装置、成像设备、像素驱动电压调节设备和方法
CN102246510A (zh) * 2008-12-12 2011-11-16 E2V半导体公司 利用用于大动态范围的双电荷传输的图像传感器以及读取方法
CN102595065A (zh) * 2012-03-12 2012-07-18 天津大学 宽动态范围时间延时积分型cmos图像传感器

Also Published As

Publication number Publication date
US20140151532A1 (en) 2014-06-05
CN103856728A (zh) 2014-06-11
US9398239B2 (en) 2016-07-19
JP2014112760A (ja) 2014-06-19

Similar Documents

Publication Publication Date Title
CN103856728B (zh) 固态成像器件和电子系统
CN102209210B (zh) 固态图像拾取设备、信号处理方法、和电子设备
US9123613B2 (en) Image sensor and display
JP5167677B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
CN101296330B (zh) 固态图像拾取设备及其驱动方法和信号处理方法
CN110650303B (zh) 图像传感器、像素阵列和图像传感器的操作方法
US20120307118A1 (en) Solid-state imaging device, method for driving the same, and imaging device
CN102196199B (zh) 固态拍摄装置、驱动固态拍摄装置的方法以及电子设备
JP5066996B2 (ja) 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
CN104137536B (zh) 固态成像元件及其驱动方法以及电子设备
CN103888687B (zh) 图像拾取设备、驱动该设备的方法及数字信号校正方法
JP2011205512A5 (zh)
US9749569B2 (en) High speed rolling image sensor with ADM architecture and method of implementing thereof
CN104349087A (zh) 图像传感器、控制方法以及电子设备
CN102202190A (zh) 固态成像器件、用于驱动固态成像器件的方法和电子装置
CN103312998A (zh) 固态成像装置、驱动方法、和电子设备
CN104243865A (zh) Ad转换器、信号处理方法、固态成像装置和电子设备
CN106937063B (zh) 用于减少暗信号的模/数转换时间的方法及系统
EP3435658B1 (en) Imaging element and imaging device
US20140036114A1 (en) Solid-state imaging device and imaging apparatus
US11244976B2 (en) Photoelectric conversion device, photoelectric conversion system, and signal processing device
CN104576670A (zh) 固态摄像装置和电子设备
CN100394776C (zh) 固体摄像器件、摄像机、电源供给装置及其方法
US7379108B2 (en) Image sensor, driving method and camera
US20130240711A1 (en) Solid-state imaging device, driving method, and electronic apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant