CN103856217A - 带有可调节的输出分辨率的数模转换器 - Google Patents

Abstract

一种数模转换器(DAC)包括：第一和第二节点；第一开关装置；第二开关装置；以及开关控制模块。该开关控制模块选择性地配置该第一和第二开关装置，使得：在第一配置下，该第一开关装置将第一电流连接到第一节点，且该第二开关装置将第二电流连接到第二节点；在第二配置下，该第一开关装置将该第一电流连接到第二节点，且该第二开关装置将该第二电流连接到第一节点；以及在第三配置下，该第一和第二开关装置将该第一电流和该第二电流从第一和第二节点断开。

Description

带有可调节的输出分辨率的数模转换器

技术领域

本公开涉及数模转换器(DAC)，并且更特别地涉及1位和1.5位的DAC。

背景技术

此处提供的背景说明用于大致展现本公开的上下文的目的。当前指名的发明人的到在此背景技术部分中描述的范围内的工作以及在提交申请时可能不被限定为现有技术的描述的方面，既没有明确地也没有隐含地被承认为是相对于本公开的现有技术。

各种类型的电子电路使用模拟和数字信号。可以实施模数转换器(ADC)，以将模拟信号转换为可由一或多个数字组件使用的数字信号。可以实施数模转换器(DAC)，以将数字信号转换为可由一或多个模拟组件使用的模拟信号。

例如，输出声音的便携装置(“便携音频装置”)包括DAC。DAC接收例如被脉冲密度调制(PDM)或脉冲编码调制(PCM)的数字信号。DAC基于数字信号生成模拟信号。放大器基于模拟信号驱动便携音频装置的一或多个扬声器以产生声音。

发明内容

在一个特征中，数模转换器(DAC)包括：第一和第二节点；第一开关装置；第二开关装置；以及开关控制模块。基于一或两个二进制位的第一集合，该开关控制模块配置该第一和第二开关装置，使得该第一开关装置将第一电流连接到第一节点，且该第二开关装置将第二电流连接到第二节点。基于一或两个二进制位的第二集合，该开关控制模块配置该第一和第二开关装置，使得该第一开关装置将该第一电流连接到第二节点，且该第二开关装置将该第二电流连接到第一节点。基于一或两个二进制位的第三集合，该开关控制模块配置该第一和第二开关装置，使得该第一和第二开关装置将该第一电流和该第二电流从第一和第二节点断开。

在其它特征中，该DAC进一步包括：第三开关装置；第四开关装置；以及第二开关控制模块。该第二开关控制模块：选择性地配置该第三和第四开关装置，使得该第三开关装置将第三电流连接到第一节点，且该第四开关装置将第四电流连接到第二节点；选择性地配置该第三和第四开关装置，使得该第三开关装置将该第三电流连接到第二节点，且该第四开关装置将该第四电流连接到第一节点；以及选择性地配置该第三和第四开关装置，使得该第三和第四开关装置将该第三电流和该第四电流从第一和第二节点断开。

在再其他特征中，该DAC进一步包括以下至少一个：抽头(tap)电流模块，其基于第一参考电压生成该第一电流；以及宿电流模块，其基于第二参考电压生成该第二电流。

在再其他特征中，该第一和第二电流在幅度上基本相同，且在极性上相反。

在其他特征中，该DAC还包括：电流源参考生成器模块，其基于目标电流生成该第一参考电压；电流宿(current sink)参考生成器模块，其基于目标电流生成该第二参考电压；转换控制模块，其基于输入到DAC的数字信号来设置目标电流。

在再其他特征中，该转换控制模块在数字信号是1位信号时将目标电流设置为第一预定电流，并且响应于数字信号为1.5位信号的判定，将目标电流设置为第二预定电流。

在再其他特征中，该转换控制模块响应于数字信号包括二进制位的预定模式的判定来确定数字信号是1.5位信号。

在再其他特征中，该第二预定电流小于该第一预定电流。

在另外的特征中，一种系统，包括：该DAC；差分放大器，其包括连接到第一节点的第一输入端，包括连接到第二节点的第二输入端，以及包括第一和第二输出端；第一电阻，其连接在第一输入端和第一输出端之间；以及第二电阻，其连接在第二输入端和第二输出端之间。

在其他特征中，该系统进一步包括转换控制模块，转换控制模块选择性地基于输入到DAC的数字信号来改变第一和第二电阻。

在再其他特征中，该转换控制模块在数字信号是1位信号时将该第一和第二电阻设置为第一预定值，以及响应于数字信号是1.5位信号的判定，将该第一和第二电阻设置为第二预定值。

在再其他特征中，该第二预定值小于该第一预定值。

在其他特征中，一种数模转换器(DAC)，包括：第一和第二节点；第一开关装置，其在第一端子处接收第一电流并在第二端子处连接到第二节点；第二开关装置，其在第一端子处连接到第二电流并在第二端子处连接到第二节点；第三开关装置，其在第一端子处接收第一电流并在第二端子处连接到第一节点；第四开关装置，其在第一端子处连接到第二电流并在第二端子处连接到第一节点；第五开关装置，其在第一端子处接收第一电流；第六开关装置，其在第二端子处连接第五开关装置的第二端子，在第一端子处连接到第二电流；以及开关控制模块。基于二进制数据的第一和第二位，该开关控制模块：生成第一信号，第一信号被施加给第一和第四开关装置的控制端子；生成第二信号，第二信号被施加给第二和第三开关装置的控制端子；生成第三信号，第三信号被施加给第五和第六开关装置的控制端子。

在其他特征中，该DAC进一步包括：第七开关装置，其在第一端子处接收第三电流并在第二端子处连接到第二节点；第八开关装置，其在第一端子处连接到第四电流并在第二端子处连接到第二节点；第九开关装置，其在第一端子处接收第三电流并在第二端子处连接到第一节点；第十开关装置，其在第一端子处连接到第四电流并在第二端子处连接到第一节点；第十一开关装置，其在第一端子处接收第三电流；第十二开关装置，其在第二端子处连接到第十一开关装置的第二端子，在第一端子处连接第四宿；以及第二开关控制模块。基于二进制数据的第三和第四位，该第二开关控制模块：生成第四信号，第四信号被施加给第七和第十开关装置的控制端子；生成第五信号，第五信号被施加给第八和第九开关装置的控制端子；生成第六信号，第六信号被施加给第十一和第十二开关装置的控制端子。

在再其他特征中，该开关控制模块包括生成第一、第二和第三信号的第一触发器、第二触发器以及第一逻辑门。该第二开关控制模块包括生成第四、第五和第六信号的第三触发器、第四触发器以及第二逻辑门。

在再其他特征中：该第三触发器的输入端被连接到该第一和第二触发器中的第一个的输出端；该第四触发器的输入端被连接到该第一和第二触发器中的第二个的输出端；并且该第一个和第二个是不同的。

在其他特征中，该第一、第二、第三、第四、第五以及第六开关装置是金属氧化物半导体场效应晶体管(MOSFET)。

在再其他特征中，一种系统，包括：该DAC；差分放大器，其包括连接到第一节点的第一输入端，包括连接到第二节点的第二输入端，并且包括第一和第二输出端；第一电阻，其连接在第一输入端和第一输出端之间；以及第二电阻，其连接在第二输入端和第二输出端之间。

在再其他特征中，该系统进一步包括转换控制模块，转换控制模块在输入到DAC的数字信号是1位信号时将该第一和第二电阻设置为第一预定值，以及响应于数字信号是1.5位信号的判定，将该第一和第二电阻设置为第二预定值。

在其他特征中，一种系统，包括：该DAC；抽头电流模块，其基于第一参考电压生成第一电流；宿电流模块，其基于第二参考电压生成第二电流；电流源参考生成器模块，其基于目标电流生成该第一参考电压；电流宿参考生成器模块，其基于目标电流生成该第二参考电压；以及转换控制模块，其在输入到DAC的数字信号是1位信号时将目标电流设置为第一预定电流，以及响应于数字信号为1.5位信号的判定，将目标电流设置为第二预定电流。

本公开适用的其他领域可从下文提供的详细描述中显现。应当理解的是，详细的描述和特定的例子仅拟用于说明目的，而不限制本公开的范围。

附图说明

根据详细的说明和附图将更充分地理解本公开，其中：

图1是依据本公开的便携音频装置的示例性部分的功能性框图；

图2是依据本公开的示例性有限冲激响应(FIR)数模转换器(DAC)的功能性框图；

图3是依据本公开的FIR DAC的N个FIR抽头的示例性之一的功能性框图；以及

图4和图5是依据本公开的FIR DAC的N个FIR抽头(tap)之一的例子的功能性框图。

具体实施方式

数模转换器(DAC)包括多个单独的有限冲激响应(FIR)抽头。每个抽头接收各自的抽头电流。基于来自输入到给定抽头的数字信号的一或多个二进制数据位，该抽头控制它的输出。例如，对于单个位的DAC，抽头接收来自数字信号的一二进制数据位。基于该二进制数据位，该抽头将抽头电流与DAC的第一输出端或第二输出端连接。例如，当二进制数据位是1时，该抽头可以连接抽头电流到第—输出端，以及当二进制数据位是0时，连接抽头电流到第二输出端。然而，抽头电流(以及电流宿，如果实现的话)可能包括噪声。因此，当抽头电流(和/或电流宿)被连接到第一输出端或第二输出端时，DAC输出噪声。

本公开描述了1.5位的DAC。基于两个二进制位的数据，DAC的每个抽头将各自的抽头电流连接到第一输出端，将各自的抽头电流连接到第二输出端，或者将各自的抽头电流从第一和第二输出端断开。将各自的抽头电流(和电流宿)从第一和第二输出端断开的能力相对于1位操作，减少了噪声。然而，1.5位DAC能够基于1.5位数字输入和1位数字输入两者来工作。

现在参见图1，展现了示例性便携音频装置100的一部分的功能性框图。处理器模块104接收输入信号108，并调制该输入信号108，以生成数字信号112。该输入信号108可以例如，基于存储在非暂态有形计算机可读介质中的音频文件生成。

处理器模块104可以基于输入信号108以及参考时钟信号123，例如使用脉冲密度调制(PDM)、脉冲编码调制(PCM)或者另一种合适类型的Signa-Delta(∑Δ)数字化，来生成数字信号112。处理器模块104输出数字信号112到有限冲激响应(FIR)数模转换器(DAC)116。转换器控制模块122可以生成由DAC116使用的时钟(CLK)信号120，以将数字信号112转换为模拟输出。时钟信号120可以基于输入到DAC116的参考时钟信号123生成。尽管转换控制模块122被示为在处理器模块104和DAC116的外部，但是该转换控制模块122可以在处理器模块104的内部，在DAC116的内部，或者如所示的独立地实施。

电流源参考生成器模块124将电流源参考偏置电压128提供给DAC116。电流源参考生成器模块124基于目标电流132生成电流源参考偏置电压128。电流宿参考生成器模块134将电流宿参考偏置电压135提供给DAC116。电流宿参考生成器模块134基于目标电流132生成电流宿参考偏置电压135。在各种实施方式中，可以省略电流宿参考生成器模块134或电流源参考生成器模块124。

基于数字信号112和时钟信号120，DAC116生成(模拟)输出，(模拟)输出被提供给放大器136，例如互阻放大器。放大器136可以基于DAC116的输出，驱动一或多个扬声器，例如扬声器140。尽管DAC116是与示例性便携音频装置100结合被示出和讨论的，然而，DAC116还可以包括在其他类型的装置中，例如超声波装置、陀螺仪装置、噪声消除装置以及各种其他类型的装置中。

DAC116基于时钟信号120将数字信号112解析为二进制位的集合。例如，时钟信号120的边缘可以定义数字数据的1个二进制(基于2的)位的集合或者数字数据的2个二进制位的集合。DAC116基于二进制位的集合生成输出。

当数字信号112是1位信号时，DAC116在1位模式下操作。当在1位模式下操作时，DAC116基于由数字信号112传送的数字数据的单个位的集合生成输出。当数字信号112是1.5位信号时，DAC116还可以在1.5位模式中操作。当在1.5位模式下操作时，DAC116基于由数字信号112传送的数字数据的两位的集合生成输出。

现在参见图2，展现了包括DAC116和放大器136的示例性实施方式的功能性框图。DAC116包括N个FIR抽头，例如第一FIR抽头204，第二FIR抽头208，.……，以及第N FIR抽头212。尽管示出和讨论了3个FIR抽头，但是N是大于或等于2的整数。只是举例，N可以等于32、60、72、或另一个大于或等于2的合适的整数。

DAC116还包括解析模块214，解析模块214接收数字信号112和时钟信号120。解析模块214基于数字信号112生成数据的两个二进制位的集合。例如，在1.5位的操作中，解析模块214基于在时钟信号120的—个周期期间由数字信号112传送的二进制数据的两个位，生成二进制数据的两个位。

当数字信号112是1位信号时，解析模块214可以基于在时钟信号120的一个周期期间传送的数据的1个二进制位来设置该两个位。例如，当该1位信号是1时，解析模块214可以设置该两个位中的一个为1，设置该两个位中的另一个为0，而当该1位信号是0时，解析模块214可以设置该两个位中的一个为0，设置该两个位中的另一个为1。可以基于FIR抽头的配置替代性地使用其他可能的两个位的组合。

DAC116还包括N个一单元延迟缓冲器(用Z注释(Z-notation)说明)，例如，第一延迟缓冲器216，第二延迟缓冲器220，……，以及第N延迟缓冲器224。每个一单元延迟缓冲器接收时钟信号120。第一延迟缓冲器216在时钟信号120的一周期期间，存储通过解析模块214输入到它的1或2个二进制位的数据。在时钟信号120的那个周期期间，第一延迟缓冲器216输出在时钟信号120的上一个周期期间接收的1或2个二进制位的数据。在时钟信号120的下一个周期期间，第一延迟缓冲器216输出在时钟信号120的那个周期期间接收的1或2个二进制位的数据。

第二延迟缓冲器220在时钟信号120的一周期期间，存储由第一延迟缓冲216输出的二进制位，并在时钟信号120的下一个周期期间输出该二进制位。第N延迟缓冲器224在时钟信号120的一周期期间，存储由第N-1延迟缓冲器(例如，如示出的第二延迟缓冲器220)输出的二进制位，并在时钟信号120的下一个周期期间输出该二进制位。

DAC116还包括N个抽头电流模块，例如，第一抽头电流模块228，第二抽头电流模块232，……，以及第N抽头电流模块236。该N个抽头电流模块基于电流源参考偏置电压128，分别提供N个成比例的抽头电流给N个FIR抽头。例如，该第一抽头电流模块228用电流源参考偏置电压128产生第一抽头电流(抽头电流1)，并提供该第一抽头电流给第一FIR抽头204。该第二抽头电流模块232用电流源参考偏置电压128产生第二抽头电流(抽头电流2)，并提供该第二抽头电流给第二FIR抽头208。该第N抽头电流模块236用电流源参考偏置电压128产生第N抽头电流(抽头电流N)，并提供该第N抽头电流给第N个FIR抽头212。可以例如通过改变电流源参考偏置电压128增大或减小该N个抽头电流。

配置该N个抽头电流模块，以每一个提供相对于图1的目标电流132成比例的预定电流(即抽头电流)。尽管该N个抽头电流模块示为在该N个FIR抽头的外部，但该N个抽头电流模块可以分别在该N个FIR抽头之内实施。

DAC116还包括N个宿电流模块，例如第一宿电流模块260，第二宿电流模块264，……，以及第N宿电流模块268。该N个宿电流模块基于电流宿参考偏置电压135分别将N个成比例的宿电流提供给N个FIR抽头。例如，该第一宿电流模块260使用电流宿参考偏置电压135产生第一宿电流，并将该第一宿电流提供给第一FIR抽头204。该第二宿电流模块264使用电流宿参考偏置电压135产生第二宿电流，并将该第二宿电流提供给第二FIR抽头208。该第N宿电流模块268使用电流宿参考偏置电压产生第N宿电流，并将该第N宿电流提供给第NFIR抽头212。

配置该N个宿电流模块，以每一个提供相对于图1的目标电流132成比例的预定电流(即宿电流)。尽管该N个宿电流模块示为在该N个FIR抽头的外部，但该N个宿电流模块可以分别在该N个FIR抽头之内实施。该N个宿电流模块可以被配置为产生N个宿电流，从而使得该N个宿电流与N个抽头电流基本相等，且相反(极性上)。例如通过改变电流宿参考偏置电压135可以增加或减少该N个宿电流。尽管该N个宿电流模块示为在该N个FIR抽头的外部，但该N个宿电流模块可以分别在该N个FIR抽头之内实施。

该N个FIR抽头基于输入到N个FIR抽头的二进制位分别生成N个输出。该N个FIR抽头的N个输出端并行连接，并被施加给放大器136。该放大器136可以是互阻放大器，并包括放大器244(如，差分放大器)以及第一和第二负载电阻248和252。互阻放大器还可以称为跨阻抗放大器。

该第一负载电阻248可以连接到放大器244的正输入端以及放大器244的第—输出端(如，负输出端)。该第二负载电阻252可以连接到放大器244的负输入端以及放大器244的第二输出端(如，正输出端)。该第一和第二负载电阻248和252的电阻可以线性相等(equal for linearity)。该第一和第二负载电阻248和252可以是固定值电阻器或可变电阻器。

现在参见图3，展现了DAC116的第一FIR抽头204的示例性实施方式的功能性框图。开关控制模块304基于输入到开关控制模块304的二进制位来控制第一和第二开关模块308和312。第一和第二开关模块308和312每一个包括一或多个开关装置。

第一开关模块308包括第一端子，并在第一端子处接收第一抽头电流316。第一开关模块308还包括第二、第三和第四端子。基于输入到开关控制模块304的二进制位，开关控制模块304控制第一端子是连接到第二端子、第三端子还是第四端子。

第二开关模块312也包括第一端子，以及第一宿电流318被连接在第二开关模块312的第一端子。第二开关模块312也包括第二、第三和第四端子。该第二开关模块312的第二、第三和第四端子可以连接到第一开关模块308的第二、第三和第四端子。基于输入到开关控制模块304的二进制位，开关控制模块304还控制第二开关模块312的第一端子是连接到第二开关模块312的第二端子、第三端子还是第四端子。

输入到开关控制模块304的数字数据包括2个二进制位。当数字信号112是1位信号时，解析模块214基于在时钟信号120的一周期期间传送的1位的状态来设置2个二进制位。当数字信号112是1.5位信号时，解析模块214基于在时钟信号120的一周期期间传送的2个二进制位的数据来设置2个二进制位。

2个二进制位可以有4种可能的组合：(0，0)，(0，1)，(1，0)，以及(1，1)。然而，对于1.5位的操作，只需要4种可能的组合中的3种。因此，(4种)可能的组合中的一个被认为是无效的，例如(1，1)。

当2个二进制位被输入到开关控制模块304中时，开关控制模块304基于2个二进制位控制第一和第二开关模块308和312。例如，当(0，1)被输入到开关控制模块304时，该开关控制模块304可以连接第一开关模块308的第一端子到该第一开关模块308的第二端子，以及连接第二开关模块312的第一端子到该第二开关模块312的第四端子。在这种方式下，第一抽头电流316连接到第一FIR抽头204的正输出端，以及第一宿电流318连接到第一FIR抽头204的负输出端。在这种配置下，第一FIR抽头204提供第一离散输出。该N个FIR抽头的输出加起来以产生DAC116的输出。

当(1，0)被输入到开关控制模块304中时，开关控制模块304可以将第一开关模块308的第一端子连接到该第一开关模块308的第四端子，以及将第二开关模块312的第一端子连接到该第二开关模块312的第二端子。在这种方式下，第一抽头电流316连接到第一FIR抽头204的负输出端，以及第—宿电流318连接到第一FIR抽头204的正输出端。在这种配置下，第一FIR抽头204提供与第一离散输出不同的第二离散输出。仅是举例，当第一抽头电流316以及第一宿电流318基本相等且相反时，该第二离散输出可以与第一离散输出基本相等且相反。

当(0，0)被输入到开关控制模块304中时，开关控制模块304可以将第一开关模块308的第一端子连接到该第一开关模块308的第三端子，以及将第二开关模块312的第一端子连接到该第二开关模块312的第三端子。在这种方式下，第一抽头电流316以及第一宿电流318都从第一FIR抽头204的输出端断开。在这种配置下，第一FIR抽头204提供与第二离散输出和第一离散输出不同的第三离散输出。该第三离散输出可以近似等于第一和第二离散输出的平均。

第一FIR抽头204输出3个离散输出的能力使能了DAC116的1.5位的操作。此外，由于第三离散输出可以近似等于第一和第二离散输出的平均，DAC116的1.5位操作将自然是线性的。尽管已针对2个二进制位的4种可能的组合提供了第一和第二开关模块308和312的状态的例子，但是可以使用2位二进制数据到第一和第二开关模块308和312的状态的不同映射。

当1位数据被输入到开关控制模块304中时，开关控制模块304基于1位数据来控制第一和第二开关模块308和312。例如，当二进制位是1时，该开关控制模块304可以将第一开关模块308的第一端子连接到该第一开关模块308的第二端子，以及将第二开关模块312的第一端子连接到该第二开关模块312的第四端子。在这种方式下，第一抽头电流316连接到第一FIR抽头204的正输出端，以及第一宿电流318连接到第一FIR抽头204的负输出端。在这种配置下，第一FIR抽头204提供第一离散输出。

当0被输入到开关控制模块304中时，开关控制模块304可以将第一开关模块308的第一端子连接到该第一开关模块308的第四端子，以及将第二开关模块312的第一端子连接到该第二开关模块312的第二端子。在这种方式下，第一抽头电流316连接到第一FIR抽头204的负输出端，以及第一宿电流318连接到第一FIR抽头204的正输出端。在这种配置下，第一FIR抽头204提供与第一离散输出不同的第二离散输出。

当1位数据被输入到开关控制模块304时，不使用第一和第二开关模块308和312的第三端子。换句话说，在1位操作中，不使用第—和第二开关模块308和312的第三端子。

第一FIR抽头204产生3个离散输出水平(即1.5位操作)的能力相对于只有两个离散输出电平被使用的1位操作提供了较高的输出分辨率。此外，从第一FIR抽头204的输出端断开第一抽头电流316和第一宿电流318的能力相对于1位操作可以减少在1.5位操作期间的噪声输出。只是举例，噪声输出的减少可以至少是3分贝(dB)。然而，DAC116仍然支持1位信号的使用。

尽管只示出和讨论了第一FIR抽头204，N个FIR抽头中的其他抽头可以与第一FIR抽头204类似或相同。然而，输入到N个FIR抽头中的其他抽头的抽头电流可以与第一抽头电流相同或不同，和/或与其他抽头电流不同。

现在参见图4，展现了DAC116的第一FIR抽头204的例子的功能性框图。第一FIR抽头204可以包括第一和第二时钟控制的D型触发器404和408。第一触发器404在输入端(D)接收来自数字信号112的第一二进制位(位1)412。第二触发器408在输入端(D)接收来自数字信号112的第二二进制位(位2)416。第一和第二触发器404和408提供第一延迟缓冲器216的功能。尽管第一和第二触发器404和408示为在第一FIR抽头204内部实施，但是第一和第二触发器404和408也可以在第一FIR抽头204的外部实施，例如，如图2中所示的那样。

响应于时钟信号120的上升沿，第一触发器404将第一(非反相)输出端(Q)设置到第一二进制位412的状态。该第一触发器404还将第二(反相)输出端(QN或Q非)设置到第一二进制位412的相反状态。例如，当第一个二进制位412是1时，该第一触发器404设置第二输出端为0，以及当第一个二进制位412是0时，设置第二输出端为1。该第一触发器404保持第一和第二输出端的状态，直到下一个时钟信号120的上升沿为止，在该时刻，该第一触发器404将第一和第二输出端的状态更新为第一二进制位412的状态。尽管讨论了上升沿的使用，也可以使用下降沿或者上升沿和下降沿的组合。

响应于时钟信号120的上升沿，第二触发器408将第一(非反相)输出端(Q)设置为第二二进制位416的状态。该第二触发器408还将第二(反相)输出端(QN或Q非)设置为第二二进制位416的相反状态。例如，当第二二进制位416是1时，该第二触发器408设置第二输出端为0，以及当第二二进制位416是0时，设置第二输出端为1。该第二触发器408保持第一和第二输出端的状态，直到下—个时钟信号120的上升沿为止，在该时刻，该第二触发器408将第一和第二输出端的状态更新为第二二进制位416的状态。

第一FIR抽头204还可以包括与门420，以及第一、第二、第三、第四、第五和第六开关424、428、432、436、440以及444。该第一、第二、第三、第四、第五和第六开关424-444的每一个包括第一端子(如，源极)、第二端子(如，漏极)以及控制端子(如，栅极)。只是举例，该第一、第二、第三、第四、第五和第六开关424-444可以是N沟道、耗尽型，或者金属氧化物半导体场效应晶体管(MOSFET)。该第一、第二、第三、第四、第五和第六开关424-444可以替代地为另一合适类型的开关，例如P沟道MOSFET(参见图5)，增强型MOSFET，另—类型的FET，或者一或多个其他合适类型的开关装置。如果使用另一类型的开关，对电路的对应改变可能是必须的。

第一和第四开关424和436的控制端子连接到第一触发器404的第二输出端。第二和第三开关428和432的控制端子连接到第二触发器408的第二输出端。

第一和第二开关424和428的第二端子连接到第一FIR抽头204的负输出端。第一开关424的第一端子连接到第—抽头电流316，并且第二开关428的第一端子连接到第一宿电流318。第三和第四开关432和436的第二端子连接到第一FIR抽头204的正输出端。第三开关432的第一端子连接到第一抽头电流316，并且第四开关436的第一端子连接到第一宿电流318。

第一和第二触发器404和408的第—输出端连接到与门420的第—和第二输入端。与门420的输出端连接到第五和第六开关440和444的控制端子。第五和第六开关440和444的第二端子被连接，使得共模电压(VcM)在第五和第六开关440和444的第二端子处呈现。第五开关440的第一端子连接到第一抽头电流316，并且第六开关444的第一端子连接到第一宿电流318。

比较图3的例子和图4的例子，开关控制模块304可以包括第一和第二触发器404和408以及与门420。第一开关模块308可以包括第一开关424、第三开关432以及第五开关440。第二开关模块312可以包括第二开关428、第四开关436以及第六开关444。如上文指出的，该第—和第二触发器404和408还被示为在图4的例子中的第一FIR抽头204中实施。

现在参见图5，展现了DAC116的第一FIR抽头204的另一个例子的功能性框图。与图4的例子相比，在图5的例子中，第—触发器404的第—输出端连接到第一和第四开关424和436的控制端子。第二触发器408的第一输出端连接到第二和第三开关428和432的控制端子。第一和第二触发器404和408的第二输出端连接到或门504的第一和第二输入端。或门504的输出端连接到第五和第六开关440和444的控制端子，以及第一、第二、第三、第四、第五和第六开关424-444是P型MOSFET。因此，图5的第一FIR抽头204的例子以与图4的第一FIR抽头204的例子相同的方式来工作。尽管提供了图4和图5的例子，但是其他触发器和逻辑元件的组合也可以用于提供上文描述的功能。

比较图3的例子和图5的例子，开关控制模块304可以包括第一和第二触发器404和408以及或门504。第一开关模块308可以包括第一开关424、第三开关432以及第五开关440。第二开关模块312可以包括第二开关428、第四开关436以及第六开关444。

参见图4和图5，当第一二进制位412是0且第二二进制位416是1时，第一和第四开关424和436将闭合并且第二和第三开关428和432将断开。第五和第六开关440和444也将断开。因此，当第一二进制位412是0且第二二进制位416是1时，第一抽头电流316将连接到第一FIR抽头204的负输出端，以及第一宿电流318将连接到第一FIR抽头204的正输出端。

当第一二进制位412是1且第二二进制位416是0时，第二和第三开关428和432将闭合以及第一和第四开关424和436将断开。第五和第六开关440和444也将断开。因此，当第一二进制位412是1且第二二进制位416是0时，第一抽头电流316将连接到第一FIR抽头204的正输出端，并且第一宿电流318将连接到第一FIR抽头204的负输出端。

当第一和第二二进制位412和416都是1时，第一、第二、第三以及第四开关424-436者将断开，并且第五和第六开关440和444将闭合。因此，当第一和第二二进制位412和416都是1时，第一抽头电流316和第一宿电流318都将从第一FIR抽头204的正和负输出端断开。

再次参见图1，转换控制模块122监控数字信号112。转换控制模块122确定数字信号112是1位信号还是1.5位信号。转换控制模块122可以默认确定数字信号112是1位信号。转换控制模块122可以响应于数字信号112包含重复一或多次的预定位序列或模式，来确认数字信号112是1.5位信号。可以设置预定位序列或模式，使得将不会产生在DAC通带中的输出信号，例如，0x66，其将被重复32次或另一个合适的次数。

可替代地，转换控制模块122可以响应于数字信号112包含无效数据位模式/序列，来确认数字信号112是1.5位信号。如上文陈述的，2个二进制位的4种可能的组合之一可以被认为是对于DAC的1.5位操作是无效的，例如(1，1)。同样地，转换控制模块122可以响应于数字信号112包含其中将被输入到FIR抽头的两个数据位都是1的位模式，来确认数字信号112是1.5位信号。例如，无效数据位模式/序列可以是111、11x11、11xxx11、11xxxxx11，等等，其中x是1或0。

转换控制模块122基于数字信号112是1位信号还是1.5位信号来生成时钟信号120，以使能DAC116恰当地解析数字信号112。转换控制模块122还可以基于数字信号112是1位信号还是1.5位信号来设置目标电流132。例如，转换控制模块122可以当数字信号112是1位信号时，设置目标电流132为第一预定电流，以及当数字信号112是1.5位信号时，设置目标电流132为第二预定电流。第二预定电流可以比第一预定电流小。

如上文陈述的，电流源参考生成器模块124基于目标电流132生成电流源参考偏置电压128。电流宿参考生成器模块134基于目标电流132生成电流宿参考偏置电压135。在DAC116的1.5位操作期间改变电流源参考偏置电压128(以及电流宿参考偏置电压135)可以相对于1位操作在1.5位操作期间减少模拟增益(以及允许数字增益的增加)。在1.5位操作期间改变电流源参考偏置电压128(以及电流宿参考偏置电压135)可以相对于1位操作将DAC116的噪声输出改善了另一个近似IdB。

除了基于数字信号112是1或1.5位信号来调节电流源参考偏置电压128(以及电流宿参考偏置电压135)之外，或替代基于数字信号112是1或1.5位信号来调节电流源参考偏置电压128(以及电流宿参考偏置电压135)，转换控制模块122可以基于数字信号112是1还是1.5位信号来调节负载电阻248和252。例如，当数字信号112是1位信号时，转换控制模块122可以设置第一和第二负载电阻248和252为第一预定电阻，以及当数字信号112是1.5位信号时，设置第一和第二负载电阻248和252为第二预定电阻。第二预定电阻可以比第一预定电阻小。在1.5位操作期间减少第一和第二负载电阻248和252也可以相对于1位操作改善DAC116的噪声输出。

上述的说明在本质上仅仅是说明性的，而决不想要限制本公开、其应用或用途。本公开的主要教导可以以各种形式来实施。因此，尽管本公开包含特殊的例子，本公开的真实范围不应该被限制，因为在对附图、说明书和所述权利要求书的研究之后，其他的修改将是变得明显。如此处使用的，短语“A、B和C中的至少一个”应当被解释为表示使用非排他的逻辑或的逻辑上的(A或B或C)。应当理解的是，方法中的一或多个步骤可以在不违背本发明的原则的情况下以不同的顺序(或并行地)执行。

在本申请中，包括以下定义，术语“模块”可以由术语“电路”替代。术语“模块”可以指以下内容，也可以是以下内容的一部分，也可以包括以下内容：专用集成电路(ASIC)；数字、模拟或混合的模拟/数字离散电路；数字、模拟或混合的模拟/数字集成电路；组合逻辑电路；现场可编程门阵列(FPGA)；执行代码的处理器(共享的，专用的，或群的)；存储由处理器执行的代码的存储器(共享的，专用的，或群的)；提供所描述的功能的其他合适的硬件组件；或者上述一些或全部的组合，例如在片上系统中的。

术语“代码”，如上文使用的，可以包括软件、固件和/或微代码，以及可以指程序、例程、函数类和/或对象。术语“共享处理器”包括执行来自多个模块的一些或全部代码的单个处理器。术语“群处理器”包括与附加的处理器组合来执行来自一或多个模块的一些或全部代码的处理器。术语“共享存储器”包括存储来自多个模块的一些或全部代码的单个存储器。术语“群存储器”包括与附加的存储器组合来存储来自一或多个模块的一些或全部代码的存储器。术语“存储器”可以是术语“计算机可读介质”的子集。术语“计算机可读介质”不包括通过媒介传播的暂态的电的和电磁的信号，且因此可以被认为是有形的和非暂态的。非暂态的有形计算机可读介质的非限制性的例子包括非易失存储器、易失性存储器、磁存储以及光存储。

在本申请中描述的装置和方法可以部分或全部地由一或多个处理器执行的一或多个计算机程序实现。计算机程序包括存储在至少一个非暂态的有形的计算机可读介质上的处理器可执行指令。计算机程序还可以包括和/或依赖存储的数据。

Claims (20)

1.一种数模转换器(DAC)，包括：

第一节点和第二节点；

第一开关装置；

第二开关装置；以及

开关控制模块，其：

基于一或两个二进制位的第一集合，配置所述第一开关装置和所述第二开关装置，使得所述第一开关装置将第一电流连接到所述第一节点，并且所述第二开关装置将第二电流连接到所述第二节点；

基于一或两个二进制位的第二集合，配置所述第一开关装置和所述第二开关装置，使得所述第一开关装置将所述第一电流连接到所述第二节点，并且所述第二开关装置将所述第二电流连接到所述第一节点；以及

基于一或两个二进制位的第三集合，配置所述第一开关装置和所述第二开关装置，使得所述第一开关装置和所述第二开关装置将所述第一电流和所述第二电流从所述第一节点和所述第二节点断开。

2.如权利要求1所述的DAC，进一步包括：

第三开关装置；

第四开关装置；以及

第二开关控制模块，其：

选择性地配置所述第三开关装置和所述第四开关装置，使得所述第三开关装置将第三电流连接到所述第一节点，并且所述第四开关装置将第四电流连接到所述第二节点；

选择性地配置所述第三开关装置和所述第四开关装置，使得所述第三开关装置将所述第三电流连接到所述第二节点，并且所述第四开关装置将所述第四电流连接到所述第一节点；以及

选择性地配置所述第三开关装置和所述第四开关装置，使得所述第三开关装置和所述第四开关装置将所述第三电流和所述第四电流从所述第一节点和所述第二节点断开。

3.如权利要求1所述的DAC，进一步包括以下中的至少一个：

抽头电流模块，其基于第一参考电压生成所述第一电流；以及

宿电流模块，其基于第二参考电压生成所述第二电流。

4.如权利要求3所述的DAC，其中，所述第一电流和所述第二电流在幅度上基本相同，并且在极性上相反。

5.如权利要求3所述的DAC，进一步包括：

电流源参考生成器模块，其基于目标电流生成所述第一参考电压；

电流宿参考生成器模块，其基于所述目标电流生成所述第二参考电压；以及

转换控制模块，其基于输入到所述DAC的数字信号来设置所述目标电流。

6.如权利要求5所述的DAC，其中，在所述数字信号是1位信号时，所述转换控制模块将所述目标电流设置为第一预定电流，并且响应于所述数字信号为1.5位信号的判定，将所述目标电流设置为第二预定电流。

7.如权利要求6所述的DAC，其中，所述转换控制模块响应于所述数字信号包括预定模式的二进制位的判定，来确定所述数字信号是1.5位信号。

8.如权利要求6所述的DAC，其中，所述第二预定电流小于所述第一预定电流。

9.一种系统，包括：

如权利要求1所述的DAC；

差分放大器，其包括连接到所述第一节点的第一输入端，包括连接到所述第二节点的第二输入端，以及包括第一输出端和第二输出端；

第一电阻，其连接在所述第一输入端和所述第一输出端之间；以及

第二电阻，其连接在所述第二输入端和所述第二输出端之间。

10.如权利要求9所述的系统，进一步包括转换控制模块，所述转换控制模块基于输入到所述DAC的数字信号来选择性地改变所述第一电阻和所述第二电阻。

11.如权利要求10所述的系统，其中，在所述数字信号是1位信号时，所述转换控制模块将所述第一电阻和所述第二电阻设置为第一预定值，以及响应于所述数字信号是1.5位信号的判定，将所述第一电阻和所述第二电阻设置为第二预定值。

12.如权利要求11所述的系统，其中，所述第二预定值小于所述第一预定值。

13.一种数模转换器(DAC)，包括：

第一节点和第二节点；

第一开关装置，其在第一端子处接收第一电流并在第二端子处连接到所述第二节点；

第二开关装置，其在第一端子处连接到第二电流并在第二端子处连接到所述第二节点；

第三开关装置，其在第一端子处接收所述第一电流并在第二端子处连接到所述第一节点；

第四开关装置，其在第一端子处连接到所述第二电流并在第二端子处连接到所述第一节点；

第五开关装置，其在第一端子处接收所述第一电流；

第六开关装置，其在第二端子处连接到所述第五开关装置的第二端子，并且在第一端子处连接到所述第二电流；以及

开关控制模块，其基于二进制数据的第一位和第二位来：

生成被施加给所述第一开关装置和所述第四开关装置的控制端子的第一信号；

生成被施加给所述第二开关装置和所述第三开关装置的控制端子的第二信号；以及

生成被施加给所述第五开关装置和所述第六开关装置的控制端子的第三信号。

14.如权利要求13所述的DAC，进一步包括：

第七开关装置，其在第一端子处接收第三电流并在第二端子处连接到所述第二节点；

第八开关装置，其在第一端子处连接到第四电流并在第二端子处连接到所述第二节点；

第九开关装置，其在第一端子处接收所述第三电流并在第二端子处连接到所述第一节点；

第十开关装置，其在第一端子处连接到所述第四电流并在第二端子处连接到所述第一节点；

第十一开关装置，其在第一端子处接收所述第三电流；

第十二开关装置，其在第二端子处连接到所述第十一开关装置的第二端子，并且在第一端子处连接到第四宿；以及

第二开关控制模块，其基于二进制数据的第三位和第四位来：

生成被施加给所述第七开关装置和所述第十开关装置的控制端子的第四信号；

生成被施加给所述第八开关装置和所述第九开关装置的控制端子的第五信号；以及

生成被施加给所述第十一开关装置和所述第十二开关装置的控制端子的第六信号。

15.如权利要求14所述的DAC，其中：

所述开关控制模块包括生成所述第一信号、所述第二信号和所述第三信号的第一触发器、第二触发器和第一逻辑门；并且

所述第二开关控制模块包括生成所述第四信号、所述第五信号和所述第六信号的第三触发器、第四触发器和第二逻辑门。

16.如权利要求15所述的DAC，其中：

所述第三触发器的输入端被连接到所述第一触发器和所述第二触发器中的第一个的输出端；

所述第四触发器的输入端被连接到所述第一触发器和所述第二触发器中的第二个的输出端；并且

所述第一个和所述第二个是不同的。

17.如权利要求13所述的DAC，其中，所述第一开关装置、所述第二开关装置、所述第三开关装置、所述第四开关装置、所述第五开关装置以及所述第六开关装置是金属氧化物半导体场效应晶体管(MOSFET)。

18.一种系统，包括：

如权利要求13所述的DAC；

差分放大器，其包括连接到所述第一节点的第一输入端，包括连接到所述第二节点的第二输入端，并且包括第一输出端和第二输出端；

第一电阻，其连接在所述第一输入端和所述第一输出端之间；以及

第二电阻，其连接在所述第二输入端和所述第二输出端之间。

19.如权利要求18所述的系统，进一步包括转换控制模块，所述转换控制模块在输入到所述DAC的数字信号是1位信号时，将所述第一电阻和所述第二电阻设置为第一预定值，并且响应于所述数字信号是1.5位信号的判定，将所述第一电阻和所述第二电阻设置为第二预定值。

20.一种系统，包括：，

如权利要求13所述的DAC；

抽头电流模块，其基于第一参考电压生成所述第一电流；

宿电流模块，其基于第二参考电压生成所述第二电流；

电流源参考生成器模块，其基于目标电流生成所述第一参考电压；

电流宿参考生成器模块，其基于所述目标电流生成所述第二参考电压；以及

转换控制模块，其在输入到所述DAC的数字信号是1位信号时，将所述目标电流设置为第一预定电流，并且响应于所述数字信号为1.5位信号的判定，将所述目标电流设置为第二预定电流。

Images