CN103854987B - 伪栅的形成方法、选择性沉积硅的方法和插塞的形成方法 - Google Patents
伪栅的形成方法、选择性沉积硅的方法和插塞的形成方法 Download PDFInfo
- Publication number
- CN103854987B CN103854987B CN201210514547.4A CN201210514547A CN103854987B CN 103854987 B CN103854987 B CN 103854987B CN 201210514547 A CN201210514547 A CN 201210514547A CN 103854987 B CN103854987 B CN 103854987B
- Authority
- CN
- China
- Prior art keywords
- polysilane
- layer
- fin
- silicon
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 58
- 239000010703 silicon Substances 0.000 title claims abstract description 53
- 230000008021 deposition Effects 0.000 title claims abstract description 32
- 229920000548 poly(silane) polymer Polymers 0.000 claims abstract description 170
- 239000004065 semiconductor Substances 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000002955 isolation Methods 0.000 claims abstract description 67
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 57
- 238000004528 spin coating Methods 0.000 claims abstract description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 32
- 238000000151 deposition Methods 0.000 claims abstract description 32
- 239000011261 inert gas Substances 0.000 claims description 32
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 15
- 239000004215 Carbon black (E152) Substances 0.000 claims description 13
- 238000001035 drying Methods 0.000 claims description 13
- 229930195733 hydrocarbon Natural products 0.000 claims description 13
- 150000002430 hydrocarbons Chemical class 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 10
- 230000005660 hydrophilic surface Effects 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 150000001721 carbon Chemical group 0.000 claims description 6
- 230000002209 hydrophobic effect Effects 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- -1 carbon Hydrogen compound Chemical class 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000010148 water-pollination Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 150000001335 aliphatic alkanes Chemical class 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000006184 cosolvent Substances 0.000 description 2
- 230000005661 hydrophobic surface Effects 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种伪栅的形成方法、选择性沉积硅的方法和插塞的形成方法，其中所述伪栅的形成方法包括：提供半导体衬底，所述半导体衬底表面具有凸出的鳍部，所述鳍部之间具有隔离结构，所述隔离结构的顶表面低于所述鳍部的顶表面；在所述鳍部和所述隔离结构表面旋涂聚硅烷层，所述聚硅烷层覆盖所述鳍部和所述隔离结构；对所述聚硅烷层退火，使所述聚硅烷层转化为非晶硅层；刻蚀所述非晶硅层，形成位于所述鳍部和所述隔离结构上的伪栅。本发明的伪栅的形成方法在鳍部和隔离结构上形成的伪栅的顶表面高度相同。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及伪栅的形成方法、选择性沉积硅的方法和插塞的形成方法。
背景技术
MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但当半导体技术进入45纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管（Fin FET）是一种新兴的多栅器件，它一般包括具有高深宽比的半导体鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于所述栅极结构两侧的鳍部内的源/漏区。
在后栅（Gate-last）工艺中，先形成伪栅，后续形成位于所述伪栅两侧的源/漏区后，再去除所述伪栅，形成栅极结构。在鳍式场效应晶体管的形成工艺中，在鳍部和鳍部之间的隔离结构上分别需要形成伪栅，位于所述隔离结构上的伪栅用于后续的器件互联，但由于所述鳍部高于所述隔离结构的表面，使用现有工艺在鳍部和隔离结构上形成的伪栅的顶表面高度不同，增加了后续光刻工艺的难度。
图1示出了现有技术的一种鳍式场效应晶体管的伪栅的结构示意图，包括：半导体衬底100，位于所述半导体衬底100上的凸起的鳍部101；位于所述鳍部101之间，且覆盖所述半导体衬底100表面和所述鳍部101部分侧壁的隔离结构102，所述隔离结构102的顶表面低于所述鳍部101的顶表面；位于所述鳍部101和所述隔离结构102上的伪栅103。由于所述隔离结构102的顶表面低于所述鳍部101的顶表面，位于所述隔离结构102上的伪栅103的顶表面高度低于所述鳍部101上的伪栅103的顶表面高度，导致在后续的光刻工艺中形成的光刻胶层表面凹凸不平，影响光刻精度。为了解决上述问题，现有工艺中通常会采用化学机械抛光的工艺抛光所述伪栅103的高度，使位于所述鳍部101和隔离结构102上的伪栅103的顶表面高度相同，但由于增加了额外的化学机械抛光工艺，增加了器件制备的成本。
现有技术中选择性沉积硅的方法通常为采用硅烷（SiH4）、二氯硅烷（SiH2Cl2）和氯化氢（HCl）前驱气体的化学气相沉积工艺，但是化学气相沉积设备的价格昂贵，例如针对300毫米晶圆的化学气相沉积设备造价为两百万到三百万美元，而针对450毫米晶圆的化学气相沉积设备造价高达四百万到五百万美元，增加了半导体制备工艺的成本。另外，采用化学气相沉积选择性沉积硅的工艺中，沉积温度高达650摄氏度~1150摄氏度，导致半导体器件性能降低。
其他有关鳍式场效应晶体管中伪栅的形成方法，还可以参考US2011/0147812A1的美国专利申请，其公开了一种使用抛光工艺在鳍式场效应晶体管中形成平整的伪栅的方法。
发明内容
本发明解决的问题是现有技术的鳍式场效应晶体管的位于鳍部和隔离结构上的伪栅的顶表面高度不同，现有技术选择性沉积硅的工艺成本高。
为解决上述问题，本发明提供了一种伪栅的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有凸出的鳍部，所述鳍部之间具有隔离结构，所述隔离结构的顶表面低于所述鳍部的顶表面；在所述鳍部和所述隔离结构表面旋涂聚硅烷层，所述聚硅烷层覆盖所述鳍部和所述隔离结构；对所述聚硅烷层退火，使所述聚硅烷层转化为非晶硅层；刻蚀所述非晶硅层，形成位于所述鳍部和所述隔离结构上的伪栅。
可选的，所述聚硅烷的材料为聚乙硅烷和环戊硅烷中的一种或两种。
可选的，所述在鳍部和隔离结构表面旋涂聚硅烷层在惰性气体气氛下进行，所述惰性气体的压强小于500托。
可选的，所述对聚硅烷层退火的温度为250摄氏度~650摄氏度。
可选的，所述对聚硅烷层退火在惰性气体气氛下进行，所述惰性气体的压强小于500托。
可选的，还包括：在所述鳍部和所述隔离结构表面旋涂聚硅烷层前，在所述半导体衬底表面采用化学气相沉积工艺形成多晶硅层或者非晶硅层。
可选的，所述隔离结构为浅沟槽隔离结构。
本发明还提供了一种选择性沉积硅的方法，包括：提供半导体衬底，所述半导体衬底表面具有图形结构，所述图形结构具有亲水性的表面，所述图形结构具有暴露所述半导体衬底表面的开口，所述开口暴露出的半导体衬底表面具有疏水性；在所述半导体衬底表面旋涂聚硅烷溶液，所述聚硅烷溶液具有疏水性，所述聚硅烷溶液填充所述开口；烘干所述聚硅烷溶液，使所述聚硅烷溶液转化为非晶硅。
可选的，所述聚硅烷溶液的溶剂为碳氢化合物。
可选的，所述碳氢化合物的分子中碳原子的个数大于4。
可选的，所述碳氢化合物为C5H12。
可选的，所述聚硅烷溶液的溶质为聚乙硅烷和环戊硅烷中的一种或两种。
可选的，所述在半导体衬底表面旋涂聚硅烷溶液在惰性气体气氛下进行，所述惰性气体的压强小于500托。
可选的，所述烘干聚硅烷溶液的温度为150摄氏度~650摄氏度。
可选的，所述烘干聚硅烷溶液在惰性气体气氛下进行，所述惰性气体的压强小于500托。
可选的，所述烘干聚硅烷溶液的温度为150摄氏度~650摄氏度。
可选的，还包括：在烘干所述聚硅烷溶液使所述聚硅烷溶液转化为非晶硅后，对所述非晶硅退火，使所述非晶硅转化为多晶硅。
可选的，所述退火的温度为300摄氏度~1100摄氏度。
可选的，在所述半导体衬底表面旋涂聚硅烷溶液前，使用氢氟酸溶液对所述半导体衬底表面进行处理。
本发明还提供了一种半导体器件中插塞的形成方法，包括：提供半导体器件，所述半导体器件具有疏水性的接触区，所述半导体器件上具有介质层，所述介质层具有暴露所述接触区的通孔，所述介质层具有亲水性的表面；在所述半导体器件表面旋涂聚硅烷溶液，所述聚硅烷溶液具有疏水性，所述聚硅烷溶液填充所述通孔；烘干所述聚硅烷溶液，使所述聚硅烷溶液转化为硅插塞。
与现有技术相比，本发明的技术方案具有以下优点：
在形成伪栅的过程中，在所述鳍部和所述隔离结构表面旋涂聚硅烷层，所述聚硅烷层覆盖所述鳍部和所述隔离结构，由于聚硅烷为液态，台阶覆盖能力强，所述聚硅烷可以填充由于所述鳍部和所述隔离结构的高度差所形成的凹面，使形成的聚硅烷层具有平整的表面。接着对所述聚硅烷层退火，使所述聚硅烷层转化为非晶硅层，刻蚀所述非晶硅层，形成伪栅，由于所述聚硅烷层具有平整的表面，退火后形成的非晶硅层也具有平整的表面，刻蚀所述非晶硅层后，位于所述鳍部和所述隔离结构上的伪栅的顶表面高度相同。
在选择性沉积硅的过程中，在所述半导体衬底表面旋涂聚硅烷溶液，所述聚硅烷溶液具有疏水性，由于所述图形结构的开口暴露出的半导体衬底表面也具有疏水性，根据相似相溶原理，相同极性的分子之间更容易结合，在旋涂聚硅烷溶液的过程中，所述聚硅烷溶液可以填充所述开口。而由于所述图形结构的表面具有亲水性，所述聚硅烷溶液不会形成于所述图形结构的顶表面上，实现了在所述半导体衬底表面选择性沉积硅的目的，降低了工艺成本。
在半导体器件中形成插塞的过程中，由于采用了与上述选择性外延硅的方法相似的工艺，也具有工艺成本低的优点。
附图说明
图1是现有技术的鳍式场效应晶体管的伪栅的结构示意图；
图2至图5是本发明第一实施例的伪栅的形成过程的剖面结构示意图；
图6至图8是本发明第二实施例的选择性沉积硅的过程的剖面结构示意图；
图9至图10是本发明第三实施例的半导体器件中插塞的形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术的鳍式场效应晶体管的位于鳍部和隔离结构上的伪栅顶表面高度不同，现有技术选择性沉积硅的工艺成本高。
本发明的发明人研究了现有工艺形成鳍式场效应晶体管的伪栅的形成方法，发现现有工艺形成的鳍式场效应晶体管的位于鳍部和隔离结构上的伪栅顶表面高度不同，主要原因为在形成伪栅材料层时，所述伪栅材料层的填充效果不佳，造成位于所述鳍部和所述隔离结构上的伪栅材料层高度不同，后续刻蚀所述伪栅材料层，形成的位于所述鳍部和所述隔离结构上的伪栅顶表面高度不同。本发明的发明人还研究了现有工艺选择性沉积硅的工艺，发现聚硅烷的碳氢化合物溶液具有疏水性，根据相似相溶原理，相同极性的分子之间更容易结合，聚硅烷溶液较易在疏水性表面形成，而较难在亲水性表面形成，因此可以应用于选择性外延硅的工艺。
基于以上研究，本发明的发明人提出了一种伪栅的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有凸出的鳍部，所述鳍部之间具有隔离结构，所述隔离结构的顶表面低于所述鳍部的顶表面；在所述鳍部和所述隔离结构表面旋涂聚硅烷层，所述聚硅烷层覆盖所述鳍部和所述隔离结构；对所述聚硅烷层退火，使所述聚硅烷层转化为非晶硅层；刻蚀所述非晶硅层，形成位于所述鳍部和所述隔离结构上的伪栅。上述技术方案中，在所述鳍部和所述隔离结构表面旋涂聚硅烷层，由于聚硅烷为液态，填充能力好，所述聚硅烷可以填充由于所述鳍部和所述隔离结构的高度差所形成的凹面，使形成的聚硅烷层具有平整的表面。后续对所述聚硅烷层退火，使所述聚硅烷层转化为非晶硅层，刻蚀所述非晶硅层，形成伪栅后，位于所述鳍部和所述隔离结构上的伪栅的顶表面高度相同。
本发明的发明人提出了一种选择性沉积硅的方法，包括：提供半导体衬底，所述半导体衬底表面具有图形结构，所述图形结构具有亲水性的表面，所述图形结构具有暴露所述半导体衬底表面的开口，所述开口暴露出的半导体衬底表面具有疏水性；在所述半导体衬底表面旋涂聚硅烷溶液，所述聚硅烷溶液具有疏水性，所述聚硅烷溶液填充所述开口；烘干所述聚硅烷溶液，使所述聚硅烷溶液转化为非晶硅。上述技术方案中，在所述半导体衬底表面旋涂聚硅烷溶液，所述聚硅烷溶液具有疏水性，由于所述图形结构的开口暴露出的半导体衬底表面也具有疏水性，根据相似相溶原理，相同极性的分子之间更容易结合，在旋涂聚硅烷溶液的过程中，所述聚硅烷溶液可以填充所述开口。而由于所述图形结构的表面具有亲水性，所述聚硅烷溶液不会形成于所述图形结构的顶表面上，实现了在所述半导体衬底表面选择性沉积硅的目的，降低了工艺成本。
本发明的发明人还提出了一种半导体器件中插塞的形成方法，包括：提供半导体器件，所述半导体器件具有疏水性的接触区，所述半导体器件上具有介质层，所述介质层具有暴露所述接触区的通孔，所述介质层具有亲水性的表面；在所述半导体器件表面旋涂聚硅烷溶液，所述聚硅烷溶液具有疏水性，所述聚硅烷溶液填充所述通孔；烘干所述聚硅烷溶液，使所述聚硅烷溶液转化为硅插塞。在半导体器件中形成插塞的过程中，由于采用了与上述选择性外延硅的方法相似的工艺，也具有工艺成本低的优点。
下面结合附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚。
第一实施例
图2至图5是本发明第一实施例的伪栅的形成过程的剖面结构示意图。
请参考图2，提供半导体衬底200，所述半导体衬底200表面具有凸出的鳍部201，所述鳍部201之间具有隔离结构202，所述隔离结构202的顶表面低于所述鳍部201的顶表面。
在采用后栅（Gate-last）工艺形成MOS晶体管的工艺过程中，需要先形成伪栅，后续形成位于所述伪栅两侧的源/漏区和其他结构后，再去除伪栅，形成栅极结构。所述半导体衬底200为本实施例中采用后栅工艺形成鳍式场效应晶体管的工艺平台，所述半导体衬底200可以是硅或者绝缘体上硅(SOI），所述半导体衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗。所述半导体衬底200表面具有凸出的鳍部201，所述鳍部201与所述半导体衬底200的连接方式可以是一体的，例如所述鳍部201是通过对所述半导体衬底200刻蚀后形成的凸起结构。所述鳍部201后续用于形成鳍式场效应管的源/漏区和沟道区域。所述鳍部201之间具有隔离结构202，所述鳍部隔离结构202的顶表面低于所述鳍部201的顶表面。在本实施例中，所述隔离结构202为浅沟槽隔离结构（STI），所述浅沟槽隔离结构用于隔离所述半导体衬底200中的有源区，所述浅沟槽隔离结构的材料为氧化硅，所述浅沟槽隔离结构的形成方法可参考现有工艺，在此不再赘述。
请参考图3，在所述鳍部201和所述隔离结构202表面旋涂聚硅烷层203，所述聚硅烷层203覆盖所述鳍部201和所述隔离结构202。
具体的，在低压、惰性气体气氛下在所述半导体衬底200表面旋涂聚硅烷层203，所述的惰性气体可以为He、Ne、Ar中的一种或几种，所述的惰性气体的压强小于500托，例如可以是450托、350托或250托等。在低压、惰性气体气氛下，旋涂形成聚硅烷层203，可以减少对聚硅烷层203的氧化、有利于形成平整的聚硅烷层203表面。
所述的聚硅烷层203的材料为聚乙硅烷（Polydihydrosilance）和环戊硅烷（Cycropentasilance）中的一种或两种。由于所述聚乙硅烷和环戊硅烷为液态，具有较好的台阶覆盖能力，在旋涂过程中，所述聚硅烷材料可以填充由于所述鳍部201和所述隔离结构202的高度差所形成的凹面，使形成的聚硅烷层203具有平整的表面。后续对所述聚硅烷层203退火，使所述聚硅烷层203转化为非晶硅层，由于所述聚硅烷层203具有平整的表面，退火后形成的非晶硅层也具有平整的表面，刻蚀所述非晶硅层形成伪栅，位于所述鳍部和所述隔离结构上的伪栅的顶表面高度相同。
在本发明的另一实施例中，在所述鳍部和所述隔离结构表面旋涂聚硅烷层前，在所述半导体衬底表面采用化学气相沉积工艺形成多晶硅层或者非晶硅层。所述多晶硅层或者非晶硅层可以抬高所述半导体衬底的表面，后续刻蚀形成伪栅时所述多晶硅层或者非晶硅层构成伪栅的一部分，可以减小需要形成的聚硅烷层的厚度，解决旋涂工艺形成聚硅烷层厚度较小的缺陷，同时也减少了聚硅烷材料的用量。
请参考图4，对所述聚硅烷层203退火，使所述聚硅烷层203转化为非晶硅层204，图中使用虚线标示出了退火前所述聚硅烷层203的结构。
具体的，在低压、惰性气体气氛下对所述聚硅烷层203退火，所述的惰性气体可以为He、Ne、Ar中的一种或几种，所述的惰性气体的压强小于500托，例如可以是450托、350托或250托等。所述对聚硅烷层203退火的温度为250摄氏度~650摄氏度，例如所述退火温度为400摄氏度或者560摄氏度。在低压、惰性气体气氛下对所述聚硅烷层203退火，可以减少对所述聚硅烷层203的氧化、有利于形成的非晶硅层的表面平整度。
在对所述聚硅烷层203的退火过程中，聚硅烷材料中的硅原子固化重组形成非晶硅层204，碳原子和氢原子生成挥发性副产物排出退火腔室外。对所述聚硅烷层203退火，使所述聚硅烷层转化为非晶硅层204后，所述非晶硅层的厚度小于所述聚硅烷层203的厚度。另外，由于所述聚硅烷层203通过旋涂工艺形成，具有平整的表面，所述非晶硅层204在退火后也具有平整的表面。
请参考图5，刻蚀所述非晶硅层204（请参考图4），形成位于所述鳍部201和所述隔离结构202上的伪栅205。
具体的，在所述非晶硅层204表面形成掩膜层（未示出），所述掩膜层具有暴露部分所述鳍部201和部分所述隔离结构202的开口（未示出），沿所述开口刻蚀所述非晶硅层204，形成伪栅205，去除所述掩膜层。
由于所述非晶硅层204具有平整的表面，刻蚀所述非晶硅层204形成伪栅205，位于所述鳍部201和所述隔离结构202上的伪栅205的顶表面高度相同。
本实施例的伪栅的形成方法具有使位于所述鳍部201和所述隔离结构202上的伪栅205顶表面高度相同的优点
第二实施例
图6至图8是本发明第二实施例的选择性沉积硅的过程的剖面结构示意图。
请参考图6，提供半导体衬底300，所述半导体衬底300表面具有图形结构301，所述图形结构301具有亲水性的表面，所述图形结构301具有暴露所述半导体衬底300表面的开口302，所述开口302暴露出的半导体衬底300表面具有疏水性。
具体的，所述半导体衬底300可以是硅或者绝缘体上硅（SOI），所述半导体衬底300也可以是锗、锗硅、砷化镓或者绝缘体上锗。所述半导体衬底300内部可以具有半导体结构，例如半导体晶体管、介质层和金属互联结构中的一种或几种。所述半导体衬底300表面具有图形结构301，所述图形结构301具有亲水性的表面，例如所述图形结构301为氧化硅结构、氮化硅结构和氮氧化硅结构中的一种或几种。所述图形结构301具有暴露所述半导体衬底300表面的开口302，所述开口302通常为对所述图形结构301刻蚀后形成，所述开口302暴露出的半导体衬底300表面具有疏水性。本实施例中，所述半导体衬底300为硅衬底，所述半导体衬底300的整个表面都具有疏水性。在本发明的其他实施例中，仅所述开口302暴露出的半导体衬底300表面具有疏水性，其余部分具有亲水性，例如所述半导体衬底300为表面具有氧化硅层的硅衬底，在形成所述开口302的工艺中，去除所述开口302暴露出的具有亲水性的氧化硅层，使所述开口302暴露出具有疏水性的硅衬底表面。
请参考图7，在所述半导体衬底300表面旋涂聚硅烷溶液303，所述聚硅烷溶液303具有疏水性，所述聚硅烷溶液303填充所述开口302（请参考图6）。
具体的，在低压、惰性气体气氛下在所述半导体衬底300表面旋涂聚硅烷溶液303，所述的惰性气体可以为He、Ne、Ar中的一种或几种，所述惰性气体的压强小于500托，例如可以是400托、300托或200托等。在低压、惰性气体气氛下，旋涂聚硅烷溶液303，可以减少对聚硅烷溶液303的氧化。
所述聚硅烷溶液303的溶剂为碳氢化合物（Hydrocarbon），由于所述碳氢化合物为非极性分子，所以所述聚硅烷溶液303具有疏水性。所述碳氢化合物的分子中碳原子的个数大于4，当所述碳氢化合物的分子中碳原子的个数大于4时，可以更好的溶解聚硅烷溶质。本实施例中，所述聚硅烷溶液303的溶剂为C5H12，所述聚硅烷溶液303的溶质为聚乙硅烷（Polydihydrosilance）和环戊硅烷（Cycropentasilance）中的一种或两种。
由于所述聚硅烷溶液303具有疏水性，且所述开口302暴露出的半导体衬底300表面也具有疏水性，根据相似相溶原理，相同极性的分子之间更容易结合，在旋涂聚硅烷溶液303的过程中，所述聚硅烷溶液303可以填充所述开口302。而由于所述图形结构301的表面具有亲水性，所述聚硅烷溶液303不会形成于所述图形结构301的顶表面，所述聚硅烷溶液303与所述图形结构302侧壁的接触角大于90度，使填充所述开口302的聚硅烷溶液303凸起的弧形顶表面。由于所述聚硅烷溶液303仅形成于所述开口302内，后续烘干所述聚硅烷溶液303后形成的非晶硅也仅位于所述开口302内。
在本发明的其他实施例中，在所述半导体衬底表面旋涂聚硅烷溶液前，使用氢氟酸溶液对所述半导体衬底表面进行处理。使用氢氟酸溶液处理所述半导体衬底表面，可以去除所述半导体衬底表面的自然氧化层，使所述半导体衬底表面的疏水性更强。
请参考图8，烘干所述聚硅烷溶液303（请参考图7），使所述聚硅烷溶液303转化为非晶硅304。
具体的，在低压、惰性气体气氛下对所述聚硅烷溶液303进行烘干，所述惰性气体可以为He、Ne、Ar中的一种或几种，所述惰性气体的压强小于500托，例如可以是400托、300托或者200托等。所述烘干聚硅烷溶液303的温度为150摄氏度~650摄氏度，例如所述退火温度为250摄氏度、350摄氏度、450摄氏度或者550摄氏度等。需要说明的是，所述烘干聚硅烷溶液303的温度的选取需要综合考虑所述碳氢化合物溶剂的沸点温度，以增加烘干的效率。在低压、惰性气体气氛下对所述聚硅烷溶液303退火，可以减少对所述聚硅烷溶液303的氧化。
对所述聚硅烷溶液303退火的过程中，聚硅烷溶质中的硅原子固化重组形成非晶硅304，碳氢化合物溶剂和聚硅烷溶质中的碳原子和氢原子生成挥发性副产物排出工艺腔室之外。烘干所述聚硅烷溶液303，使所述聚硅烷溶液303转化为非晶硅304后，所述非晶硅304的厚度小于所述聚硅烷溶液303的厚度。所述非晶硅304的厚度值与所述聚硅烷溶液303中硅原子的含量有关，因此可以通过控制所述聚硅烷溶液303中聚硅烷溶质的含量来调节硅原子的含量，达到控制所述非晶硅304的厚度的目的。由于聚硅烷溶液303仅形成于所述开口内，烘干所述聚硅烷溶液303后形成的非晶硅304也仅位于所述开口内，实现了在所述半导体衬底300表面选择性沉积硅的目的，降低了陈本。
在本发明的其他实施例中，在烘干所述聚硅烷溶液使所述聚硅烷溶液转化为非晶硅后，对所述非晶硅退火，使所述非晶硅转化为多晶硅。所述退火工艺在惰性气体气氛下进行，所述惰性气体的压强小于500托，所述退火的温度为300摄氏度~1100摄氏度，例如所述退火温度为400摄氏度、560摄氏度、800摄氏度或者1000摄氏度。对所述非晶硅退火可以使非晶硅中的硅原子成核生长，形成具有较大晶粒的多晶硅，增加了所述选择性沉积硅方法的应用场合。
本实施例的选择性沉积硅的方法具有工艺简单、成本低廉的优点。
第三实施例
图9至图10是本发明第三实施例的半导体器件中插塞的形成过程的剖面结构示意图。
请参考图9，提供半导体器件400，所述半导体器件400具有疏水性的接触区404，所述半导体器件400上具有介质层401，所述介质层401具有暴露所述接触区404的通孔402，所述介质层401具有亲水性的表面。
本实施例中，所述半导体器件400为DRAM器件中的MOS晶体管，所述疏水性的接触区404为MOS晶体管的源/漏区。所述介质层401的材料为氧化硅，氧化硅的表面具有亲水性，所述介质层401覆盖所述MOS晶体管的栅极结构403，所述介质层401具有暴露所述源/漏区的通孔402，所述MOS晶体管的源/漏区的材料为硅，具有疏水性。
请参考图10，在所述半导体器件400表面旋涂聚硅烷溶液，所述聚硅烷溶液具有疏水性，所述聚硅烷溶液填充所述通孔402；烘干所述聚硅烷溶液，使所述聚硅烷溶液转化为硅插塞405。
本实施例在半导体器件中形成插塞的方法与第二实施例的选择性外延硅的方法相似，也具有工艺成本低的优点，具体工艺可以参考第二实施例，在此不再赘述。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (20)
1.一种伪栅的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有凸出的鳍部，所述鳍部之间具有隔离结构，所述隔离结构的顶表面低于所述鳍部的顶表面；
在所述鳍部和所述隔离结构表面旋涂液体聚硅烷层，所述聚硅烷层覆盖所述鳍部和所述隔离结构；
对所述聚硅烷层退火，使所述聚硅烷层转化为非晶硅层；
刻蚀所述非晶硅层，形成位于所述鳍部和所述隔离结构上的伪栅。
2.如权利要求1所述的伪栅的形成方法，其特征在于，所述聚硅烷的材料为聚乙硅烷和环戊硅烷中的一种或两种。
3.如权利要求1所述的伪栅的形成方法，其特征在于，所述在鳍部和隔离结构表面旋涂聚硅烷层在惰性气体气氛下进行，所述惰性气体的压强小于500托。
4.如权利要求1所述的伪栅的形成方法，其特征在于，所述对聚硅烷层退火的温度为250摄氏度～650摄氏度。
5.如权利要求1所述的伪栅的形成方法，其特征在于，所述对聚硅烷层退火在惰性气体气氛下进行，所述惰性气体的压强小于500托。
6.如权利要求1所述的伪栅的形成方法，其特征在于，还包括：在所述鳍部和所述隔离结构表面旋涂液体聚硅烷层前，在所述半导体衬底表面采用化学气相沉积工艺形成多晶硅层或者非晶硅层。
7.如权利要求1所述的伪栅的形成方法，其特征在于，所述隔离结构为浅沟槽隔离结构。
8.一种选择性沉积硅的方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有图形结构，所述图形结构具有亲水性的表面，所述图形结构具有暴露所述半导体衬底表面的开口，所述开口暴露出的半导体衬底表面具有疏水性；
在所述半导体衬底表面旋涂聚硅烷溶液，所述聚硅烷溶液具有疏水性，所述聚硅烷溶液填充所述开口；
烘干所述聚硅烷溶液，使所述聚硅烷溶液转化为非晶硅。
9.如权利要求8所述的选择性沉积硅的方法，其特征在于，所述聚硅烷溶液的溶剂为碳氢化合物。
10.如权利要求9所述的选择性沉积硅的方法，其特征在于，所述碳氢化合物的分子中碳原子的个数大于4。
11.如权利要求10所述的选择性沉积硅的方法，其特征在于，所述碳氢化合物为C5H12。
12.如权利要求8所述的选择性沉积硅的方法，其特征在于，所述聚硅烷溶液的溶质为聚乙硅烷和环戊硅烷中的一种或两种。
13.如权利要求8所述的选择性沉积硅的方法，其特征在于，所述在半导体衬底表面旋涂聚硅烷溶液在惰性气体气氛下进行，所述惰性气体的压强小于500托。
14.如权利要求8所述的选择性沉积硅的方法，其特征在于，所述烘干聚硅烷溶液的温度为150摄氏度～650摄氏度。
15.如权利要求8所述的选择性沉积硅的方法，其特征在于，所述烘干聚硅烷溶液在惰性气体气氛下进行，所述惰性气体的压强小于500托。
16.如权利要求15所述的选择性沉积硅的方法，其特征在于，所述烘干聚硅烷溶液的温度为150摄氏度～650摄氏度。
17.如权利要求8所述的选择性沉积硅的方法，其特征在于，还包括：在烘干所述聚硅烷溶液使所述聚硅烷溶液转化为非晶硅后，对所述非晶硅退火，使所述非晶硅转化为多晶硅。
18.如权利要求17所述的选择性沉积硅的方法，其特征在于，所述退火的温度为300摄氏度～1100摄氏度。
19.如权利要求8所述的选择性沉积硅的方法，其特征在于，还包括：在所述半导体衬底表面旋涂聚硅烷溶液前，使用氢氟酸溶液对所述半导体衬底表面进行处理。
20.一种半导体器件中插塞的形成方法，其特征在于，包括：
提供半导体器件，所述半导体器件具有疏水性的接触区，所述半导体器件上具有介质层，所述介质层具有暴露所述接触区的通孔，所述介质层具有亲水性的表面；
在所述半导体器件表面旋涂聚硅烷溶液，所述聚硅烷溶液具有疏水性，所述聚硅烷溶液填充所述通孔；
烘干所述聚硅烷溶液，使所述聚硅烷溶液转化为硅插塞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210514547.4A CN103854987B (zh) | 2012-12-04 | 2012-12-04 | 伪栅的形成方法、选择性沉积硅的方法和插塞的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210514547.4A CN103854987B (zh) | 2012-12-04 | 2012-12-04 | 伪栅的形成方法、选择性沉积硅的方法和插塞的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103854987A CN103854987A (zh) | 2014-06-11 |
| CN103854987B true CN103854987B (zh) | 2017-08-25 |
Family
ID=50862496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210514547.4A Active CN103854987B (zh) | 2012-12-04 | 2012-12-04 | 伪栅的形成方法、选择性沉积硅的方法和插塞的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103854987B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990094B (zh) * | 2015-02-05 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 一种psm对准标记结构的制备方法 |
| KR20170134089A (ko) * | 2016-05-27 | 2017-12-06 | 세메스 주식회사 | 기판 처리 방법 및 장치 |
| CN111403285B (zh) * | 2020-03-05 | 2023-08-11 | 上海华力集成电路制造有限公司 | 鳍式场效晶体管应力工程优化及其的制作方法 |
| CN111403284B (zh) * | 2020-03-05 | 2023-08-11 | 上海华力集成电路制造有限公司 | 鳍式场效晶体管应力工程优化及其的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1457085A (zh) * | 2002-04-22 | 2003-11-19 | 精工爱普生株式会社 | 高级硅烷组合物及使用该组合物的硅膜形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1114841A (ja) * | 1997-06-20 | 1999-01-22 | Hitachi Ltd | オルガノシリコンナノクラスター及びその製造方法 |
| JP2007109966A (ja) * | 2005-10-14 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4169073B2 (ja) * | 2006-03-13 | 2008-10-22 | ソニー株式会社 | 薄膜半導体装置および薄膜半導体装置の製造方法 |
| US8334184B2 (en) * | 2009-12-23 | 2012-12-18 | Intel Corporation | Polish to remove topography in sacrificial gate layer prior to gate patterning |
-
2012
- 2012-12-04 CN CN201210514547.4A patent/CN103854987B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1457085A (zh) * | 2002-04-22 | 2003-11-19 | 精工爱普生株式会社 | 高级硅烷组合物及使用该组合物的硅膜形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103854987A (zh) | 2014-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7767541B2 (en) | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods | |
| US8895446B2 (en) | Fin deformation modulation | |
| JP5230737B2 (ja) | 異なる高さの隣接シリコンフィンを製造する方法 | |
| US9112052B2 (en) | Voids in STI regions for forming bulk FinFETs | |
| US20110097889A1 (en) | STI Shape Near Fin Bottom of Si Fin in Bulk FinFET | |
| US9831098B2 (en) | Methods for fabricating integrated circuits using flowable chemical vapor deposition techniques with low-temperature thermal annealing | |
| JPH08335678A (ja) | 半導体装置の製造方法 | |
| WO2018040865A1 (zh) | Vdmos器件及其制造方法 | |
| CN103854987B (zh) | 伪栅的形成方法、选择性沉积硅的方法和插塞的形成方法 | |
| JP2020061577A (ja) | 局地化されたシリコンエピタキシャルシード形成によるバルクウェハにおける隔離された半導体層 | |
| CN104124195B (zh) | 沟槽隔离结构的形成方法 | |
| CN104332410B (zh) | 一种鳍式场效应晶体管的制造方法 | |
| TW201135852A (en) | Structure and method for post oxidation silicon trench bottom shaping | |
| CN107492521A (zh) | 半导体结构及形成方法 | |
| JP3877672B2 (ja) | 半導体装置の製造方法 | |
| CN105655285A (zh) | 沟槽隔离结构及其形成方法 | |
| TW202038379A (zh) | 半導體裝置的製造方法 | |
| CN104217957B (zh) | 晶体管及其形成方法 | |
| CN106571298A (zh) | 半导体结构的形成方法 | |
| US10170330B2 (en) | Method for recessing a carbon-doped layer of a semiconductor structure | |
| CN113675143B (zh) | 埋入式字线结构制备方法 | |
| CN109755172B (zh) | 浅沟槽隔离结构、半导体器件及其制造方法 | |
| JP2004152851A (ja) | 半導体装置の製造方法 | |
| CN117637597B (zh) | 一种半导体结构的制作方法 | |
| TWI832259B (zh) | 奈米結構電晶體裝置及半導體裝置之形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |