CN103848390B

CN103848390B - 具有自适应性衬底间接合的mems结构

Info

Publication number: CN103848390B
Application number: CN201310067441.9A
Authority: CN
Inventors: 梁凯智; 李久康; 林宗贤; 李德浩; 朱家骅
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2012-11-30
Filing date: 2013-03-04
Publication date: 2016-12-28
Anticipated expiration: 2033-03-04
Also published as: CN103848390A; US9133017B2; US8748205B1; US20140353776A1; US20140151821A1

Abstract

本发明公开了具有自适应性衬底间接合的MEMS结构。公开了一种包含多个结合的衬底的MEMS结构和形成该MEMS结构的方法。示例性MEMS结构包括具有底面的第一衬底和具有与第一衬底的底面基本上平行的顶面的第二衬底。第一衬底的底面通过锚固件与第二衬底的顶面连接，从而使得锚固件未延伸穿过第一衬底的底面或第二衬底的顶面。该MEMS结构可以包括接触第一衬底的底面并且被塑造成至少部分地包围锚固件的接合层。

Description

具有自适应性衬底间接合的MEMS结构

技术领域

本发明大体上涉及MEMS结构，更具体而言，涉及包含一个以上的接合衬底的结构以及形成该结构的方法。

背景技术

半导体集成电路(IC)产业经历了快速发展。在IC发展过程中，功能密度(即每芯片面积上互连器件的数量)通常增加而几何尺寸(即使用制造工艺可以做出的最小的元件(或线))降低。通常这种按比例缩小工艺通过提高生产效率和降低相关成本而带来益处。然而，这种按比例缩小也伴随着包含这些IC的器件的设计和制造方面的复杂度的增加，因此，为了实现这些进步，在器件设计方面需要同样的发展。

与功能密度方面的进步同时发生的是，微电子机械系统(MEMS)器件方面的发展已经带来了尺寸比以前可实现的尺寸小得多的全新的器件和结构。可以构造MEMS器件以执行各种任务，包括发电、光投射、力感应、转换和运动。形成这些器件可能涉及在传统电路设计中很少见到的技术，该技术可以结合多个衬底和各种新颖的工艺和材料。同样，进步取决于器件设计和制造方面的不断发展。

仅仅作为一个实例，一些MEMS器件包含多个衬底。取决于如何接合衬底，连接点和连接结构可能实施严格的设计规则。虽然用于接合衬底和形成包含多个衬底的结构的现有技术在大体上已经是足够的，但是它们在所有方面尚不是完全令人满意的。

发明内容

为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种MEMS器件，包括：具有底面的第一衬底；和具有与所述第一衬底的底面基本上平行的顶面的第二衬底，其中所述第一衬底的底面通过锚固件与所述第二衬底的顶面连接，以及其中所述锚固件未延伸穿过所述第一衬底的底面或所述第二衬底的顶面。

所述的器件还包括接触所述第一衬底的底面的接合层，其中所述接合层至少部分地包围所述锚固件。在上述器件的一个实施例中，所述锚固件和所述接合层每一个都包括多晶硅。

在所述的器件中，所述锚固件限定所述第一衬底的悬挂部分。在上述器件的一个实施例中，所述第一衬底的悬挂部分是悬臂式的。

在所述的器件中，所述第一衬底还具有与所述底面相对的顶面；电路器件还包括具有与所述第一衬底的顶面基本上平行的底面的第三衬底；其中所述第三衬底的底面通过第二锚固件与所述第一衬底的顶面连接。在上述器件的一个具体实施例中，所述第二锚固件包括共晶接合材料。

根据本发明的另一方面，提供了一种形成MEMS器件的方法，包括：接收第一衬底；接收具有一个或多个介电层的第二衬底；蚀刻所述一个或多个介电层中的至少一个介电层以限定凹槽；在所述一个或多个介电层上形成接合层，其中形成所述接合层包括形成被所述凹槽限定的锚固件；将所述第一衬底结合至所述接合层；以及去除所述一个或多个介电层中的至少一个介电层以释放所述第一衬底的一部分。

所述的方法还包括蚀刻所述第一衬底以限定悬挂结构，其中，去除所述一个或多个介电层中的至少一个介电层释放所述悬挂结构的一部分。

在所述的方法中，结合所述第一衬底包括在所述接合层和所述第一衬底之间形成熔融接合。

所述的方法还包括：在所述第一衬底上形成衬底连接件；以及通过所述衬底连接件将第三衬底结合至所述第一衬底。在上述方法的一个具体实施例中，结合所述第三衬底包括实施共晶结合工序以将所述衬底连接件结合至所述第三衬底。

所述的方法还包括在将所述第一衬底结合至所述接合层之前蚀刻所述接合层。在上述方法的一个具体实施例中，所述蚀刻限定接触所述第二衬底的释放部分的阻止件。

根据本发明的又一方面，提供了一种形成MEMS器件的方法，包括：接收具有底面的第一衬底和具有顶面的第二衬底；以及通过锚固件将所述第一衬底的底面结合至所述第二衬底的顶面从而使得所述第一衬底的底面与所述第二衬底的顶面基本上平行，其中所述接合包括：蚀刻所述第二衬底的牺牲层以形成蚀刻凹槽；在所述蚀刻凹槽内至少部分地形成所述锚固件，其中所述锚固件未延伸穿过所述第一衬底的底面或所述第二衬底的顶面；以及去除所述牺牲层。

在所述的方法中，去除所述牺牲层建立所述第一衬底的悬挂区。在上述方法的一个具体实施例中，所述第一衬底的悬挂区是悬臂式的。

在所述的方法中，所述结合还包括将所述第一衬底熔融接合至所述锚固件。

所述的方法还包括：在所述第一衬底上形成衬底连接件；以及通过所述衬底连接件将第三衬底结合至所述第一衬底。在上述方法的一个具体实施例中，结合所述第三衬底包括实施共晶接合工序以将所述衬底连接件结合至所述第三衬底。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。

图1是根据本发明的多方面的MEMS结构的一部分的透视图。

图2是根据本发明的多方面的形成MEMS元件的方法的流程图。

图3至图10是根据本发明的多方面的经历形成方法的MEMS元件的截面侧视图。

具体实施方式

为了说明本文的发明构思，以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。例如，在下面的描述中第一部件在第二部件上或者上方的形成可以包括其中第一和第二部件以直接接触形成的实施例，并且也可以包括其中可以在第一和第二部件之间形成额外的部件，使得第一和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参照数字和/或字母。这种重复是为了简明和清楚，而且其本身没有规定所述各种实施例和/或配制之间的关系。

另外，为了便于描述可以在本文中使用空间相对位置的术语，例如“在...之下”、“在...下方”、“下”、“在...上方”、“上”等以说明附图中示出的一个元件或部件与另一个(些)元件或部件的关系。这些空间相对术语意图涵盖使用或操作中的器件的除了附图中描绘的方位之外的不同方位。例如，如果附图中的器件发生翻转，描述为在其他元件或部件“下方”或“之下”的元件的方向可以被定为在其他元件或部件的“上方”。因此，示例性的术语“在...下方”可以涵盖上方和下方两种方位。装置可以以其他方式定向(旋转90度或处于其他方位)并且可以同样地对本发明使用的空间相对描述符做出相应的解释。

图1是根据本发明的多方面的MEMS结构的一部分的透视图。为了简明简化了图1。MEMS结构100仅仅是其中两个或两个以上的衬底被结合起来的一类MEMS元件的一个实例。虽然本发明通常涉及的是在挂梁结构(suspended beam)的情况下，但是本文公开的原理同样适用于包含结合的衬底的其他MEMS结构。本领域技术人员应该认识到这些原理的应用，而且这些应用和结构都被考虑在内和提供。

MEMS结构100是在微加速计、微陀螺仪、压力传感器、开关、共振器和其他应用中出现的典型元件。在示出的实施例中，由MEMS衬底104形成的挂梁102或悬臂与载体衬底106和电路衬底或覆盖衬底108连接，其可以包括一个或多个金属布线层。锚固件(anchor)110和112(示出的两种类型)固定和支撑彼此相关的衬底。在一些实施例中，锚固件被配置成允许挂梁102相对于电路衬底108和载体衬底106弯曲。弯曲可以以在电路衬底108的表平面中，远离衬底108的表平面，和/或与衬底108的表面平行的方式发生。在一些实施例中，在电路衬底108和/或载体衬底106中形成腔114以实现挂梁102的较大运动。在一些实施例中，诸如包含弯曲梁102的那些实施例，锚固件110和112被设计和配置成承受由梁102的运动引起的力和变形。在一些实施例中，代替将锚固件沉入衬底内，锚固件与衬底的平坦表面一起齐平。这种设计可以避免衬底蚀刻步骤和CMP步骤。它们还可以避免由蚀刻导致的弱化衬底的完整性，这是电气故障和结构故障的已知原因。由于衬底未受损，可以放宽设计规则从而带来新的锚固件形状和新的MEMS结构。这些优势仅仅是示例性的，而且没有一个优势与任何特定的实施例相关或是任何特定的实施例所必需的。

参照图2至图10公开了形成MEMS元件的方法以及该元件本身。图2是根据本发明的多方面形成MEMS元件的方法200的流程图。应该理解，可以在方法200之前、期间和之后提供其他步骤，而且对于该方法的其他实施例，所描述的一些步骤可以被替换或删除。图3至图10是根据本发明的多方面的经历形成方法的MEMS元件300的截面侧视图。

参照框202和图3，接收载体衬底106。载体衬底106用于辅助其他晶圆的加工，并且可以基于机械刚度、热力学相容性、表面质量、组成和/或其他特性选择载体衬底106。载体衬底106可以包括诸如硅或锗的元素半导体和/或诸如硅锗、碳化硅、砷化镓、砷化铟、氮化镓和磷化铟的化合物半导体。其他示例性材料包括合金半导体，诸如碳化硅锗、磷化砷镓和磷化铟镓。载体衬底106可以具有限定在其内的一个或多个层。在一些实施例中，衬底层包括外延层。在一个这样的实施例中，衬底包括位于块状半导体上面的外延层。其他层状衬底包括绝缘体上半导体(SOI)衬底。在一个这样的SOI衬底中，衬底106包括通过诸如注氧隔离(SIMOX)的工艺形成的埋氧(BOX)层。载体衬底106可以包括非半导体材料，包括钠钙玻璃、熔融石英、熔凝石英、氟化钙(CaF₂)和/或其他合适的材料。

虽然载体衬底106通常被认为是在加工过程中使用的支撑件，但是在一些实施例中，载体衬底106包括在其上形成的一种或多种有源器件。因此，载体衬底106可以包括掺杂区、栅极结构、隔离结构、互连层和本领域技术人员已知的其他有源器件元件。

载体衬底106可以具有在衬底106上形成的一个或多个介电层。在示出的实施例中，介电层包括内介电层302、阻挡介电层304和牺牲介电层306。介电层可以包括诸如氧化硅的氧化物材料；诸如氮化硅或氮氧化硅的含氮材料；非晶碳材料；碳化硅；原硅酸四乙酯(TEOS)；其他合适的材料；和/或这些的组合。形成介电层的常用方法包括旋涂沉积、物理汽相沉积(PVD)、化学汽相沉积(CVD)、高密度等离子体CVD(HDP-CVD)、原子层沉积(ALD)和/或其他合适的沉积工艺。在一实施例中，介电层是可选择性蚀刻的。也就是说，可以允许蚀刻第一介电层(例如牺牲介电层306)而不蚀刻第二层(例如阻挡介电层304)。可以通过为介电层选择不同的材料实现选择性蚀刻能力。例如，可以使用缓冲氢氟酸选择性地蚀刻氧化硅，而可以使用磷酸选择性地蚀刻氮化硅。因此，在一实施例中，内介电层302包含氧化硅，阻挡介电层304包含氮化硅，以及牺牲介电层306包含氧化硅。作为另一实例，相对于其他可能的电介质，灰化可去除电介质(ARD)对灰化工艺(例如，O₂灰化，N₂灰化或H₂灰化)更敏感。因此，介电层可以包含ARD。出于本发明的目的，蚀刻包括灰化工艺。作为另一实例，可以通过控制诸如蚀刻时间或浓度的蚀刻工艺参数选择性地蚀刻一些介电材料。

在框204，蚀刻一个或多个介电层。蚀刻可以包括光刻图案化工艺，其中对衬底施用光刻胶涂层，曝光和显影该光刻胶涂层以暴露将被蚀刻的材料部分。光刻工艺可以包括施用光刻胶涂层(例如旋涂涂层)、软烘、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗和干燥(例如硬烘)。可选地，可以用诸如无掩模光刻、电子束写入和离子束写入的其他方法实施、补充或代替光刻工艺。在光刻胶形成和塑造成形之后，利用曝光和显影的光刻胶蚀刻一个或多个介电层。合适的蚀刻工艺包括干法蚀刻、湿法蚀刻和/或其他蚀刻方法(例如反应离子蚀刻)。在示出的实施例中，对牺牲介电层306进行选择性蚀刻。一些蚀刻区域(例如蚀刻凹槽308)限定随后将载体衬底306结合至另一衬底的锚固件。

参照框206和图4，在载体衬底106上形成接合层402。部分接合层402(诸如形成在蚀刻凹槽308中的部分)可以限定锚固件110。当接合层402可以用于随后的熔融接合工艺时，可以基于接合性能和机械完整性选择接合层402中使用的材料。在锚固件110将形成在载体衬底106上的有源器件电连接至其他衬底上的器件的实施例中，部分地基于导电性来选择接合层材料。在一些实施例中使用的示例性材料是多晶硅，诸如外延生长的多晶硅(epi-poly)。因此，在一些实施例中，接合层402包含多晶硅。接合层402可以通过合适的工艺形成并形成为具有任何合适的厚度。形成接合层402的典型工艺包括利用诸如四氯化硅的原料气的汽相外延(VPE)和利用诸如硅烷的原料气的CVD工艺。其他合适的技术包括旋转涂覆、PVD、其他CVD工艺、HDP-CVD和/或ALD。形成接合层402可以包括化学-机械抛光/平坦化(CMP)工艺从而为熔融接合创建合适的表面。在一实施例中，利用CVD工艺形成多晶硅接合层402至其在外介电层(例如在示出的实施例中的牺牲介电层306)之上具有4μm的示例性厚度。如图所示，在对应于锚固件110的区域中，多晶硅接合层402可以更厚。

在框208中，参照图5，可以对接合层402实施蚀刻。在一些实施例中，这也包括蚀刻一个或多个介电层。蚀刻可以包括光刻图案化工艺，该工艺可以依次包括施用光刻胶涂层(例如旋涂涂布)、软烘、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗和干燥(例如硬烘)。可选地，可以用诸如无掩模光刻、电子束写入和离子束写入的其他方法实施、补充或代替光刻工艺。在光刻胶形成和塑造成形之后，利用曝光和显影的光刻胶蚀刻接合层402和(在一些实施例中)一个或多个介电层。合适的蚀刻工艺包括干法蚀刻、湿法蚀刻和/或其他蚀刻方法(例如反应离子蚀刻)。在示出的实施例中，蚀刻工艺形成凹槽502。凹槽502可以用于控制悬挂结构的硬度和/或灵活程度。凹槽502还可以限定诸如悬臂阻止件(例如图9中示出的悬臂阻止件906)和/或抗黏滞结构(anti-stiction structures)的MEMS结构。

参照框210和图6，MEMS衬底在载体衬底106的对面与接合层402连接。MEMS衬底104可以包括诸如硅或锗的元素半导体和/或诸如硅锗、碳化硅、砷化镓、砷化铟、氮化镓和磷化铟的化合物半导体。其他示例性材料包括合金半导体，诸如碳化硅锗、磷化砷镓和磷化铟镓。MEMS衬底104可以具有限定在其内的一个或多个层。在一些实施例中，衬底层包括外延层。在一个这样的实施例中，衬底包括位于块状半导体上面的外延层。其他层状衬底包括绝缘体上半导体(SOI)衬底。在一个这样的SOI衬底中，MEMS衬底104包括通过诸如注氧隔离(SIMOX)的工艺形成的埋氧(BOX)层。在一些实施例中，MEMS衬底包含金属，诸如铝、铜、钛、钽、钨、钼、氮化钽、硅化镍、硅化钴、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金属合金、其他合适的材料、和/或这些的组合。MEMS衬底104内的示例性金属结构包括金属迹线、金属接触件和金属层。

MEMS衬底104通过诸如熔融接合的工艺与接合层402连接。熔融接合利用温度和压力结合半导体材料。例如，在室温接合工艺中，接合器件迫使MEMS衬底104和载体衬底106结合在一起。然后进行退火工艺以增加接合强度。在另一接合工艺中，熔融接合器对衬底实施等离子体处理，对准衬底，然后施加力以接合衬底。也可以在该接合工艺之后进行退火工艺。在一些示例性实施例中，多晶硅接合层402与硅、锗、或硅锗化合物MEMS衬底104熔融接合。

参照框212和图7，通过在MEMS衬底104上形成衬底连接件702开始第二类型的锚固件112。作为锚固件，衬底连接件702预期结合一个或多个衬底，因此可以基于材料的刚度和其对由MEMS衬底的运动引起的应力的回弹性来选择合适的材料。在一些实施例中，衬底连接件702电连接衬底，因此可以进一步基于材料的导电性来选择合适的材料。作为进一步的考虑，在一些实施例中，衬底连接件702是共晶接合的一部分，因此基于材料形成共晶系统的能力来选择用于衬底连接件702的材料。共晶接合材料在低于纯组分的熔点的温度下形成合金。在正确选择接合材料时，共晶接合具有以下优势：形成的锚固件112具有可预见的形状并且在器件上其它地方不存在熔化组分。合适的共晶材料包括化合物形式的铜、金和铝，诸如AlCu、AlCu/TiN和/或AlCu/Ge。本领域技术人员将意识到其他合适的材料。将所选择的一种或多种材料施用到MEMS衬底104并且塑造成形以形成衬底连接件702。在一些实施例中，通过诸如PVD、CVD、HDP-CVD、电镀、溅射的工艺和/或其他沉积工艺沉积材料，然后进行光刻工艺以及蚀刻不用的材料来形成衬底连接件702。剩余的材料形成衬底连接件702。

参照框214和图8，可以蚀刻MEMS衬底104以形成诸如挂梁102和支撑柱802的结构。应该理解，这些仅仅是实例，并且其他类型的MEMS结构也在预期范围内并被提供。通常在蚀刻之前先进行光刻工艺，光刻工艺保护MEMS衬底104的不打算进行蚀刻的区域。光刻工艺可以包括施用光刻胶涂层(例如旋涂涂布)、软烘、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗和干燥(例如硬烘)、其他合适的工艺和/或这些的组合。然后使用掩模元件蚀刻MEMS衬底。可选地，可以用诸如无掩模光刻、电子束写入和离子束写入的其他合适方法实施或代替光刻工艺。蚀刻工艺可以包括干法蚀刻、湿法蚀刻和/或其他蚀刻方法(例如反应离子蚀刻)。本领域技术人员将认识到可以以其他顺序执行方法200的一些步骤。例如，在一些实施例中，在如框212中所公开的形成衬底连接件702之前，如框214中所公开的蚀刻MEMS衬底104。

参照框216和图9，从载体衬底106释放MEMS衬底104。这可以通过选择性地蚀刻在载体衬底106上形成的一个或多个介电层来实施。在一实施例中，这包括选择性地蚀刻牺牲层306。在一些实施例中，选择性蚀刻使得某些结构未被蚀刻，诸如锚固件110和/或悬臂阻止件906。如图所示，释放MEMS衬底104不一定使MEMS衬底104与载体衬底106断开连接。这些衬底通过锚固件110保持连接。

参照图9，可以识别和描述衬底间锚固件110。与其中锚固件结构延伸至结合的衬底中的设计相比，锚固件110从第一衬底的底部平坦表面902延伸至第二衬底的顶部平坦表面904，表面902和904基本上平行。锚固件110在平坦表面902和904处结束而不延伸至衬底中。在一些实施例中，这免除了可能使衬底变差或导致电气故障的衬底蚀刻步骤。在一些实施例中，这实现锚固件形状和放置方面的更大自由。锚固件110可以作为接合层402的一部分形成从而使得接合层402部分地包围锚固件110。作为接合层402的一部分形成锚固件110可以增加更大的结构完整性并进一步增强接合。

参照框218和图10，MEMS衬底104和载体衬底106与电路衬底(或覆盖衬底)108连接。电路衬底108可以包括诸如硅或锗的元素半导体和/或诸如硅锗、碳化硅、砷化镓、砷化铟、氮化镓和磷化铟的化合物半导体。其他示例性材料包括合金半导体，诸如碳化硅锗、磷化砷镓和磷化铟镓。电路衬底108可以具有限定在其内的一个或多个层。在一些实施例中，衬底层包括外延层。在一个这样的实施例中，衬底包括位于块状半导体上面的外延层。其他层状衬底包括绝缘体上半导体(SOI)衬底。在一个这样的SOI衬底中，电路衬底108包括通过诸如注氧隔离(SIMOX)的工艺形成的埋氧(BOX)层。电路衬底108可以包括非半导体材料，包括钠钙玻璃、熔融石英、熔凝石英、氟化钙(CaF₂)和/或其他合适的材料。

在多个实施例中，电路衬底108具有形成在电路衬底108上的一个或多个有源器件。因此，取决于本领域已知的设计需求，衬底108可以包括各种掺杂区(例如p型阱或n型阱)。掺杂区可以掺杂有p型掺杂物，诸如磷或砷；和/或n型掺杂物，诸如硼或BF₂。掺杂区可以直接形成在衬底上、P阱结构中、N阱结构中、双阱结构中或利用凸起的结构形成。半导体衬底还可以包括各种有源区，诸如配置用于N型金属氧化物半导体晶体管器件(称为NMOS)的区域和配置用于P型金属氧化物半导体晶体管器件(称为PMOS)的区域。应该理解，可以通过CMOS技术加工形成有源器件，并因此一些工艺在本文中没有进行详细描述。除了有源器件，电路衬底108可以包括一个或多个互连层，这些互连层包含连接有源器件的导电迹线。

电路衬底108可以被塑造成容纳MEMS衬底104的一个或多个部分的运动。例如，在一些实施例中，电路衬底108包括对准以允许挂梁102的较大运动的腔114。在一些实施例中，电路衬底108包括被配置成控制围绕MEMS衬底104的一部分的大气的腔114。在一个这样的实施例中，腔114维持部分真空围绕挂梁102。在另一个这样的实施例中，腔114维持特定气体组成围绕挂梁102。在一些实施例中，腔114限定出通向在MEMS衬底104上形成的压力传感器的室。

在图10示出的实施例中，电路衬底包括互补衬底连接件1002。这种连接件1002可以由选择用于与衬底连接件702形成共晶接合的材料形成。实例包括Ge、AlCu、AlCu/TiN和/或AlCu/Ge。因此，在一个这样的实施例中，框218的连接包括将MEMS衬底104结合至电路衬底108的共晶接合工艺。在另一个缺少互补衬底连接件1002的实施例中，框218的连接包括将衬底连接件702结合至电路衬底108的材料的共晶接合工艺。作为重新排列方法200的步骤的顺序的其他实例，在一些实施例中，在框218中公开的接合之后，如框216中所公开的从载体衬底106释放MEMS衬底104。

因此，本发明提供了一种包含结合的衬底的MEMS结构和形成该结构的方法。在一些示例性实施例中，MEMS器件包括：具有底面的第一衬底；和具有与第一衬底的底面基本上平行的顶面的第二衬底，其中第一衬底的底面通过锚固件与第二衬底的顶面连接，以及其中锚固件未延伸穿过第一衬底的底面或第二衬底的顶面。在一些这样的实施例中，该器件还包括接触第一衬底的底面的接合层，其中接合层至少部分地包围锚固件。在一个这样的实施例中，锚固件和接合层每一个均包括多晶硅。在一些这样的实施例中，锚固件限定第一衬底的悬挂部分。在一个这样的实施例中，第一衬底的悬挂部分是悬臂式的。在一些这样的实施例中，第一衬底还具有与底面相对的顶面；电路器件还包括具有与第一衬底的顶面基本上平行的底面的第三衬底，并且第三衬底的底面通过第二锚固件与第一衬底的顶面连接。在一个这样的实施例中，第二锚固件包括共晶接合材料。

在另一示例性实施例中，形成MEMS器件的方法包括：接收第一衬底；接收具有一个或多个介电层的第二衬底；蚀刻该一个或多个介电层中的至少一个介电层以限定凹槽；在该一个或多个介电层上形成接合层，其中形成接合层包括形成被凹槽限定的锚固件；将第一衬底结合至接合层；以及去除该一个或多个介电层中的至少一个介电层以释放第一衬底的一部分。在一个这样的实施例中，方法还包括蚀刻第一衬底以限定悬挂结构；以及去除该一个或多个介电层中的至少一个介电层释放悬挂结构的一部分。在另一个这样的实施例中，结合第一衬底包括在接合层和第一衬底之间形成熔融接合。在一些这样的实施例中，方法还包括在第一衬底上形成衬底连接件以及通过衬底连接件将第三衬底结合至第一衬底。在这样的一个实施例中，结合第三衬底包括实施共晶结合工序以将衬底连接件结合至第三衬底。在另一个这样的实施例中，方法还包括在将第一衬底结合至接合层之前蚀刻接合层。在又一个这样的实施例中，蚀刻限定接触第二衬底的释放部分的阻止件。

在又一示例性实施例中，形成MEMS器件的方法包括：接收具有底面的第一衬底和具有顶面的第二衬底；以及通过锚固件将第一衬底的底面结合至第二衬底的顶面从而使得第一衬底的底面与第二衬底的顶面基本上平行，其中结合包括：蚀刻第二衬底的牺牲层以形成蚀刻凹槽；至少部分地在蚀刻凹槽内形成锚固件，其中该锚固件未延伸穿过第一衬底的底面或第二衬底的顶面；以及去除牺牲层。在一些这样的实施例中，去除牺牲层建立第一衬底的悬挂区。在一个这样的实施例中，第一衬底的悬挂区是悬臂式的。在一些这样的实施例中，结合还包括将第一衬底熔融接合至锚固件。在一个这样的实施例中，方法还包括在第一衬底上形成衬底连接件；以及通过衬底连接件将第三衬底结合至第一衬底。在又一个这样的实施例中，结合第三衬底包括实施共晶接合工序以将衬底连接件结合至第三衬底。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这些等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims

1.一种微电子机械系统MEMS器件，包括：

具有底面的第一衬底；和

具有与所述第一衬底的底面基本上平行的顶面的第二衬底，

其中所述第一衬底的底面通过锚固件与所述第二衬底的顶面连接，以及

其中所述锚固件未延伸穿过所述第一衬底的底面或所述第二衬底的顶面；

其中，所述锚固件限定所述第一衬底的悬挂部分，所述第一衬底的悬挂部分是悬臂式的；

还包括接触所述第一衬底的底面的接合层，其中所述接合层至少部分地包围所述锚固件。

2.根据权利要求1所述的器件，其中，所述锚固件和所述接合层每一个都包括多晶硅。

3.根据权利要求1所述的器件，

其中所述第一衬底还具有与所述底面相对的顶面；

电路器件还包括具有与所述第一衬底的顶面基本上平行的底面的第三衬底；

其中所述第三衬底的底面通过第二锚固件与所述第一衬底的顶面连接。

4.根据权利要求3所述的器件，其中，所述第二锚固件包括共晶接合材料。

5.一种形成微电子机械系统MEMS器件的方法，包括：

接收第一衬底；

接收具有一个或多个介电层的第二衬底；

蚀刻所述一个或多个介电层中的至少一个介电层以限定凹槽；

在所述一个或多个介电层上形成接合层，其中形成所述接合层包括形成被所述凹槽限定的锚固件；

将所述第一衬底结合至所述接合层；以及

蚀刻所述第一衬底以限定悬挂结构，所述悬挂结构是悬臂式的；

去除所述一个或多个介电层中的至少一个介电层以释放所述第一衬底的一部分。

6.根据权利要求5所述的方法，其中，去除所述一个或多个介电层中的至少一个介电层释放所述悬挂结构的一部分。

7.根据权利要求5所述的方法，其中，结合所述第一衬底包括在所述接合层和所述第一衬底之间形成熔融接合。

8.根据权利要求5所述的方法，还包括：

在所述第一衬底上形成衬底连接件；以及

通过所述衬底连接件将第三衬底结合至所述第一衬底。

9.根据权利要求8所述的方法，其中，结合所述第三衬底包括实施共晶结合工序以将所述衬底连接件结合至所述第三衬底。

10.根据权利要求5所述的方法，还包括在将所述第一衬底结合至所述接合层之前蚀刻所述接合层。

11.根据权利要求10所述的方法，其中，所述蚀刻限定接触所述第二衬底的释放部分的阻止件。

12.一种形成微电子机械系统MEMS器件的方法，包括：

接收具有底面的第一衬底和具有顶面的第二衬底；以及

通过锚固件将所述第一衬底的底面结合至所述第二衬底的顶面从而使得所述第一衬底的底面与所述第二衬底的顶面基本上平行，其中所述结合包括：

蚀刻所述第二衬底的牺牲层以形成蚀刻凹槽；

在所述蚀刻凹槽内至少部分地形成所述锚固件，其中所述锚固件未延伸穿过所述第一衬底的底面或所述第二衬底的顶面；以及

去除所述牺牲层；

其中，去除所述牺牲层建立所述第一衬底的悬挂区，所述第一衬底的悬挂区是悬臂式的。

13.根据权利要求12所述的方法，其中，所述结合还包括将所述第一衬底熔融接合至所述锚固件。

14.根据权利要求12所述的方法，还包括：

在所述第一衬底上形成衬底连接件；以及

通过所述衬底连接件将第三衬底结合至所述第一衬底。

15.根据权利要求14所述的方法，其中结合所述第三衬底包括实施共晶接合工序以将所述衬底连接件结合至所述第三衬底。