CN102398888B - 晶圆级封装 - Google Patents
晶圆级封装 Download PDFInfo
- Publication number
- CN102398888B CN102398888B CN201110268843.6A CN201110268843A CN102398888B CN 102398888 B CN102398888 B CN 102398888B CN 201110268843 A CN201110268843 A CN 201110268843A CN 102398888 B CN102398888 B CN 102398888B
- Authority
- CN
- China
- Prior art keywords
- wafer
- resonator element
- substrate
- polysilicon electrode
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 80
- 229920005591 polysilicon Polymers 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 238000005530 etching Methods 0.000 claims abstract description 33
- 230000000295 complement effect Effects 0.000 claims abstract description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 9
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 58
- 239000001301 oxygen Substances 0.000 claims description 58
- 229910052760 oxygen Inorganic materials 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 17
- 229910017083 AlN Inorganic materials 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 238000003466 welding Methods 0.000 claims description 12
- 230000005496 eutectics Effects 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 238000011049 filling Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 93
- 239000012790 adhesive layer Substances 0.000 description 33
- 238000005516 engineering process Methods 0.000 description 17
- 238000000151 deposition Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000007789 gas Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000012071 phase Substances 0.000 description 8
- 239000004411 aluminium Substances 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- -1 tetramethyl oxyammonia Chemical compound 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
一种晶圆级封装的方法包括：提供具有埋氧层和顶部氧化层的基板，以及蚀刻基板，以在埋氧层上形成开口和在开口之间形成微型机电系统(MEMS)谐振器元件，MEMS谐振器元件被包围在埋氧层，顶部氧化层，以及侧壁氧化层中。该方法进一步包括：使用多晶硅填充开口，以形成邻近MEMS谐振器元件的多晶硅电极，移除邻近MEMS谐振器元件的顶部氧化层和侧壁氧化层，将多晶硅电极与互补金属氧化物半导体(CMOS)晶圆或载具晶圆之一接合，移除邻近MEMS谐振器元件的埋氧层，以及将基板与盖晶圆接合，以密封CMOS晶圆或载具晶圆之一和盖晶圆之间的MEMS谐振器元件。
Description
技术领域
本发明涉及一种晶圆级封装的方法，更具体的，还涉及一种带有微型机电系统(MEMS)的器件。
背景技术
晶圆级封装(WLP)技术为晶圆级的半导体器件提供封装。将WLP应用到各种技术中，包括：3D-集成电路(IC)，晶片级封装(CSP)器件，以及微型机电系统(MEMS)。使用WLP技术的潜在优点包括提高电气性质，增加密度，降低器件尺寸，降低成本，以及允许晶圆级的附加测试。然而，目前的WLP技术以及其提供的晶圆生产和封装工艺的整合具有若干限制。封装(如保护器件且提供连接给外界)的方法可能与用于形成器件的生产工艺不相容。此外，解决方法通常需要以面积损失为代价的复杂的封装方案。
发明内容
针对现有技术，本发明提供了一种方法，包括：提供包括埋氧层和顶部氧化层的基板；蚀刻所述基板，以在所述埋氧层上形成多个开口，并且在所述开口之间形成微型机电系统(MEMS)谐振器元件，所述MEMS谐振器元件围在所述埋氧层，所述顶部氧化层以及侧壁氧化层内；用多晶硅填充所述开口，以形成邻近MEMS谐振器元件的多晶硅电极；移除顶部氧化层和邻近MEMS谐振器元件的侧壁氧化层；将所述多晶硅电极与互补金属氧化物半导体(CMOS)晶圆或载具晶圆之一相接合；移除邻近所述MEMS谐振器元件的所述埋氧层；以及将所述基板与盖晶圆接合，以密封所述CMOS晶圆或所述载具晶圆之一和所述盖晶圆之间的所述MEMS谐振器元件。
根据本发明所述的方法，其中每个所述多晶硅电极都形成为“L”形状。
根据本发明所述的方法，其中将所述多晶硅电极与所述CMOS晶圆或所述载具晶圆之一接合包括：在约480摄氏度以下的温度进行熔接。
根据本发明所述的方法，其中将所述基板与所述盖晶圆接合包括：以大于约15kN的接合力，在高于约400摄氏度的温度下进行共晶接合。
根据本发明所述的方法，进一步包括将所述多晶硅电极与所述CMOS晶圆的金属层电连接。
根据本发明所述的方法，进一步包括将所述多晶硅电极与所述CMOS晶圆的金属层利用通过置于所述多晶硅电极和所述金属层之间的相应钨塞做电连接。
根据本发明所述的方法，进一步包括：蚀刻多晶硅电极和所述基板，以在所述埋氧层上方形成开口；以及在所述开口上方沉积和图案化氮化铝(AlN)薄膜。
根据本发明所述的方法，进一步包括：蚀刻多晶硅电极，以在所述基板上形成开口；在所述开口上方沉积和图案化氮化铝(AlN)薄膜；以及在所述AlN薄膜上沉积和图案化铝薄膜。
根据本发明所述的一种方法，包括：提供包括埋氧层和顶部氧化层的基板；蚀刻所述基板，以在所述埋氧层上方形成多个开口并且在所述开口之间形成微型机电系统(MEMS)谐振器元件，所述MEMS谐振器元件围在所述埋氧层，所述顶部氧化层以及侧壁氧化层内；用多晶硅填充所述开口，以形成邻近MEMS谐振器元件的多晶硅电极；移除顶部氧化层和邻近MEMS谐振器元件的侧壁氧化层；将所述多晶硅电极熔接到互补金属氧化物半导体(CMOS)晶圆；将所述多晶硅电极通过相应的插塞电连接到所述CMOS晶圆的金属层；移除邻近所述MEMS谐振器元件的所述埋氧层；以及将所述基板与盖晶圆共晶接合，以密封所述盖晶圆和所述CMOS晶圆之间的所述MEMS谐振器元件。
根据本发明所述的方法，其中每个所述多晶硅电极都形成为“L”形状。
根据本发明所述的方法，其中在低于约480摄氏度的温度下进行所述熔接。
根据本发明所述的方法，以大于约15kN的接合力，在高于约400摄氏度的温度下进行共晶接合。
根据本发明所述的方法，进一步包括将所述多晶硅电极与所述CMOS晶圆的金属层利用通过置于所述多晶硅电极和所述金属层之间相应的钨塞做电连接。
根据本发明所述的方法，进一步包括：蚀刻多晶硅电极和所述基板，以在所述埋氧层上方形成开口；以及在所述开口上沉积和图案化氮化铝(AlN)薄膜。
根据本发明所述的方法，进一步包括：蚀刻多晶硅电极以形成在所述基板上方的开口；在所述开口上方沉积和图案化氮化铝(AlN)薄膜；以及在所述AlN薄膜上沉积和图案化铝薄膜。
根据本发明所述的一种器件，包括：微型机电系统(MEMS)，包括邻近谐振器元件的多晶硅电极；互补金属氧化物半导体(CMOS)晶圆或载具晶圆之一，与所述MEMS器件的第一表面熔接；以及盖晶圆，与所述MEMS器件的第二表面共晶接合，所述谐振器元件密封在所述CMOS晶圆或所述载具晶圆之一和所述盖晶圆之间。
根据本发明所述的器件，其中每个所述多晶硅电极都形成为“L”形状。
根据本发明所述的器件，进一步包括金属塞，设置于相应的多晶硅电极和所述CMOS晶圆的金属层之间，以将所述多晶硅电极与所述金属层电连接。
根据本发明所述的器件，进一步包括在所述MEMS器件的基板中开口内的氮化铝(AlN)薄膜。
根据本发明所述的器件，进一步包括在所述MEMS器件的多晶硅电极中开口内的氮化铝(AlN)薄膜，以及在所述AlN薄膜上的铝薄膜。
通过本发明的方法和器件，封装的方法与用于形成器件的生产工艺相容。此外，本解决方法通常不需要以面积损失为代价的复杂封装方案。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。需要强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的数量和尺寸可以被任意增加或减少。
图1为根据本公开的实施例图示提供独立微型机电系统(MEMS)器件或单片半导体器件-MEMS器件的晶圆级封装的方法的流程图。
图2A-图2L为根据本公开的实施例图示在生产的各个阶段的独立MEMS器件或单片半导体器件-MEMS器件的横截面图。
图3A-图3F为根据本公开的另一实施例图示在生产的不同阶段的独立MEMS器件或单片半导体器件-MEMS器件横截面图。
图4A-图4L为根据本公开的另一实施例图示在生产的不同阶段的独立MEMS器件或单片半导体器件-MEMS器件横截面图。
具体实施方式
可以理解，为了实现各种实施例的不同特征，以下公开提供了许多不同的实施例或实例。以下描述元件和制造方法的特定实例以简化本公开。当然这些仅仅是实例并不旨在限定。另外，本公开可能在各个实例中重复参考数字和/或字母。该重复是为了简明和清楚，其本身并不表明所述各种实施例和/或配置之间的关系。
可以理解，因为本领域普通技术人员熟悉这些步骤和/或部件，可能只是简要的描述器件的各个加工步骤和/或部件。同时，当实施本权利时，可增加额外的加工步骤或部件，或可以移除和/或改变某些以下的加工步骤或部件。因此，应该了解，以下描述只代表实例，并不用于表明需要一个或多个步骤或部件。
可以进一步理解，本公开基本上涉及WLP和基板的封装。本发明中描述的基板具有各种形式，包括但不限于具有集成电路的晶圆(或晶圆的一部分)，该晶圆包括通过基于CMOS工艺形成的基板，微型机电系统(MEMS)基板，盖基板，上面形成有CMOS器件和MEMS器件的单基板等。相反，载具晶圆可不包括集成电路。而且，如上所述，本文中将描述特定的实施例，这些实施例仅仅是实例并不打算限定。例如，涉及MEMS基板，CMOS基板等基板的实施例仅仅是示例性的，并不打算将本公开限定为任何特定的技术。
图1为根据本公开的实施例图示用于提供独立微型机电系统(MEMS)器件或单片半导体器件-MEMS器件的晶圆级封装方法100的流程图。方法100开始于框102，其中提供了一种包括埋氧层和顶部氧化层的基板。在框104中，蚀刻基板以在埋氧层的上方形成开口以及在开口之间形成MEMS谐振器元件。MEMS谐振器元件被包围在埋氧化层，顶部氧化层，以及侧壁氧化层中。在框106中，用多晶硅填充开口以在邻近MEMS谐振器元件的位置形成多晶硅电极。在框108中，移除邻近MEMS谐振器元件的顶部氧化层和侧壁氧化层。在框110中，将多晶硅电极与半导体器件(如一种互补金属氧化物半导体(CMOS)晶圆或载具晶圆)接合。在框112中，移除邻近MEMS谐振器元件的埋氧层。在框114中，将基板与盖晶圆接合以密封位于CMOS晶圆或载具晶圆之一和盖晶圆之间的MEMS谐振器元件。
因此，方法100用于接合盖晶圆和半导体器件(如CMOS器件或载具晶圆)之间的MEMS器件。然而，可将MEMS器件与各种半导体器件之一，和/或其它合适的主动和/或被动器件接合。半导体器件实例包括集成电路，该集成电路包括包括金属-绝缘体-半导体场效应晶体管(MOSFET)，该MOSFET包括互补MOSFET(CMOS)部件，CIS，和/或其它合适的主动和/被动器件。在一个实施例中，半导体器件包括使用基于CMOS工艺设计和形成的集成电路(或集成电路的一部分)。这里可将包括半导体器件(使用CMOS技术形成)的基板称为CMOS基板或CMOS晶圆。MEMS器件或者基板可为包括MEMS部件和/或功能的硅晶圆。具有通过其它半导体制造技术形成的器件(例如，集成电路)的基板也在所描述的方法的范围内。
在另一实例中，载具晶圆和/或盖晶圆为硅晶圆。可选地或另外地，MEMS器件，半导体器件，载具晶圆，和/或盖晶圆的基板可包括其它元素半导体(如锗)，或所述基板可包括化合物半导体(如碳化硅，砷化镓，砷化铟，和/或磷化铟)。
参照图2A-图2L，为根据本公开的实施例图示在生产的各个阶段的独立MEMS器件或单片半导体器件-MEMS器件的横截面视图。图2A示出了包括埋氧层204和顶部氧化层208的基板202。将基板202的位于埋氧层204和顶部氧化层208之间的部分表示为参考标号206。在一个实施例中，在绝缘衬底上的硅(SOI)晶圆上形成MEMS器件。在一个实例中，基板202，206由单晶硅组成，但是也可由其它材料组成以及包括其它上述结构。
图2B示出了对于顶部氧化层208和基板206的图案化蚀刻，以形成埋氧层204上方的开口210和开口210之间的微型机电系统(MEMS)谐振器元件212。MEMS谐振器元件212被埋氧层204，顶部氧化层208，以及侧壁氧化层214围绕。在一个实例中，可使用带有CF4蚀刻气体的各向同性氧化蚀刻装置，连同图案化光刻胶，用于顶部氧化层208和基板206的图案化蚀刻。在一个实施例中，蚀刻工艺可蚀刻埋氧层204的一部分。
图2C示出了多晶硅在开口210上方沉积，以形成填充开口210的多晶硅层216。在一个实例中，多晶硅层216具有介于约3微米到约4微米之间的厚度，并且其通过各种技术如化学气相沉积(CVD)，低压CVD(LPCVD)等之一来沉积，温度为介于约800摄氏度和约1000摄氏度之间。
图2D示出了对于多晶硅层216的平坦化，以暴露出顶氧化层208。在一个实例中，利用化学机械抛光(CMP)工艺来平坦化多晶硅层216。
图2E示出了穿过多晶硅层216和基板206的图案化蚀刻，以形成开口218和邻近MEMS谐振器元件212的多晶硅电极220。在一个实施例中，将每个多晶硅电极220形成为具有“L”形状，其中L型的一条边置于开口210中，另一条边置于基板206的上面。
图2F示出了在开口218中形成塞(plug)222，用于保护埋氧层204。在一个实例中，形成光刻胶塞，同时对于该低粘度光刻胶层进行沉积和蚀刻，以控制开口218中的塞222的高度。如图所示，将塞222形成为具有低于多晶硅层216的高度，但是也可根据具体情况形成为其它高度。然后，随后的工艺移除顶部氧化层208和侧壁氧化层214以暴露出MEMS谐振器元件212。在一个实例中，通过气相氟化氢(HF)蚀刻，移除顶部氧化层208和侧壁氧化层214。
图2G示出了塞222移除之后的MEMS器件。在一个实例中，可在约200摄氏度到约300摄氏度之间的温度下，通过等离子体刻蚀移除光刻胶塞。
图2H示出了与半导体器件300接合的MEMS器件，其在一个实施例中该半导体器件300包括基板302，金属层304，层间绝缘膜(ILD)306，开口308，以及空腔310。在一个实例中，在低于约480摄氏度的温度下将MEMS器件与半导体器件300熔接(fusion bonded)，接合力小于约5N并且接合时间小于约10分钟。在又一个实例中，半导体器件300为CMOS晶圆，并且将MEMS器件的多晶硅层216与CMOS晶圆的ILD306熔接(fusion bonded)，CMOS晶圆提供带有空腔310的隔离(stand-off)部件，将隔离部件配置成将半导体器件和其所接合的MEMS器件之间适当分离。MEMS谐振器元件212提供基准质量，该基准质量用于测量针对MEMS的变量。可选地，半导体器件300可为包括隔离部件的载具晶圆并且可能不包括集成电路。有利地，本公开提供了适用于生产独立MEMS器件或单片半导体器件-MEMS器件的晶圆级封装方案。
图2I示出了基板202的移除和随后的穿过埋氧层204，基板206，以及多晶硅电极220的蚀刻，以形成与开口308连接的开口224。在一个实例中，可通过湿蚀刻工艺移除基板202，如在四甲基氢氧化胺(TMAH)湿式蚀刻槽中的蚀刻。在另一个实例中，开口224的直径比开口308的直径宽。
图2J示出了开口224和308中塞226的形成，以提供多晶硅电极220和半导体器件300的金属层304之间的电连接。在一个实例中，塞226由钨组成，并且将其定型为置于开口308中的部分直径较小，并且置于开口224中的部分直径较大。开口218提供塞226的电隔离。将金属层沉积进而回蚀刻，以在开口224和308中形成塞226，在一个实例中，在低于约500摄氏度的工艺温度下通过CVD沉积钨层。其它沉积技术也适用并且可以使用。
图2K示出了埋氧层204上的粘合层228的形成，随后将邻近MEMS谐振器元件212的埋氧层204移除，如关于图2L的所示和以下描述。在一个实例中，可通过湿法蚀刻工艺将粘合层228图案化。可选地，在埋氧层204的剩余部分上形成粘合层228之前，移除埋氧层204邻近MEMS谐振器元件212的部分。
图2L示出了移除埋氧层204，以释放MEMS谐振器元件212。在一个实例中，通过气相HF蚀刻移除埋氧层204。然后将基板206接合到盖晶圆400以密封位于盖晶圆400和半导体器件300之间的MEMS谐振器元件。换句话说，将MEMS器件200夹入在盖晶圆400和半导体器件300(在一个实例中，其为CMOS晶圆或载具晶圆之一)之间，并且将MEMS谐振器元件212密封在位于半导体器件300和盖晶圆400之间的空腔中，半导体器件300和盖晶圆400都包括为MEMS谐振器元件212形成空腔的隔离部件。
根据一个方面，粘合层228由金属和/或硅组成。粘合层成分的实例包括无定形硅，多晶硅，无定形硅和多晶硅的组合物，掺杂有一种或多种杂质的硅，以及其它合适的基本基于硅的成分。可通过物理气相沉积(PVD)，化学气相沉积(CVD)，蒸发，电子束蒸发(E-gun)，离子束，能量束，其组合，和/或其它合适的沉积工艺来形成粘合层。其它用于形成粘合层的生产技术可包括光刻工艺和/或蚀刻以图案化粘合层。在另一个实施例中，粘合层228包括铝或基本上基于铝的粘合层，其也可通过各种技术如PVD，CVD，或与上述类似技术之一来形成，。
通过接合工艺将粘合层228与盖晶圆400接合。具体地，将粘合层228与盖晶圆400的表面接合，其在一个实施例中可包括另外的粘合层。因此将粘合层228(其可包括硅)与盖晶圆的粘合层(其可包括铝)接合。这样做使MEMS器件300的粘合层与盖晶圆400的粘合层物理接合(如连接)。可通过固相反应提供接合。在一个实施例中，将粘合层228与盖晶圆400在大于约400摄氏度的温度下，以大于约15kN的接合力共晶接合。在另一个实施例中，粘合层228可包括金属，盖晶圆400的粘合层可包括硅。因此，在一个实施例中，可在MEMS基板上提供基于硅的粘合层，在盖基板上提供基本上基于铝的粘合层，并且在另一个实施例中，在盖基板上设置基本上基于硅的粘合层，在MEMS基板上设置基本上基于铝的粘合层。
接合工艺可在合成气体和/或其它可控环境的条件下实施。合成气体的实例包括氩气，氮气(N2)，氢气(H2)，氮气/氢气混合物，和/或其它合适的气体。合成气体可用于将粘合层去氧化。
在实施例中，在接合工艺之前先实施表面清洁。在其它实施例中，可省略表面清洁步骤。表面清洁步骤可包括湿蚀刻，干蚀刻，或其组合。实例性的湿蚀刻/清洁工艺包括暴露到含有稀释HF的氢氟酸(HF)中。实例性干蚀刻工艺包括氩气溅射法和等离子体蚀刻工艺。清洁工艺可包括其它合适的工艺如去离子水冲洗和干燥工艺(如旋转干燥)。清洁工艺可用于去除粘合层上的氧化层。在实施例中，实施后接合热工艺(如退火)。可利用市场上销售的晶圆接合机(wafer bonder)实施接合，而且一般将对准工艺实施在接合工艺之前。
现参照图3A-图3F为根据本公开的另一个实施例图示在生产的不同阶段的独立MEMS器件或单片半导体器件-MEMS器件的横截面图。
图3A示出了包括埋氧层204，多晶硅层216，开口218，多晶硅电极220以及MEMS谐振器元件212的基板202，206。图3A中所示的结构由与上述图2A-图2G中所示的相同步骤和工艺制造而成，并且与上述图2A-图2G中所示的结构基本相似。因此，这里不再重复图3A所示结构的制造步骤和结构，但是其完全适用于该实施例。
图3B示出了多晶硅电极220和基板206的图案化蚀刻，以在埋氧层204上形成开口230。可使用典型的光刻图案化和蚀刻技术。然后，在开口230上沉积和图案化氮化铝(AlN)薄膜232，并且在一个实例中以低于约550摄氏度的沉积工艺温度沉积AlN层，以及利用湿蚀刻进行图案化。
与以上图2H类似，图3C示出了与半导体器件300接合的MEMS器件，该半导体器件300在一个实施例中包括基板302，金属层304，层间绝缘膜(ILD)306，开口308，以及空腔310。在一个实例中，在低于约480摄氏度的温度下将MEMS器件与半导体器件300熔接。在另一个实例中，半导体器件300为CMOS晶圆，并且将MEMS器件的多晶硅层216与CMOS晶圆的ILD306熔接，CMOS晶圆提供带有空腔310的隔离部件，隔离部件配置成将半导体器件和其所接合的MEMS器件之间适当分离。MEMS谐振器元件212提供基准质量，该基准质量用于测量针对MEMS的变量。可选地，半导体器件300可为包括隔离部件的载具晶圆，并且可能不包括集成电路。有利地，本公开提供了适用于生产独立MEMS器件或单片半导体器件-MEMS器件的晶圆级封装方案。
与以上图2I类似，图3D示出了基板202的移除和随后的穿过埋氧层204，基板206，以及多晶硅电极220的蚀刻，以形成与开口308连接的开口224。在一个实例中，可通过湿蚀刻工艺移除基板202，如在四甲基氢氧化胺(TMAH)湿蚀刻槽中进行蚀刻。在另一个实例中，开口224具有比开口308宽的直径。
与以上图2J类似，图3E示出了开口224和308中塞226的形成，以提供多晶硅电极220和半导体器件300的金属层304之间的电连接。在一个实例中，塞226由钨组成，并且将其定型为置于开口308中的部分直径较小，并且置于开口224中的部分直径较大。开口218提供塞226的电隔离。将金属层沉积进而回蚀刻，以在开口224和308中形成塞226，在一个实例中，在低于约500摄氏度的工艺温度下通过CVD沉积钨层。其它沉积技术也适用并且可以使用。
最后，与以上图2K和2L类似，图3F示出了埋氧层204上的粘合层228的形成，随后将邻近MEMS谐振器元件212的埋氧层204移除。在一个实例中，可通过湿法蚀刻工艺将粘合层228图案化。可选地，在埋氧层204的剩余部分上形成粘合层228之前，移除埋氧层204邻近MEMS谐振器元件212的部分。移除埋氧层204，以释放MEMS谐振器元件212。在一个实例中，通过气相HF蚀刻移除埋氧层204。然后将基板206接合到盖晶圆400以密封位于盖晶圆400和半导体器件300之间的MEMS谐振器元件。换句话说，将MEMS器件200夹入在盖晶圆400和半导体器件300(在一个实例中其为CMOS晶圆或载具晶圆之一)之间，并且将MEMS谐振器元件212密封在位于半导体器件300和盖晶圆400之间的空腔中，半导体器件300和盖晶圆400都包括为了MEMS谐振器元件212的形成空腔的隔离部件。
现在参考图4A-图4F，图4A-图4F为根据本公开的另一个实施例图示在生产的不同阶段的独立MEMS器件或单片半导体器件-MEMS器件的横截面图。
图4A示出了包括埋氧层204，多晶硅层216，以及被顶部氧化层208，埋氧层204和侧壁氧化层214围绕的MEMS谐振器元件212的基板202，206。通过与关于图2A-2D的以上所述基本一样的步骤和工艺制造图4A所示的结构，并且图4A包括与图2A-2D所示基本相同的结构。因此，这里不再重复图4A所示结构的制造步骤和结构，但是其完全适用于该实施例。
图4B-图4E示出了对于多晶硅层216和基板206的图案化蚀刻，以形成开口218，在开口218中形成塞222，移除顶部氧化层208和侧壁氧化层214，以及移除塞222，类似于以上关于图2E-2G所示和所述的工艺。在该实施例中，开口218只形成在MEMS谐振器元件212的一边，并且开口234形成在MEMS谐振器元件212的另一边上的基板206的上方。
图4F示出了多晶硅层216的进一步蚀刻，以形成开口236，以及随后的在开口236上方的对于氮化铝(AlN)薄膜238沉积和图案化。可通过各向同性蚀刻图案化多晶硅层216，以形成开口236，并且在约550摄氏度以下的温度中可通过各种工艺之一沉积AlN薄膜238。然后，AlN薄膜238可以通过湿蚀刻进行图案化。
图4G示出了在AlN薄膜238上的铝薄膜240的沉积和图案化。在一个实例中，通过约250摄氏度温度下的各种工艺之一沉积铝薄膜240，并且通过湿蚀刻工艺作为上电极图案化铝薄膜240。
与以上图2H类似，图4H示出了与半导体器件350接合的MEMS器件，其在一个实施例中包括基板302，金属层304，层间绝缘膜(ILD)306，开口308，以及空腔310。在一个实施例中，在低于约480摄氏度的温度下将MEMS器件与半导体器件350熔接。在另一个实例中，半导体器件350为CMOS晶圆并且将MEMS器件的多晶硅层216与CMOS晶圆的ILD306熔接，CMOS晶圆提供带有空腔310的隔离部件，将隔离部件配置成将半导体器件和其所接合的MEMS器件之间适当分离。MEMS谐振器元件212提供基准质量，该基准质量用于测量针对MEMS的变量。可选地，半导体器件350可为包括隔离部件的载具晶圆并且可能不包括集成电路。有利地，本公开提供了适用于生产独立MEMS器件和/或单片半导体器件-MEMS器件的晶圆级封装方案。
与以上图2I类似，图4I示出了基板202的移除和随后的穿过埋氧层204，基板206，以及多晶硅电极220的蚀刻，以形成与开口308连接的开口224。在一个实施例中，可通过湿蚀刻工艺移除基板202，如在四甲基氢氧化胺(TMAH)湿式蚀刻槽中的蚀刻。在另一个实例中，开口224的直径比开口308的直径宽。
与以上图2J类似，图4J示出了开口224和308中塞226的形成，以提供多晶硅电极220和半导体器件300的金属层304之间的电连接。在一个实例中，塞226由钨组成，并且将其定型为置于开口308中的部分直径较小，并且置于开口224中的部分直径较大。开口218提供塞226的电隔离。将金属层沉积进而回蚀刻，以在开口224和308中形成塞226，在一个实例中，在低于约500摄氏度的工艺温度下通过CVD沉积钨层。其它沉积技术也适用并且可以使用。
与以上图2K类似，图4K示出了埋氧层204上的粘合层228的形成，随后将其在邻近MEMS谐振器元件212的埋氧层204移除。在一个实例中，可通过湿法蚀刻工艺将粘合层228图案化。可选地，在埋氧层204的剩余部分上形成粘合层228之前，移除埋氧层204邻近MEMS谐振器元件212的部分。移除埋氧层204，以释放MEMS谐振器元件212。在一个实例中，通过气相HF蚀刻移除埋氧层204。
最后，与以上图2L类似，图4L示出了将基板206接合到盖晶圆400以密封位于盖晶圆400和半导体器件300之间的MEMS谐振器元件212。换句话说，将MEMS器件200夹入在盖晶圆400和半导体器件300(在一个实例中，其为CMOS晶圆或载具晶圆中的一种)之间，并且将MEMS谐振器元件212密封在位于半导体器件300和盖晶圆400之间的空腔中，半导体器件300和盖晶圆400都包括形成为MEMS谐振器元件空腔的隔离部件。优选地，可将图3A-图3F示出的所形成的硅上压电体应用到各种器件，如谐振器，促动器(如开关)，以及能量收集器件。优选地，可将图4A-图4L示出的所形成的悬挂压电体应用于薄膜型声波器件。
一个或多个所述实施例相比于现有技术具备优点。将MEMS器件熔接到半导体器件使得两个基板之间产生坚固的电子接口和机械接口。而且，将MEMS器件共晶接合到盖晶圆从而能够密封而不会损失面积，并且不会增加任何工艺层到半导体器件，如CMOS基板。本公开进一步为MEMS单个器件和单片MEMS器件-半导体器件的制造提供了简单而灵活的晶圆封装方案。
尽管本文中示出的实施例可能描述和/或示出了基板上沉积的单个粘合层，但是这不是必需的，而且可图案化任意多个层，以在基板或器件之间形成一个或多个接合区域。
因此，本公开为晶圆级封装提供了方法，以提供独立微型机电系统(MEMS)器件或单片半导体器件-MEMS器件。在一个实施例中，一种方法包括：提供一种包括埋氧层和顶部氧化层的基板，以及蚀刻基板，以在埋氧层上形成开口和在开口之间形成微型机电系统(MEMS)谐振器元件，MEMS谐振器元件被埋氧层，顶部氧化层，以及侧壁氧化层包围。该方法进一步包括：使用多晶硅填充开口，以形成邻近MEMS谐振器元件的多晶硅电极，移除邻近MEMS谐振器元件的顶部氧化层和侧壁氧化层，将多晶硅电极与互补金属氧化物半导体(CMOS)晶圆或载具晶圆之一相接合，移除邻近MEMS谐振器元件的埋氧层，以及将基板接合到盖晶圆，以将MEMS谐振器元件密封在CMOS晶圆或载具晶圆中之一和盖晶圆之间。
本公开还提供了一种半导体器件。在一个实施例中，该器件包括微型机电系统(MEMS)器件，该微型机电系统(MEMS)器件包括邻近谐振器元件的多晶硅电极，与MEMS器件的第一表面熔接的互补金属氧化物半导体(CMOS)晶圆或载具晶圆之一，以及与MEMS器件的第二表面共晶接合的盖晶圆，密封在CMOS晶圆或载具晶圆之一和盖晶圆之间的谐振器元件。
尽管已经详细地描述了本公开的实施例，但本领域的那些技术人员应该理解，可以在不背离本公开的精神和范围的情况下，做各种改变，替换和更改。因此，所有这些改变，替换和更改都包括在以下权利要求所限定的本公开的范围内。在所附权利要求中，方法加功能条款旨在包含作为实施所叙述的功能的本文所描述的结构，及其结构等效物和等效结构。
Claims (15)
1.一种晶圆级封装的方法，包括：
提供包括埋氧层和顶部氧化层的基板；
蚀刻所述基板，以在所述埋氧层上形成多个开口，并且在所述开口之间形成微型机电系统MEMS谐振器元件，所述MEMS谐振器元件围在所述埋氧层，所述顶部氧化层以及侧壁氧化层内；
用多晶硅填充所述开口，以形成邻近MEMS谐振器元件的多晶硅电极；
移除顶部氧化层和邻近MEMS谐振器元件的侧壁氧化层；
将所述多晶硅电极与互补金属氧化物半导体CMOS晶圆或载具晶圆之一相接合；
移除邻近所述MEMS谐振器元件的所述埋氧层；以及
将所述基板与盖晶圆接合，以密封所述CMOS晶圆或所述载具晶圆之一和所述盖晶圆之间的所述MEMS谐振器元件。
2.根据权利要求1所述的方法，其中每个所述多晶硅电极都形成为“L”形状。
3.根据权利要求1所述的方法，其中将所述多晶硅电极与所述CMOS晶圆或所述载具晶圆之一接合包括：在480摄氏度以下的温度进行熔接。
4.根据权利要求1所述的方法，其中将所述基板与所述盖晶圆接合包括：以大于15kN的接合力，在高于400摄氏度的温度下进行共晶接合。
5.根据权利要求1所述的方法，进一步包括将所述多晶硅电极与所述CMOS晶圆的金属层电连接。
6.根据权利要求1所述的方法，进一步包括将所述多晶硅电极与所述CMOS晶圆的金属层利用通过置于所述多晶硅电极和所述金属层之间的相应钨塞做电连接。
7.根据权利要求1所述的方法，进一步包括：
蚀刻多晶硅电极和所述基板，以在所述埋氧层上方形成开口；以及
在所述开口上方沉积和图案化氮化铝AlN薄膜。
8.根据权利要求1所述的方法，进一步包括：
蚀刻多晶硅电极，以在所述基板上形成开口；
在所述开口上方沉积和图案化氮化铝AlN薄膜；以及
在所述AlN薄膜上沉积和图案化铝薄膜。
9.一种晶圆级封装的方法，包括：
提供包括埋氧层和顶部氧化层的基板；
蚀刻所述基板，以在所述埋氧层上方形成多个开口并且在所述开口之间形成微型机电系统MEMS谐振器元件，所述MEMS谐振器元件围在所述埋氧层，所述顶部氧化层以及侧壁氧化层内；
用多晶硅填充所述开口，以形成邻近MEMS谐振器元件的多晶硅电极；
移除顶部氧化层和邻近MEMS谐振器元件的侧壁氧化层；
将所述多晶硅电极熔接到互补金属氧化物半导体CMOS晶圆；
将所述多晶硅电极通过相应的插塞电连接到所述CMOS晶圆的金属层；
移除邻近所述MEMS谐振器元件的所述埋氧层；以及
将所述基板与盖晶圆共晶接合，以密封所述盖晶圆和所述CMOS晶圆之间的所述MEMS谐振器元件。
10.根据权利要求9所述的方法，其中每个所述多晶硅电极都形成为“L”形状。
11.根据权利要求9所述的方法，其中在低于480摄氏度的温度下进行所述熔接。
12.根据权利要求9所述的方法，以大于15kN的接合力，在高于400摄氏度的温度下进行共晶接合。
13.根据权利要求9所述的方法，进一步包括将所述多晶硅电极与所述CMOS晶圆的金属层通过置于所述多晶硅电极和所述金属层之间相应的钨塞电连接。
14.根据权利要求9所述的方法，进一步包括：
蚀刻多晶硅电极和所述基板，以在所述埋氧层上方形成开口；以及
在所述开口上沉积和图案化氮化铝AlN薄膜。
15.根据权利要求9所述的方法，进一步包括：
蚀刻多晶硅电极以形成在所述基板上方的开口；
在所述开口上方沉积和图案化氮化铝AlN薄膜；以及
在所述AlN薄膜上沉积和图案化铝薄膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/879,216 | 2010-09-10 | ||
| US12/879,216 US8330559B2 (en) | 2010-09-10 | 2010-09-10 | Wafer level packaging |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102398888A CN102398888A (zh) | 2012-04-04 |
| CN102398888B true CN102398888B (zh) | 2014-08-27 |
Family
ID=45805818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110268843.6A Expired - Fee Related CN102398888B (zh) | 2010-09-10 | 2011-09-07 | 晶圆级封装 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US8330559B2 (zh) |
| CN (1) | CN102398888B (zh) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7943410B2 (en) * | 2008-12-10 | 2011-05-17 | Stmicroelectronics, Inc. | Embedded microelectromechanical systems (MEMS) semiconductor substrate and related method of forming |
| US8330559B2 (en) * | 2010-09-10 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level packaging |
| US20120126433A1 (en) * | 2010-11-19 | 2012-05-24 | Baolab Microsystems Sl | Methods and systems for fabrication of mems cmos devices in lower node designs |
| US9365416B2 (en) * | 2011-08-15 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for motion sensor |
| US9450109B2 (en) | 2012-06-15 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS devices and fabrication methods thereof |
| US9452924B2 (en) * | 2012-06-15 | 2016-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS devices and fabrication methods thereof |
| WO2014020388A1 (en) * | 2012-07-31 | 2014-02-06 | Soitec | Methods of forming semiconductor structures including mems devices and integrated circuits on common sides of substrates, and related structures and devices |
| US9227842B2 (en) * | 2013-02-27 | 2016-01-05 | Invensense, Inc. | Method for MEMS structure with dual-level structural layer and acoustic port |
| CN104003348B (zh) * | 2013-02-27 | 2018-02-02 | 应美盛股份有限公司 | 用于具有双层面结构层和声学端口的mems结构的方法 |
| US9254998B2 (en) * | 2013-03-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device with a capping substrate |
| CN104249991B (zh) * | 2013-06-26 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | Mems器件及其制作方法 |
| US9617150B2 (en) * | 2013-10-09 | 2017-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate |
| US10090376B2 (en) * | 2013-10-29 | 2018-10-02 | Micron Technology, Inc. | Methods of forming semiconductor device structures, and methods of forming capacitor structures |
| TWI530449B (zh) * | 2014-01-27 | 2016-04-21 | 立錡科技股份有限公司 | 複合微機電系統晶片及其製作方法 |
| US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
| CN105197872A (zh) * | 2014-05-29 | 2015-12-30 | 上海矽睿科技有限公司 | Al-Ge共晶键合预处理方法及键合方法 |
| GB2542979B (en) * | 2014-06-10 | 2017-09-13 | Cirrus Logic Int Semiconductor Ltd | Packaging for MEMS transducers |
| US9481567B2 (en) * | 2014-06-12 | 2016-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | MEMS structure, cap substrate and method of fabricating the same |
| US9067779B1 (en) | 2014-07-14 | 2015-06-30 | Butterfly Network, Inc. | Microfabricated ultrasonic transducers and related apparatus and methods |
| US9922956B2 (en) | 2014-09-26 | 2018-03-20 | Qualcomm Incorporated | Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration |
| CN105523518B (zh) * | 2014-09-29 | 2017-08-08 | 原相科技股份有限公司 | 具有低基板电耦合效应的微机电元件 |
| CN104401930A (zh) * | 2014-12-04 | 2015-03-11 | 中国科学院半导体研究所 | 采用晶圆级封装的mems器件 |
| US9862592B2 (en) | 2015-03-13 | 2018-01-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | MEMS transducer and method for manufacturing the same |
| US9637372B2 (en) * | 2015-04-27 | 2017-05-02 | Nxp Usa, Inc. | Bonded wafer structure having cavities with low pressure and method for forming |
| US9290376B1 (en) * | 2015-06-12 | 2016-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | MEMS packaging techniques |
| US10494252B2 (en) * | 2015-09-22 | 2019-12-03 | Taiwan Semiconductor Manufacturing Company Ltd. | MEMS devices and methods of manufacturing the same |
| US10002844B1 (en) | 2016-12-21 | 2018-06-19 | Invensas Bonding Technologies, Inc. | Bonded structures |
| US10508030B2 (en) * | 2017-03-21 | 2019-12-17 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
| US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
| US10923408B2 (en) | 2017-12-22 | 2021-02-16 | Invensas Bonding Technologies, Inc. | Cavity packages |
| US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
| CN110729979B (zh) * | 2019-09-30 | 2022-09-09 | 中国电子科技集团公司第二十六研究所 | 一种薄膜体声波滤波器晶圆级封装方法及其结构 |
| CN110877892B (zh) * | 2019-10-25 | 2023-07-21 | 厦门云天半导体科技有限公司 | 一种带有空腔的器件封装结构和方法 |
| CN112265954B (zh) * | 2020-10-27 | 2023-07-28 | 华东光电集成器件研究所 | 一种光mems器件封装结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963788A (en) * | 1995-09-06 | 1999-10-05 | Sandia Corporation | Method for integrating microelectromechanical devices with electronic circuitry |
| US6842009B2 (en) * | 2001-09-13 | 2005-01-11 | Nth Tech Corporation | Biohazard sensing system and methods thereof |
| US7023065B2 (en) * | 2002-08-07 | 2006-04-04 | Georgia Tech Research Corporation | Capacitive resonators and methods of fabrication |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227432B2 (en) * | 2005-06-30 | 2007-06-05 | Robert Bosch Gmbh | MEMS resonator array structure and method of operating and using same |
| US7378781B2 (en) * | 2005-09-07 | 2008-05-27 | Nokia Corporation | Acoustic wave resonator with integrated temperature control for oscillator purposes |
| US7767484B2 (en) * | 2006-05-31 | 2010-08-03 | Georgia Tech Research Corporation | Method for sealing and backside releasing of microelectromechanical systems |
| US20080233672A1 (en) * | 2007-03-20 | 2008-09-25 | Nanochip, Inc. | Method of integrating mems structures and cmos structures using oxide fusion bonding |
| US8330559B2 (en) * | 2010-09-10 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level packaging |
-
2010
- 2010-09-10 US US12/879,216 patent/US8330559B2/en active Active
-
2011
- 2011-09-07 CN CN201110268843.6A patent/CN102398888B/zh not_active Expired - Fee Related
-
2012
- 2012-12-10 US US13/710,389 patent/US8709849B2/en active Active
- 2012-12-10 US US13/710,396 patent/US8629517B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963788A (en) * | 1995-09-06 | 1999-10-05 | Sandia Corporation | Method for integrating microelectromechanical devices with electronic circuitry |
| US6842009B2 (en) * | 2001-09-13 | 2005-01-11 | Nth Tech Corporation | Biohazard sensing system and methods thereof |
| US7023065B2 (en) * | 2002-08-07 | 2006-04-04 | Georgia Tech Research Corporation | Capacitive resonators and methods of fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102398888A (zh) | 2012-04-04 |
| US20120061776A1 (en) | 2012-03-15 |
| US8330559B2 (en) | 2012-12-11 |
| US20130099332A1 (en) | 2013-04-25 |
| US8629517B2 (en) | 2014-01-14 |
| US8709849B2 (en) | 2014-04-29 |
| US20130102101A1 (en) | 2013-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102398888B (zh) | 晶圆级封装 | |
| US9731962B2 (en) | MEMS device and fabrication method | |
| US10155659B2 (en) | Vacuum sealed MEMS and CMOS package | |
| US10107830B2 (en) | Method of forming capacitive MEMS sensor devices | |
| US10160633B2 (en) | MEMS devices and fabrication methods thereof | |
| US8822252B2 (en) | Internal electrical contact for enclosed MEMS devices | |
| US9139420B2 (en) | MEMS device structure and methods of forming same | |
| US8486744B2 (en) | Multiple bonding in wafer level packaging | |
| US8058143B2 (en) | Substrate bonding with metal germanium silicon material | |
| US9834435B1 (en) | Structure and formation method of semiconductor device structure | |
| US9034757B2 (en) | Method for manufacturing a component having an electrical through-connection | |
| US9272899B2 (en) | Bonding method using porosified surfaces for making stacked structures | |
| US9884758B2 (en) | Selective nitride outgassing process for MEMS cavity pressure control | |
| US9450109B2 (en) | MEMS devices and fabrication methods thereof | |
| US9546090B1 (en) | Integrated MEMS-CMOS devices and methods for fabricating MEMS devices and CMOS devices | |
| US20180111823A1 (en) | Through silicon via (tsv) formation in integrated circuits | |
| US9718680B2 (en) | CMOS-MEMS integrated device including a contact layer and methods of manufacture | |
| TW202418477A (zh) | 製造具有電連接之矽層系統的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140827 |