CN103843252A - 确定准循环低密度奇偶校验码的方法和基于准循环低密度奇偶校验码进行数据编码的系统 - Google Patents

确定准循环低密度奇偶校验码的方法和基于准循环低密度奇偶校验码进行数据编码的系统 Download PDF

Info

Publication number
CN103843252A
CN103843252A CN201280047910.4A CN201280047910A CN103843252A CN 103843252 A CN103843252 A CN 103843252A CN 201280047910 A CN201280047910 A CN 201280047910A CN 103843252 A CN103843252 A CN 103843252A
Authority
CN
China
Prior art keywords
group
matrix
bit
bits
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280047910.4A
Other languages
English (en)
Other versions
CN103843252B (zh
Inventor
J·耶迪达
王一歌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103843252A publication Critical patent/CN103843252A/zh
Application granted granted Critical
Publication of CN103843252B publication Critical patent/CN103843252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种用于确定准循环（QC）低密度奇偶校验（LDPC）码以使得该QC LDPC码不具有捕获集的系统和方法。获得表示一族QC LDPC码的一组矩阵，其中，各个QC LDPC码是围长不小于八的咬尾空间耦合码，并且其中，所述一组矩阵中的各个矩阵的各列的权重不小于四。基于捕获集图案来从所述一组矩阵中选择矩阵，使得所述矩阵表示不具有捕获集的QC LDPC码。所述矩阵可以存储在存储器中。

Description

确定准循环低密度奇偶校验码的方法和基于准循环低密度奇偶校验码进行数据编码的系统
技术领域
本发明总体上涉及准循环（QC）低密度奇偶校验（LDPC）码，并且更具体地说，涉及构造不具有捕获集（trapping set）的QC LDPC码。
背景技术
可将两种粗略分类的方法用于低密度奇偶校验（LDPC）码的构造。一类方法基于随机图构造，而另一类基于结构化代数构造。随机图构造可生成接近香农容量的LDPC码。
LDPC图构造通常使用“泰纳（Tanner）图”，其为包括表示码字比特的“变量”节点和表示奇偶校验的“校验”节点的二分图，其中当且仅当奇偶校验矩阵中用于所述码的对应元（entry）非零时，变量节点通过边连接至校验节点。泰纳图是公知的。
虽然基于高度随机泰纳图构造的LDPC码可非常接近香农极限，但是这些构造难以在硬件中实现，这是因为码的泰纳图中的校验节点与变量节点之间的不规则连接意味着高复杂度的布线。在实际实施时，更加结构化的构造是优选的，这是因为它们在解码器中提供了可行的布线和简单并行。
准循环LDPC（QC LDPC）码是使用分为具有循环结构的子矩阵的奇偶校验矩阵的结构化的图构造。因为结构化的图构造在硬件中实现是可行的，所以QC LDPC码被用于各种通信网络中，诸如根据IEEE802.16e、DVB-S2和IEEE802.11标准实现的网络。
对于大多数应用，重要的是优化信噪比（SNR）相对低的“瀑布”制度中的解码性能。然而，针对一些应用，优化瀑布性能是不够的。还必须避免“错误平层（errorfloor）”（在较高SNR制度中的许多LDPC码的特征）。性能曲线中的错误平层意指随着SNR增加，解码失败率不继续减小。对于要求极其可靠的需求的应用（包括高密度数据存储和高速光纤通信系统），消除或降低错误平层是尤其重要的。
一般来说，QC LDPC码基于各种技术来构造，所述技术包括有限几何学、有限域和组合设计。近来，非常关注一类“卷积码”或“空间耦合”码，它们比常规随机构造要结构化得多，而且还显示出非常接近香农容量，或者甚至在二元删除信道（BEC）上达到香农容量。在本文中，这些码是重要的，因为可利用准循环构造来实现所述码，所以所述码应该能够实现非常良好的性能，同时保留其它结构化的QCLDPC码的可行性。
通常通过“捕获集”导致利用置信度传播（BP）或相关解码器解码的LDPC码的错误平层问题。捕获集是一组少数的比特，它们按照它们不正确的置信度彼此增强。捕获集的比特总是按照用于所述码的泰纳图中的成簇的短环来可变地布置。去除捕获集的一个方法是设计不存在短环的簇的泰纳图。另选的并且至少概念性的简单方式是设计具有较大围长（girth）的码。码的“围长”是泰纳图中的最短环的长度。通过去除短环，去除了潜在危险的环构造，并且有望降低错误平层。可惜的是，不能保证具有大围长（例如，八或更大）的码将不具有捕获集。
因此，本领域中需要提供一种用于确定不具有捕获集的QC LDPC码的方法。
发明内容
本发明的一个目的是提供一种用于构造准循环（QC）低密度奇偶校验（LDPC）码以使得QC LDPC码不具有捕获集的系统和方法。本发明的另一目的是确定优化瀑布性能码并且避免错误平层的这种QC LDPC。
捕获集是当利用置信度传播解码器或相关解码器（诸如比特翻转解码器）进行解码时按照它们的不正确的置信度彼此增强的一组少量比特。通常，QC LDPC码可具有非常难以检测的许多可能的捕获集。如果尝试针对所有可能捕获集的存在测试QCLDPC码，则将需要可能的捕获集的数千个不同图案的数据库，并且对这种数据库的完全性的这种构造和验证是不可能的，或者至少现在是不实际的。
本发明的各种实施方式基于列的权重为四的围长为八或更大的咬尾空间耦合码具有非常少的捕获集的发现。此外，在这些码中，所有可能的捕获集与特定构造的比特和校验相关，这可以验证特定码不具有任何捕获集。因此，该发现使得可以构造不具有捕获集的QC LDPC码。
上述发现基于大量的研究和测试。因为咬尾空间耦合码具有优秀的瀑布性能，所以部分地选择咬尾空间耦合码。因此，本发明的实施方式构造的QC LDPC码具有优秀的瀑布性能并且避免了错误平层，这是因为错误平层是由捕获集导致的。
具体地说，本发明的一些实施方式基于可从表示一族QC LDPC码的一组基本矩阵中选择表示不具有捕获集的QC LDPC码的矩阵的认识，其中，所述一族码中的各个码是围长不小于八的咬尾空间耦合码，并且其中，所述一组矩阵中的各个矩阵的各列的权重不小于四。所述选择基于可利用表示QC LDPC码的基本矩阵检测的捕获集图案。
捕获集图案包括QC LDPC码的泰纳图中的六比特图案。如果捕获集图案是“完全连接的”六比特图案，则该捕获集图案实际包括捕获集。更具体地说，“完全连接的”六比特形成两个群组的三比特，其中，一个群组中的每个比特连接至另一群组中的每个比特。如果捕获集图案是近似完全连接的六比特图案，则该捕获集图案有可能包括捕获集，但是实际上可能不包括捕获集。因此，针对捕获集的存在测试这种捕获集图案。近似完全连接的六比特形成两个群组的三比特，该两个群组包括第一群组和第二群组，其中，所述第一群组的第一比特和第二比特连接至所述第二群组中的每个比特，并且其中，所述第一群组的第三比特连接至所述第二群组中的两个比特。
因此，本发明的一个实施方式公开了一种确定准循环（QC）低密度奇偶校验（LDPC）码以使得QC LDPC码不具有捕获集的方法。该方法包括以下步骤：获得表示一族QC LDPC码的一组矩阵，其中，各个QC LDPC码是围长不小于八的咬尾空间耦合码，并且其中，所述一组矩阵中的各个矩阵的各列的权重不小于四；以及基于捕获集图案从所述一组矩阵中选择矩阵，使得所述矩阵表示不具有捕获集的QCLDPC码。针对编码或解码处理，可将所得到的QC LDPC码存储在存储器中。
另一实施方式公开了一种基于准循环（QC）低密度奇偶校验（LDPC）码来对数据进行编码的系统，该系统包括：用于提供所述数据的源；存储器，其用于存储由奇偶校验矩阵表示的QC LDPC码，其中，所述奇偶校验矩阵表示不具有捕获集的咬尾空间耦合（TBSC）QC LDPC码；以及编码器，其用于利用TBSC QC LDPC码对数据进行编码以生成编码数据，并且用于通过信道发送所述编码数据。TBSC QC LDPC码可具有至少等于八的围长，并且所述矩阵中的大多数列的权重等于四。
另一实施方式公开了一种用于确定准循环（QC）低密度奇偶校验（LDPC）码以使得QC LDPC码不具有捕获集的方法，该方法包括以下步骤：确定咬尾空间耦合码的骨架基本矩阵，使得各列的权重等于四；将围长最大化处理应用于该骨架基本矩阵以生成表示一族QC LDPC码的一组矩阵，其中，各个QC LDPC码是围长不小于八的咬尾空间耦合码，并且其中，所述一组矩阵中的各个矩阵的各列的权重不小于四；从所述一组矩阵中选择在对应的泰纳图中不具有完全连接的六比特图案的初始矩阵，其中，所述完全连接的六比特形成两个群组的三比特，其中，一个群组中的每个比特连接至另一群组中的每个比特；针对在对应的泰纳图中形成近似完全连接的六比特图案的所述初始矩阵中的各组候选元素测试所述一组候选元素是否包括捕获集，其中，所述近似完全连接的六比特形成两个群组的三比特，该两个群组包括第一群组和第二群组，其中，所述第一群组的第一比特和第二比特连接至所述第二群组中的每个比特，并且其中，所述第一群组的第三比特连接至所述第二群组中的两个比特；以及如果未找到所述捕获集，则发现所述初始矩阵为表示不具有捕获集的QC LDPC码的矩阵；否则，重复所述选择、所述测试和所述发现的步骤，其中，所述方法的步骤是由处理器执行的。
附图说明
图1是根据本发明的一些实施方式的用于确定准循环（QC）低密度奇偶校验（LDPC）码以使得QC LDPC码不具有捕获集的方法的框图；
图2A是可包括捕获集图案的QC LDPC码的泰纳图的示例；
图2B是可包括捕获集图案的QC LDPC码的泰纳图的示例；
图2C是可包括捕获集图案的QC LDPC码的泰纳图的示例；
图2D是可包括捕获集图案的QC LDPC码的泰纳图的示例；
图3是本发明的另一实施方式的框图；
图4是通过本发明的多个实施方式中的一个实施方式确定的矩阵的示例；
图5是通过本发明的多个实施方式中的一个实施方式确定的矩阵的示例；
图6是通过本发明的多个实施方式中的一个实施方式确定的矩阵的示例；
图7是围长最大化方法的框图；
图8是根据本发明的一些实施方式的用于搜索和测试各组候选元素的方法的框图；
图9是用于选择待去除的矩阵元的方法的框图；以及
图10是采用本发明的一些实施方式的各种系统的示意图。
具体实施方式
图1示出了根据本发明的一些实施方式的用于确定准循环（QC）低密度奇偶校验（LDPC）码以使得QC LDPC码不具有捕获集的方法100的框图。如本领域公知的，所述方法可由可以操作上连接至存储器和输入/输出接口的处理器101执行。
获得120表示一族QC LDPC码的一组矩阵126。各个QC LDPC码是围长112的值不小于八的咬尾空间耦合（TBSC）QC LDPC码，并且所述一组矩阵中的各个矩阵125的各列的权重114的值不小于四。可以例如利用如下所述的基于骨架的矩阵来确定所述一组矩阵，或者通过有线或无线信道来接收所述一组矩阵。
接着，所述方法基于捕获集图案110来从所述一组矩阵中选择130矩阵135，使得矩阵135表示不具有捕获集的QC LDPC码。该矩阵可存储140在存储器140中。矩阵135可提交150至用于对数据160进行编码并且用于发送180编码数据的编码器170。类似地，矩阵135可用于对编码数据进行解码。
捕获集图案包括QC LDPC码的泰纳图中的六比特图案，如图2A至图2D所示。泰纳图包括比特（例如，比特211-216）和奇偶校验（例如，奇偶校验219）。两个比特可通过奇偶校验彼此连接。基于比特的值，奇偶校验可以是满意的奇偶校验或不满意的奇偶校验。比特还可称作变量节点或变量。奇偶校验还可称作奇偶校验节点。
例如，图2A示出了完全连接的六比特211-216的捕获集图案。这种捕获集图案实际上包括捕获集。如可从图2A中看出的，完全连接的六比特形成两个群组的三比特（即，第一群组217和第二群组218），其中，一个群组中的每个比特连接至另一群组中的每个比特。
图2B示出了近似完全连接的六比特221-226的候选捕获集图案。该捕获集图案可包括捕获集，并测试捕获集的存在。近似完全连接的六比特形成两个群组的三比特，该两个群组包括第一群组227和第二群组228，其中，第一群组的第一比特221和第二比特222连接至第二群组中的每个比特，并且其中，第一群组的第三比特223连接至第二群组中的两个比特。
图2C示出了包括矩阵的泰纳图中的六比特231-236的图案的捕获集图案，其中，六比特形成两个群组的三比特，其中，一个群组中的每个比特通过“满意的”奇偶校验239连接至另一群组中的每个比特，并且其中，六比特中的每一个连接至一个“不满意的”奇偶校验238。
当捕获集导致置信度传播（BP）解码器失效时，捕获集中的比特具有不正确的置信度，而码中的其它比特具有正确的置信度。这是命名为“满意的”奇偶校验和“不满意的”奇偶校验的原因。满意的奇偶校验连接至捕获集中的具有不正确的置信度的两个比特，但是因为它们是两个，所以它们的奇偶性是正确的，并且它们是满意的。不满意的奇偶校验连接至捕获集中的具有不正确的置信度的单个比特，因此具有不正确的奇偶性。
图2D示出了包括六比特241-246的图案的捕获集图案，其中，去除了一个不满意的奇偶校验。如果从捕获集图案中仅去除不满意的奇偶校验，则捕获集图案仍是捕获集，这是因为不满意的奇偶校验在BP解码器中导致正确的信息。因此，认为图2C和图2D二者的图案是完全连接的六比特的捕获集图案。
QC LDPC码
本发明的各种实施方式确定准循环（QC）LDPC码，准循环（QC）LDPC码是结构化的码，容易在硬件中构造其解码器。因此在许多标准中使用QC LDPC码。
使Ii,p表示循环置换矩阵或“循环移位矩阵”，其通过将p×p单位矩阵循环向右移i位获得，其中0≤i≤p-1。因此，I0,p是p×p单位矩阵。在本发明中，通常通过用Ii替代Ii,p来抑制对p的依赖。作为示例，如果p=4，则移一位的循环置换矩阵为
I 1 = 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 .
使0p表示p×p全零矩阵。QC LDPC码具有完全由p×p子矩阵（p×p循环置换矩阵或p×p全零矩阵）构成的奇偶校验矩阵。例如，以下可以是针对QC LDPC码的奇偶校验矩阵，其中p=3：
Figure BDA0000484038070000062
在该示例中，奇偶校验矩阵由3×3子矩阵构造如下：
Figure BDA0000484038070000071
QC LDPC码可等效地以其“基本矩阵”来描述，基本矩阵列出了循环移位，并用“-1”来表示全零矩阵。因此，在本文示例中，等同于奇偶校验矩阵的基本矩阵为
咬尾空间耦合QC LDPC码
咬尾空间耦合QC LDPC码是其基本矩阵具有特定结构的QC LDPC码。存在描述TBSC QC LDPC码的少量参数，即，p（p×p子矩阵的大小）、J（基本矩阵中的行数）、L（基本矩阵中的列数）、S（基本矩阵的各行中的非负元的数量）以及W（基本矩阵的各列中的非负元的数量）。
常规形式的规则TBSC QC LDPC码的基本矩阵的最后一行以L-S个“-1”元（表示全零矩阵）开始，然后是S个元（从0至p-1范围内的非负整数）。最后一行上面的倒数第二行也具有S个非负元和等于-1的L-S个元，但是非负元的位置向左移G=L/J位。在上面的各行中，非负元的位置进一步向左移相同的值。在顶行中，非负元的位置绕一圈到达矩阵的右手侧。例如，以下是标准形式的规则TBSC QC LDPC码的示例性基本矩阵，其中参数值为p=3、J=5、L=10、S=6、W=3、G=2：
B = 0 2 - 1 - 1 - 1 - 1 1 0 1 2 1 0 2 1 - 1 - 1 - 1 - 1 0 1 2 1 1 0 2 1 - 1 - 1 - 1 - 1 - 1 - 1 1 2 0 2 1 2 - 1 - 1 - 1 - 1 - 1 - 1 1 0 2 2 1 1 .
QC LDPC码的泰纳图中的环
可利用“泰纳图”描述LDPC码，泰纳图是包括表示码字比特的“变量”节点和表示奇偶校验的“校验”节点的二分图，其中，当且仅当用于所述码的奇偶校验矩阵中的对应元非零时，变量节点通过边连接至校验节点。
QC LDPC码的泰纳图中的环可利用它们的奇偶校验矩阵来识别。码的泰纳图中的各个校验节点对应于其奇偶校验矩阵中的行，并且各个变量节点对应于列。环是在校验节点和变量节点之间交替的通过泰纳图中的节点的路径，其在同一节点开始和结束。就码的奇偶校验矩阵而言，可将环想象为通过矩阵的在矩阵的同一行上开始和结束的一系列交替的竖直运动和水平运动。竖直运动（沿着列）对应于选择连接至在环中形成下一步的同一变量节点的第二边。水平运动（沿着行）对应于选择连接至形成路径的一部分的同一校验节点的两个边。
对于QC LDPC码，可基于基本矩阵的条件（即，基本矩阵的元素/参数的值）来识别泰纳图中的环。因此，调整基本矩阵的非负参数可用于消除短环。LDPC码的泰纳图的“围长”是其最短环的长度。
示例性实施方式
图3示出了本发明的一个实施方式的非限制性示例。在该实施方式中，确定320咬尾空间耦合码的骨架基本矩阵（SBM）325，使得各列的权重为四。骨架基本矩阵表示具有块长度312和速率314的一族码，并且用于确定所述一组矩阵126。可实时（例如，随机地）预定或确定块长度和速率。骨架基本矩阵325的转置的示例410示出在图4中，如下文更详细地描述的。
接着，将围长最大化方法330应用于骨架基本矩阵以生成所述一组矩阵126。实施方式可使用各种围长最大化方法。在该实施方式的一个变形形式中，选择特定围长最大化处理，使得保持所述一组矩阵126中的各个矩阵125的列权重。
在一些实施方式中，选择130包括从所述一组矩阵中选择340在对应泰纳图中不具有完全连接的六比特图案的初始矩阵345。这是因为对应泰纳图中具有完全连接的六比特图案的矩阵包括捕获集，并且不应当被选为矩阵135。
如果初始矩阵340在对应泰纳图中不具有完全连接的六比特图案和近似完全连接的六比特图案，则该矩阵表示不具有捕获集的QC LDPC码，并被选为矩阵135。然而，如果初始矩阵在对应泰纳图中包括形成近似完全连接的六比特图案的一组或更多组元素，则该矩阵可包括或不包括捕获集。
因此，在本发明的一个实施方式中，选择130包括以下步骤：对于在对应泰纳图中形成近似完全连接的六比特图案的初始矩阵中的各个候选元素组，测试350候选元素组是否是捕获集。如果未找到360捕获集，则选择362初始矩阵作为矩阵135。否则，针对从所述一组矩阵126中选择的下一初始矩阵重复364以上步骤。
骨架基本矩阵
针对标准形式的规则TBSC QC LDPC码确定骨架基本矩阵，其具有与期望的块长度N和速率R一致的列度（column degree）W=4。可针对参数值进行不同选择，但是存在特定限制。具体地说，N、p和L通过式N=pL关联，并且R、J和L通过式R=1-J/L关联。骨架基本矩阵具有未确定的任何非负元值。以下，用符号*表示骨架基本矩阵的非负元。
例如，假设需要长度N=9600、速率R=1/2的码。可选择参数值p=800、J=6、L=12、S=8、W=4、G=2，并且骨架基本矩阵B可为
B = * * - 1 - 1 - 1 - 1 * * * * * * * * * * - 1 - 1 - 1 - 1 * * * * * * * * * * - 1 - 1 - 1 - 1 * * * * * * * * * * - 1 - 1 - 1 - 1 - 1 - 1 * * * * * * * * - 1 - 1 - 1 - 1 - 1 - 1 * * * * * * * * . - - - ( 1 )
在该示例中，骨架基本矩阵的列组织为相同的对（pair）。更一般地说，该骨架基本矩阵的列可组织为大小为G的群组。
针对块长度N和速率R的特定值，一些实施方式使用不规则的结构，其中特定群组的列的大小与其它群组的列的大小不同。例如，对于速率R=7/13的码，可使用以下骨架基本矩阵：
Figure BDA0000484038070000092
该基本矩阵与式（1）相似。唯一的差别在于最后一个群组的两个相同的列替换为一个群组的三个相同的列。
一些实施方式使用较大值的J和L，并对应地减小p的大小。针对较大值的J和L，容易形成改善瀑布性能的不规则形式的基本矩阵，如下所述。然而，所得到的基本矩阵变得非常大，并且容易利用转置的基本矩阵B’来示出所述矩阵。作为特定示例，图4示出了针对参数值N=9600、R=1/2、p=240、J=20、L=40、S=8、W=4、G=2确定的骨架转置的基本矩阵410。
围长最大化
本发明的实施方式可使用各种围长最大化方法。在一些实施方式中，选择特定的围长最大化方法，使得保持所述一组矩阵126中的各个矩阵125的权重。
图7示出了围长最大化方法700的示例，其优化QC LDPC码的围长，使得保持所述一组矩阵126中的各个矩阵125的权重。围长最大化处理的一个输入是指定一族TBSC QC LDPC码的骨架基本矩阵325。另一输入是期望的围长112（例如，八）。期望的输出是用于期望围长的TBSC QC LDPC码的矩阵125，其具有骨架基本矩阵所指定的形式，但是骨架基本矩阵中的未知参数是确定的值。利用从具有期望的骨架基本矩阵结构的码的集合中例如随机地选择的码来对方法700进行初始化。换句话说，初始地，从0至p-1的所有可能的值中随机选择基本矩阵中的所有非负参数。
所述方法的另一输入是与各种类型的环关联的“成本函数”。使用的成本函数取决于长度小于期望围长的当前码中的环的数量。使用权重向量710，使得较短的环被加权为比较长的环更耗费成本。例如，如果期望的围长为8，则可为各个四环分配成本10，并且针对各个六环分配成本1。因为处理尝试最小化成本，所以处理首先去除四环，然后去除六环。
围长最大化重复地更新基本矩阵中的当前非负参数。在各次重复中，单个非负参数被改变为实现成本函数的最大减小的值。详细地说，确定730了“成本矩阵”，针对各个非负参数值，“成本矩阵”给出了将参数值改变为从0至p-1的任何其它可能值的成本。可从成本矩阵生成740“增益矩阵”，“增益矩阵”改善了用于将各个可能的非负参数值从其当前值改变为各个可能的其它值的成本。
在各次重复时，所述方法检查750是否存在改善成本的正增益。如果增益为正，则选择最大地改善成本的单个非负参数值改变，并将其用于合适地更新基本矩阵760。然后，再次确定成本矩阵730并进行重复。
当不能再将任何单个参数值改变为进一步降低成本（进而降低不期望的环数）的值时，方法700终止。形式上，这意味着增益矩阵中的最大增益不再是正的750。此时，检查770在当前基本矩阵中成本是否为零。如果成本为零，则发现基本矩阵不具有任何短环；例如，如果围长的目标是八，则成本为零表示没有4环或6环。因此，在这种情况下，输出表示期望围长125的TBSC LDPC码的基本矩阵780。
如果不能再改善成本，但是当前成本函数为正，则处理失败790。针对特定值p和期望围长g，处理不能成功，具体地说，如果p太小并且g太大，则处理不能成功。然而，针对围长八和足够大的值p，处理通常成功，并且可使用许多次以生成符合骨架基本矩阵所指定的结构并且具有期望围长的一组矩阵126。
图5示出了利用围长最大化处理获得的转置的基本矩阵510，其围长为八并对应于骨架基本矩阵410，并且参数值p=240。处理成功找到具有期望围长和结构的码。
测试一组候选元素
表示TBSC QC LDPC码的矩阵的一组候选元素形成对应泰纳图中的候选的捕获集，即，近似完全连接的六比特图案。所述一组候选元素可形成或不形成捕获集，即，可实际上不形成捕获集。因此，本发明的各种实施方式搜索所述一组候选元素，并测试各组候选元素以确定所述一组候选元素是否为捕获集。在一个实施方式中，测试处理使用假定为二进制对称信道的置信度传播（BP）解码器，其中，候选捕获集中的各个比特被初始化为不正确的值，并且图中的所有其它比特被初始化为正确的值。如果BP解码器不能成功解码，则候选捕获集是真捕获集，并且所述码是不可接受的。
图8示出了用于搜索和测试各组候选元素的方法的框图。所述方法在所述一组矩阵中的各个矩阵中搜索810完全连接的六比特图案和/或近似完全连接的六比特图案。例如，一个实施方式确定在对应泰纳图中形成长度为八的多个环815的候选的六比特，并且确定候选的六比特是否形成完全连接的六比特图案和/或近似完全连接的六比特图案。
针对各组候选元素，构造所述码的泰纳图中的候选比特的正确的值改变820为不正确的值同时保持所述码中的所有其它比特的正确的值的数据块。然后利用BP解码器对该数据块进行解码830，并且检查840解码的结果的正确性。如果解码器不能对所述数据块进行解码，则所述方法发现845所述一组候选元素形成捕获集。否则，所述方法发现845所述一组候选元素不形成捕获集。
修正TBSC QC LDPC码
具有完全规则的权重（例如，权重等于四）的列的码可不优化瀑布性能。通常，当一些列改变为更高的度时，瀑布性能改善。因此，本发明的一些实施方式增大了矩阵的至少一列的权重。新增大的权重值可以是大于四并小于或等于最大列权重的任何值。可在所述方法的任何阶段应用增大步骤。例如，增大步骤可应用于矩阵125或矩阵135。
可利用例如密度进化法来做出哪些列改变为更高的度的选择。在一个实施方式中，在二元删除信道（BEC）上测试所述码，并且利用密度进化法优化所述码的针对BEC的阈值。针对BEC的“阈值”可以是最大删除概率，使得所述码将在密度进化近似值内继续成功地进行解码。
可以按照各种方式确定较高权重的列的权重。在密度进化下，选择全列权重（基本矩阵的所述列中的每个元素为非负）可给出最佳阈值性能，但是对于在硬件中实际构造解码器来说，这可能是不方便的。另选地，一个实施方式选择与硬件实现兼容的最大权重。
对应于较高权重的列的比特具有来自不满意的奇偶校验的许多输入，并且因此不参与到任何捕获集中。因此，当搜索捕获集时忽略这些比特。
图6示出了这种码的转置的基本矩阵610的示例。在该示例中，通过将矩阵的两列从权重四转换为权重二十，改善了在BEC上具有转置的基本矩阵510的码的密度进化阈值。较高权重的列中的从-1改变为非负值的基本矩阵元的精确值并非总是重要的。例如，所述值可以是随机的，或者通过围长最大化方法来确定。
从基本矩阵中可选地删除元
一些实施方式通过将一些权重四的列转变为权重三的列来从基本矩阵135中去除元素，从而改善了码的瀑布性能。在一些实施方式中，从基本矩阵中去除元素，以将至少一列的权重减小为权重三。可利用密度进化法来选择去除的元素。另外地或另选地，可基于捕获集图案或候选捕获集图案中的元素的对应位置来选择去除的元素。
通常，将所述列转换为权重三的列的处理使得捕获集更加可能出现。因此，实施方式通常限制转换的列的数量。此外，基于去除处理可导致真捕获集的可能性来去除基本矩阵的元素。因为各个基本矩阵元对应于泰纳图中的校验节点与比特节点之间的边，所以这是可能的。一个实施方式根据需要去除了对应于候选捕获集中的“内边”（而非外边）的基本矩阵元。
图9示出了选择待去除的元的方法的示例。在步骤910，方法设置要去除的元的数量。将惩罚值分配给初始值等于例如零的基本矩阵中的各个元（即，各条边）。
在步骤920中，基于捕获集图案中的元素的对应位置来修正惩罚值。如果元是用于候选捕获集的内边，则其惩罚值减一。如果元是用于候选捕获集的外边，则惩罚值加一。如果所述元属于已经去除了一个外部校验的捕获集，则将该元的惩罚值设置为无穷大。
在步骤930中，选择了惩罚值低于阈值935的一组元。在步骤940中，去除所述组中的使密度进化阈值945最大化的元。例如，所述方法选择具有最小惩罚值的元的数量，并且选择去除最能改善密度进化阈值的元。可重复上述步骤来去除多个元。在选择了要去除的元之后，一个实施方式测试950是否通过去除所述元而引入了任何真捕获集。
可以诸如通过图10所示的系统1000来在解码和编码处理二者中使用由本发明的实施方式确定的QC LDPC码。本发明的实施方式提供了用于构造可存储在存储器1050中的具有高围长的准循环低密度奇偶校验（QC-LDPC）码的方法100。然后编码器1020可使用这种码来对数据（例如，源1010生成的k个符号u[a]的信息块1001）进行编码。可通过噪声信道1030发送编码数据作为包括N个符号的码字x[n]1002。所述信道可以是通信信道。“信道”也可以是存储介质。在这种情况下，将码字写入介质以供稍后检索。
信道可将码字破坏为信号y[n]1003。该信号随后被传送至解码器1040，解码器1040尝试利用QC-LDPC码1050来输出信息块u[a]1002的重构z[a]1004。
可按照任何多种方式来实现本发明的上述实施方式。例如，这些实施方式可利用硬件、软件或它们的组合来实现。当在软件中实现时，软件代码可在设置在单个计算机或分布在多个计算机中的任何合适的处理器或处理器的集合上执行。这些处理器可实现为集成电路，其中在集成电路组件中具有一个或更多个处理器。但是，可利用任何合适形式的电路来实现处理器。
此外，计算机可具体实现为任何多种形式，诸如安装在机架上的计算机、台式计算机、膝上型计算机、微型计算机或平板计算机。这些计算机可通过包括局域网或广域网的任何合适形式的一个或更多个网络（诸如企业网或互联网）来相互连接。这些网络可基于任何合适的技术，并且可根据任何合适的协议来进行操作，并且可包括无线网络、有线网络或光纤网络。
另外，本发明的实施方式可具体实现为方法，已提供了所述方法的示例。作为方法的一部分执行的步骤可按照任何合适的方式排序。因此，实施方式可被构造为按照与示出的顺序不同的顺序执行的步骤，其可包括同时执行一些动作，即使这些动作在示例性实施方式中被示出为顺序性的动作。
在权利要求中使用的用于修饰要求保护的元件的诸如“第一”、“第二”的序数术语其自身并不暗含任何优先级、优先性或一个要求保护的元件优先于另一个元件的顺序或者执行方法的动作的时间上的顺序，而是仅用作标签，以将具有特定名称的一个要求保护的元件与具有相同名称（除序数术语以外）的另一元件区分开，从而区分要求保护的元件。
工业实用性
本发明的方法和系统可应用于许多类型的领域。

Claims (20)

1.一种确定准循环（QC）低密度奇偶校验（LDPC）码以使得该QC LDPC码不具有捕获集的方法，该方法包括以下步骤：
获得表示一族QC LDPC码的一组矩阵，其中，各个QC LDPC码是围长不小于八的咬尾空间耦合码，并且其中，所述一组矩阵中的各个矩阵的各列的权重不小于四；
基于捕获集图案从所述一组矩阵中选择矩阵，使得该矩阵表示不具有捕获集的QC LDPC码；以及
将所述矩阵存储在存储器中，其中，所述方法的步骤是由处理器执行的。
2.根据权利要求1所述的方法，其中，所述获得的步骤还包括以下步骤：
确定咬尾空间耦合码的骨架基本矩阵，使得各列的权重为四，并且使得所述骨架基本矩阵表示具有预定块长度和预定速率的一族码；以及
对所述骨架基本矩阵应用围长最大化处理以生成所述一组矩阵，其中，所述围长最大化处理保持所述权重。
3.根据权利要求1所述的方法，其中，所述捕获集图案是对应的泰纳图中的六比特图案。
4.根据权利要求1所述的方法，其中，所述捕获集图案包括对应的泰纳图中的六比特图案，其中，所述六比特形成第一群组和第二群组的三比特，并且其中，所述第一群组中的每个比特通过奇偶校验连接至所述第二群组中的每个比特。
5.根据权利要求1所述的方法，其中，所述捕获集图案包括所述矩阵的泰纳图中的六比特图案，其中，所述六比特形成两个群组的三比特，其中，一个群组中的每个比特通过满意的奇偶校验连接至另一群组中的每个比特，并且其中，所述六比特中的每一个连接至一个不满意的奇偶校验。
6.根据权利要求1所述的方法，其中，所述捕获集图案包括所述矩阵的泰纳图中的六比特图案，其中，所述六比特中的每一个通过奇偶校验连接至三个比特或四个比特，其中，所述六比特形成两个群组的三比特，该两个群组包括第一群组和第二群组，其中，所述第一群组的第一比特和第二比特连接至所述第二群组中的每个比特，并且其中，所述第一群组的第三比特连接至所述第二群组中的两个比特。
7.根据权利要求1所述的方法，其中，所述选择的步骤还包括以下步骤：
从所述一组矩阵中选择在对应的泰纳图中不具有完全连接的六比特图案的初始矩阵，其中，所述完全连接的六比特形成两个群组的三比特，其中，一个群组中的每个比特连接至另一群组中的每个比特；
针对在所述对应的泰纳图中形成近似完全连接的六比特图案的所述初始矩阵中的各组候选元素测试所述一组候选元素是否包括捕获集，其中，所述近似完全连接的六比特形成两个群组的三比特，该两个群组包括第一群组和第二群组，其中，所述第一群组的第一比特和第二比特连接至所述第二群组中的每个比特，并且其中，所述第一群组的第三比特连接至所述第二群组中的两个比特；以及
如果未找到所述捕获集，则选择所述初始矩阵作为所述矩阵。
8.根据权利要求7所述的方法，其中，所述测试的步骤包括以下步骤：
将所述候选元素的正确的值改变为不正确的，同时保持所述初始矩阵中的其它元素的正确的值；
利用置信度传播解码器来对所述初始矩阵的元素的值进行解码；以及
如果所述解码器不能对所述候选元素的正确的值进行解码，则发现所述候选元素包括所述捕获集。
9.根据权利要求7所述的方法，该方法还包括以下步骤：
在所述一组矩阵中的各个矩阵中搜索所述完全连接的六比特图案和所述近似完全连接的六比特图案。
10.根据权利要求9所述的方法，其中，针对各个矩阵，所述搜索的步骤包括以下步骤：
确定在对应的泰纳图中形成多个长度为八的环的候选六比特；以及
确定所述候选六比特是形成所述完全连接的六比特图案还是形成所述近似完全连接的六比特图案。
11.根据权利要求1所述的方法，该方法还包括以下步骤：
增大所述矩阵的至少一列的权重。
12.根据权利要求11所述的方法，其中，所述增大的步骤包括以下步骤：
使所述至少一列的权重最大化。
13.根据权利要求11所述的方法，其中，利用密度进化法选择权重增大的列。
14.根据权利要求1所述的方法，该方法还包括以下步骤：
从所述基本矩阵中去除元素，以将至少一列的权重减小为权重三。
15.根据权利要求14所述的方法，其中，利用密度进化法选择所去除的元素。
16.根据权利要求14所述的方法，其中，基于所述捕获集图案中的所述元素的对应位置来选择所去除的元素。
17.根据权利要求14所述的方法，该方法还包括以下步骤：
针对所述矩阵的至少一些元对惩罚值进行初始化；
基于所述捕获集图案中的所述元素的对应位置修正所述惩罚值，其中，如果元对应于所述捕获集图案的外边，则增大所述元的惩罚值，其中，如果所述元对应于所述捕获集图案的内边，则减小所述元的所述惩罚值，并且其中，如果所述元对应于已去除了一个外部校验的所述捕获集图案，则将所述元的所述惩罚值设置为无穷大；
选择惩罚值低于阈值的一组元；
去除所述一组元中的使密度进化阈值最大化的元；以及
测试所述矩阵中的所述捕获集的存在。
18.一种基于准循环（QC）低密度奇偶校验（LDPC）码来对数据进行编码的系统，该系统包括：
提供所述数据的源；
存储器，其用于存储由奇偶校验矩阵表示的QC LDPC码，其中，所述奇偶校验矩阵表示不具有捕获集的咬尾空间耦合（TBSC）QC LDPC码；以及
编码器，其用于利用所述TBSC QC LDPC码来对所述数据进行编码，以生成编码数据，并且用于通过信道发送所述编码数据。
19.根据权利要求18所述的系统，其中，所述TBSC QC LDPC码的围长至少等于八，并且，所述矩阵中的大多数列的权重等于四。
20.一种确定准循环（QC）低密度奇偶校验（LDPC）码的方法，该方法包括以下步骤：
确定咬尾空间耦合码的骨架基本矩阵，使得各列的权重等于四；
对所述骨架基本矩阵应用围长最大化处理，以生成表示一族QC LDPC码的一组矩阵，其中，各个QC LDPC码是围长不小于八的咬尾空间耦合码，并且其中，所述一组矩阵中的各个矩阵的各列的权重不小于四；
从所述一组矩阵中选择在对应的泰纳图中不具有完全连接的六比特图案的初始矩阵，其中，所述完全连接的六比特形成两个群组的三比特，其中，一个群组中的每个比特连接至另一群组中的每个比特；
针对在所述对应的泰纳图中形成近似完全连接的六比特图案的所述初始矩阵中的各组候选元素测试所述一组候选元素是否包括捕获集，其中，所述近似完全连接的六比特形成两个群组的三比特，该两个群组包括第一群组和第二群组，其中，所述第一群组的第一比特和第二比特连接至所述第二群组中的每个比特，并且其中，所述第一群组的第三比特连接至所述第二群组中的两个比特；以及
如果未找到所述捕获集，则发现所述初始矩阵作为表示不具有捕获集的QCLDPC码的矩阵；否则
重复所述选择、所述测试和所述发现的步骤，其中，所述方法的步骤是由处理器执行的。
CN201280047910.4A 2011-09-30 2012-09-11 确定准循环低密度奇偶校验码的方法和基于准循环低密度奇偶校验码进行数据编码的系统 Active CN103843252B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/251,180 US8595589B2 (en) 2011-09-30 2011-09-30 Quasi-cyclic low-density parity-check codes
US13/251,180 2011-09-30
PCT/JP2012/073766 WO2013047258A1 (en) 2011-09-30 2012-09-11 Method for determining quasi-cyclic low-density parity-check code, and system for encoding data based on quasi-cyclic low-density parity-check code

Publications (2)

Publication Number Publication Date
CN103843252A true CN103843252A (zh) 2014-06-04
CN103843252B CN103843252B (zh) 2018-01-02

Family

ID=47040767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280047910.4A Active CN103843252B (zh) 2011-09-30 2012-09-11 确定准循环低密度奇偶校验码的方法和基于准循环低密度奇偶校验码进行数据编码的系统

Country Status (5)

Country Link
US (1) US8595589B2 (zh)
EP (1) EP2761759A1 (zh)
JP (1) JP5752317B2 (zh)
CN (1) CN103843252B (zh)
WO (1) WO2013047258A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108370254A (zh) * 2016-07-20 2018-08-03 华为技术有限公司 低密度奇偶校验码基矩阵生成方法及装置
CN108880749A (zh) * 2018-06-11 2018-11-23 广东工业大学 一种ldpc码通信方法、系统、设备及计算机存储介质
CN109639392A (zh) * 2018-11-09 2019-04-16 清华大学 广播信道传输的空间耦合ldpc码的构造方法及系统
CN110011755A (zh) * 2018-01-05 2019-07-12 中兴通讯股份有限公司 一种ldpc编码的方法、装置及数据发送的方法、装置
CN110024294A (zh) * 2016-11-21 2019-07-16 华为技术有限公司 空间耦合准循环ldpc码的生成

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5696068B2 (ja) * 2012-02-23 2015-04-08 株式会社東芝 符号化装置及び通信装置
US8996971B2 (en) * 2012-09-04 2015-03-31 Lsi Corporation LDPC decoder trapping set identification
US10193570B2 (en) * 2013-12-03 2019-01-29 Samsung Electronics Co., Ltd Method of and apparatus for generating spatially-coupled low-density parity-check code
US20150303947A1 (en) * 2014-04-18 2015-10-22 LSI Corportaion Systems and Methods for Protected Portion Data Processing
US9977713B2 (en) * 2015-03-20 2018-05-22 SK Hynix Inc. LDPC decoder, semiconductor memory system and operating method thereof
US9584158B2 (en) * 2015-07-24 2017-02-28 Tidal Systems, Inc. Unified H-encoder for a class of multi-rate LDPC codes
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10291354B2 (en) 2016-06-14 2019-05-14 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
KR101765014B1 (ko) 2016-08-23 2017-08-14 경상대학교산학협력단 쌍둥이 부호 시스템 및 이의 구현방법
CN107888198B (zh) 2016-09-30 2023-05-26 中兴通讯股份有限公司 准循环ldpc编译码方法、装置及ldpc编译码器
CN107959500B (zh) * 2016-10-17 2021-10-22 上海数字电视国家工程研究中心有限公司 Ldpc编码器的构造方法
WO2018084735A1 (en) * 2016-11-03 2018-05-11 Huawei Technologies Co., Ltd. Efficiently decodable qc-ldpc code
WO2018112980A1 (zh) * 2016-12-24 2018-06-28 华为技术有限公司 存储控制器、数据处理芯片及数据处理方法
US10340949B2 (en) 2017-02-06 2019-07-02 Qualcomm Incorporated Multiple low density parity check (LDPC) base graph design
BR112019027009A2 (pt) 2017-06-27 2020-06-30 Telefonaktiebolaget Lm Ericsson (Publ) método para uso em um transmissor sem fio de uma rede de comunicação sem fio, produto de programa de computador, transmissor sem fio, e, receptor sem fio
CN108768408B (zh) * 2018-05-17 2022-05-24 西安空间无线电技术研究所 一种基于Sidon序列的大围长II型准循环LDPC码设计方法
CN111327330B (zh) * 2018-12-14 2022-04-08 深圳市中兴微电子技术有限公司 一种信息处理方法、设备及计算机存储介质
CN109951189B (zh) * 2019-03-27 2023-03-31 暨南大学 一种基于素数乘积的准循环结构多元ldpc码构造方法
US11309915B1 (en) 2019-07-11 2022-04-19 Arrowhead Center, Inc. Efficient implementation of a threshold modified min-sum algorithm for low-density parity-check decoders
TWI748214B (zh) * 2019-07-29 2021-12-01 慧榮科技股份有限公司 快閃記憶體控制器、儲存裝置及其讀取方法
TWI705667B (zh) * 2019-09-20 2020-09-21 慧榮科技股份有限公司 產生具有符合所需之錯誤基數的低密度奇偶校驗碼的方法及裝置
US11265015B2 (en) * 2020-05-15 2022-03-01 SK Hynix Inc. Out-of-order processing for bit-flipping decoders in non-volatile memory devices
US11463114B2 (en) 2021-02-22 2022-10-04 Mitsubishi Electric Research Laboratories, Inc. Protograph quasi-cyclic polar codes and related low-density generator matrix family

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100058139A1 (en) * 2008-08-27 2010-03-04 Yige Wang Method for constructing large-girth quasi-cyclic low-density parity-check codes
CN101826878A (zh) * 2010-04-26 2010-09-08 杨磊 Qc-ldpc码构建方法
US8127209B1 (en) * 2007-07-30 2012-02-28 Marvell International Ltd. QC-LDPC decoder with list-syndrome decoding

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4987079B2 (ja) * 2007-06-29 2012-07-25 三菱電機株式会社 検査行列生成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8127209B1 (en) * 2007-07-30 2012-02-28 Marvell International Ltd. QC-LDPC decoder with list-syndrome decoding
US20100058139A1 (en) * 2008-08-27 2010-03-04 Yige Wang Method for constructing large-girth quasi-cyclic low-density parity-check codes
CN101826878A (zh) * 2010-04-26 2010-09-08 杨磊 Qc-ldpc码构建方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ESMAEILI ET AL.: "Structured quasi-cyclic LDPC codes with girth 18 and column-weight J>=3", 《INTERNATIONAL JOURNAL OF ELECTRONICS AND COMMUNICATIONS》 *
TAVARES M B S ET AL.: "LDPC convolutional codes based on braided convolutional codes", 《2008 IEEE INTERNATIONAL SYMPOSIUM ON INFORMATION THEORY》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108370254A (zh) * 2016-07-20 2018-08-03 华为技术有限公司 低密度奇偶校验码基矩阵生成方法及装置
US10879931B2 (en) 2016-07-20 2020-12-29 Huawei Technologies Co., Ltd. Method and apparatus for generating low-density parity-check code basis matrix
CN110024294A (zh) * 2016-11-21 2019-07-16 华为技术有限公司 空间耦合准循环ldpc码的生成
CN110024294B (zh) * 2016-11-21 2021-08-27 华为技术有限公司 空间耦合准循环ldpc码的生成
CN110011755A (zh) * 2018-01-05 2019-07-12 中兴通讯股份有限公司 一种ldpc编码的方法、装置及数据发送的方法、装置
CN110011755B (zh) * 2018-01-05 2021-10-19 中兴通讯股份有限公司 一种ldpc编码的方法、装置及数据发送的方法、装置
CN108880749A (zh) * 2018-06-11 2018-11-23 广东工业大学 一种ldpc码通信方法、系统、设备及计算机存储介质
CN108880749B (zh) * 2018-06-11 2020-11-13 广东工业大学 一种ldpc码通信方法、系统、设备及计算机存储介质
CN109639392A (zh) * 2018-11-09 2019-04-16 清华大学 广播信道传输的空间耦合ldpc码的构造方法及系统
CN109639392B (zh) * 2018-11-09 2020-03-27 清华大学 广播信道传输的空间耦合ldpc码的构造方法及系统

Also Published As

Publication number Publication date
EP2761759A1 (en) 2014-08-06
US20130086445A1 (en) 2013-04-04
US8595589B2 (en) 2013-11-26
CN103843252B (zh) 2018-01-02
JP5752317B2 (ja) 2015-07-22
WO2013047258A1 (en) 2013-04-04
JP2014522139A (ja) 2014-08-28

Similar Documents

Publication Publication Date Title
CN103843252A (zh) 确定准循环低密度奇偶校验码的方法和基于准循环低密度奇偶校验码进行数据编码的系统
CN104868925B (zh) 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
US8499218B2 (en) System and method for determining quasi-cyclic low-density parity-check codes having high girth
CN101032082B (zh) 编码和解码数据的方法和设备
US10411735B1 (en) Systems and methods for an iterative decoding scheme
US11095317B2 (en) Efficiently decodable QC-LDPC code
US8103931B2 (en) Method for constructing large-girth quasi-cyclic low-density parity-check codes
US8347170B2 (en) Method and apparatus for performing decoding using LDPC code
CN109891753A (zh) 用于编码和译码ldpc码的方法和装置
JP4005084B2 (ja) 検査行列生成方法および検査行列生成装置
CN102835032A (zh) 用于循环行列式大小非整数倍的准循环ldpc编码和解码
CN101159435B (zh) 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法
KR100975695B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
WO2015120719A1 (zh) 信息处理方法及装置
KR101216075B1 (ko) 채널 코드를 이용한 복호화 및 복호화 장치
CN109120374A (zh) 准循环低密度奇偶校验编码设计方法及装置
KR100943602B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
KR101431268B1 (ko) 직렬 부호화를 위한 저밀도 패리티 검사 부호의 생성 장치및 방법
CN102412844B (zh) 一种ira类ldpc码的译码方法及译码装置
US20130318017A1 (en) Devices for Learning and/or Decoding Messages, Implementing a Neural Network, Methods of Learning and Decoding and Corresponding Computer Programs
Chaibi et al. Parallel genetic algorithm decoder scheme based on DP-LDPC codes for industrial IoT scenarios
US20170331496A1 (en) Decoding method and decoder for low density parity check code
Xunhuan et al. An improved forming algorithm of error-patterns for two-dimensional codes
CN116318181A (zh) 一种极化码译码方法及装置
Peng et al. The Q-matrix Low-Density Parity-Check codes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant