CN103839903B - 带散热功能的三维堆叠芯片的制造方法 - Google Patents

带散热功能的三维堆叠芯片的制造方法 Download PDF

Info

Publication number
CN103839903B
CN103839903B CN201410086565.6A CN201410086565A CN103839903B CN 103839903 B CN103839903 B CN 103839903B CN 201410086565 A CN201410086565 A CN 201410086565A CN 103839903 B CN103839903 B CN 103839903B
Authority
CN
China
Prior art keywords
chip
heat
unit
sink unit
sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410086565.6A
Other languages
English (en)
Other versions
CN103839903A (zh
Inventor
王启东
邱德龙
吴晓萌
曹立强
于大全
谢慧琴
张迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410086565.6A priority Critical patent/CN103839903B/zh
Publication of CN103839903A publication Critical patent/CN103839903A/zh
Application granted granted Critical
Publication of CN103839903B publication Critical patent/CN103839903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及电子封装技术领域，特别涉及一种带散热功能的三维堆叠芯片的制造方法，芯片包括顶层芯片单元、底层芯片单元及芯片基板。顶层芯片单元垂直连接在底层芯片单元的上方；芯片基板与底层芯片单元的底部连接。本发明提供的带散热功能的三维堆叠芯片及其制造方法，高热导率的散热单元制作工艺成熟、结构简单、制作成本低。散热单元将堆叠芯片热量直接从芯片内部传导至封装体外部进行散热，散热效率高。同时，在散热单元的上、下表面制作孔、槽、缝等结构，使散热层在长宽高尺寸一定的情况下，散热面积有效的增大，从而增加了散热单元的散热效率。

Description

带散热功能的三维堆叠芯片的制造方法
技术领域
本发明涉及电子封装技术领域，特别涉及一种带散热功能的三维堆叠芯片的制造方法。
背景技术
在三维堆叠的芯片结构中，内部芯片的热量难以散出，因此堆叠芯片的最高温度会出现在内部芯片中，而内部芯片节温太高，容易使芯片失效，限制了整个器件的集成度和功率的提高。目前，对三维堆叠芯片结构散热处理得最好的方案是在封装芯片的内部设置一定高度、宽度及长度的工艺微流道，液体从微流道进入，带走芯片传导至该散热结构的热量；这种方案微流道制作工艺要求高，加工难度大，制作成本高。
发明内容
本发明所要解决的技术问题是提供一种结构简单、成本较低，并且散热效果好的带散热功能的三维堆叠芯片的制造方法。
为解决上述技术问题，本发明提供了一种带散热功能的三维堆叠芯片的制造方法，所述带散热功能的三维堆叠芯片包括顶层芯片单元、底层芯片单元及芯片基板；所述顶层芯片单元垂直连接在所述底层芯片单元的上方；所述芯片基板与所述底层芯片单元的底部连接；
所述顶层芯片单元包括第一散热单元、第一芯片及第一塑封层；所述第一散热单元的上、下表面分别倒装互联至少一个所述第一芯片；所述塑封层填充在所述第一散热单元上、下两侧的所述第一芯片的装配区域；
所述底层芯片单元包括第二散热单元、第二芯片及第二塑封层；所述第二散热单元的下表面倒装互联至少一个所述第二芯片；所述塑封层填充在所述第二散热单元下侧的所述第二芯片的装配区域；
所述第一散热单元及所述第二散热单元的上、下表面设置有散热槽；
所述方法包括：选取所述第一散热单元及所述第二散热单元，并在所述第一散热单元及第二散热单元的上、下表面分别刻蚀散热槽；选取一个已经刻蚀散热槽的所述第一散热单元，在所述第一散热单元的上、下表面分别倒装互联至少一个芯片，并用塑封剂进行塑封，构成所述顶层芯片单元；选取一个已经刻蚀散热槽的所述第二散热单元，在所述第二散热单元的下表面倒装互联至少一个芯片，并用塑封剂进行塑封，形成所述底层芯片单元；将所述底层芯片单元的顶部通过芯片连接材料压合在所述顶层芯片单元的底部；或将至少两个所述底层芯片单元垂直堆叠形成一个芯片模块，将所述芯片模块的顶部通过芯片连接材料压合在所述顶层芯片单元的底部；选取芯片基板，将所述底层芯片单元的底部通过芯片连接材料连接在所述芯片基板上；或将所述芯片模块的底部通过芯片连接材料连接在所述芯片基板上。
进一步地，所述塑封剂采用底部填充胶或各项异性导电胶。
进一步地，所述芯片连接材料采用异向导电胶。
进一步地，所述散热单元采用陶瓷材料或硅基材料。
本发明提供的带散热功能的三维堆叠芯片的制造方法，高热导率的散热单元制作工艺成熟、结构简单、制作成本低。散热单元将堆叠芯片热量直接从芯片内部传导至封装体外部进行散热，散热效率高。同时，在散热单元的上、下表面制作孔、槽、缝等结构，使散热层在长宽高尺寸一定的情况下，散热面积有效的增大，从而增加了散热单元的散热效率。本发明提供的带散热功能的三维堆叠芯片的制造方法，先分别制造上层芯片单元和下层芯片单元，最后再进行多个芯片单元的堆叠组装，这种方法解决了因塑封工艺不能完全封装高度较高的芯片堆叠结构所带来的困难。
附图说明
图1为本发明实施例提供的带散热功能的三维堆叠芯片结构示意图；
图2为本发明实施例提供的设置有三棱柱形状散热槽的第一散热单元主视图；
图3为本发明实施例提供的设置有三棱柱形状散热槽的第一散热单元俯视图；
图4为本发明实施例提供的设置有圆锥形状散热槽的第一散热单元主视图；
图5为本发明实施例提供的设置有圆锥形状散热槽的第一散热单元俯视图；
图6为本发明实施例提供的顶层芯片单元结构示意图；
图7为本发明实施例提供的底层芯片单元结构示意图。
具体实施方式
参见图1-图7，本发明实施例提供的一种带散热功能的三维堆叠芯片，包括顶层芯片单元101、底层芯片单元201及芯片基板5。顶层芯片单元101垂直连接在底层芯片单元201的上方；芯片基板5与底层芯片单元201的底部连接。顶层芯片单元101包括第一散热单元2、第一芯片1及第一塑封层6；第一散热单元2的上、下表面分别倒装互联至少一个第一芯片1(本发明实施例中，第一散热单元2的上、下表面分别倒装互联两个第一芯片1)；塑封层6填充在第一散热单元2上、下两侧的第一芯片1的装配区域。底层芯片单元201包括第二散热单元3、第二芯片4及第二塑封层7；第二散热单元3的下表面倒装互联至少一个第二芯片4(本发明实施例采用两个第二芯片4)；第二塑封层7填充在第二散热单元3下侧的第二芯片4的装配区域。第一散热单元2及第二散热单元3为高热导率材料(如陶瓷材料或硅基材料)；参见图2-图5，第一散热单元2及第二散热单元3的上、下表面设置有多个散热槽；需要说明的是，在第一散热单元2和第二散热单元3的上、下表面的中间安装芯片的区域不刻蚀散热槽；散热槽为圆锥形状，或为贯穿散热单元(包括第一散热单元2和第二散热单元3)两端的三棱柱形状(采用三棱柱形状的散热槽时，多个散热槽互相平行)。本发明实施例中，散热单元为高热导率的陶瓷基板或高热导率的硅基板。
参见图1-图7，本发明实施例还提供了一种带散热功能的三维堆叠芯片的制造方法，包括：步骤10：选取第一散热单元2及第二散热单元3，并在第一散热单元2和第二散热单元3的上、下表面刻蚀多个散热槽。第一散热单元2和第二散热单元3选用高热导率材料(如陶瓷材料或硅基材料)，散热槽为圆锥形状，或为贯穿散热单元(包括第一散热单元2和第二散热单元3)两端的三棱柱形状(采用三棱柱形状的散热槽时，多个散热槽互相平行)。需要注意的是，第一散热单元2和第二散热单元3的上、下表面的中间安装芯片的区域不刻蚀散热槽。步骤20：选取一个已经刻蚀散热槽的第一散热单元2，在第一散热单元2的上、下表面分别倒装互联至少一个第一芯片1(本发明实施例中，第一散热单元2的上、下表面分别倒装互联两个第一芯片1)，并用塑封剂(如底部填充胶或各向异性导电胶)进行塑封，构成顶层芯片单元101，顶层芯片单元101的最底端为裸露的芯片金属球。步骤30：选取一个已经刻蚀散热槽的第二散热单元3，在第二散热单元3的下表面倒装互联至少一个第二芯片4(本发明实施例采用两个第二芯片4)，并用塑封剂(如底部填充胶或各向异性导电胶)进行塑封，形成底层芯片单元201，底层芯片单元201的最底端为裸露的芯片金属球。步骤40：将底层芯片单元201的顶部通过芯片连接材料(如异向导电胶)压合在顶层芯片单元101的底部；或将至少两个底层芯片单元201(本发明实施例采用两个)垂直堆叠形成一个芯片模块，将芯片模块的顶部通过芯片连接材料(如异向导电胶)压合在顶层芯片单元101的底部。步骤50：选取芯片基板5(环氧树脂基板或硅基板)，将底层芯片单元201的底部通过芯片连接材料(如异向导电胶)连接在芯片基板5上；或使用多个底层芯片单元201形成的芯片模块时，将芯片模块的底部通过芯片连接材料(如异向导电胶)连接在芯片基板5上。
本发明提供的带散热功能的三维堆叠芯片及其制造方法，高热导率的散热单元制作工艺成熟、结构简单、制作成本低。散热单元将堆叠芯片热量直接从芯片内部传导至封装体外部进行散热，散热效率高。同时，在散热单元的上、下表面制作孔、槽、缝等结构，使散热层在长宽高尺寸一定的情况下，散热面积有效的增大，从而增加了散热单元的散热效率。本发明提供的带散热功能的三维堆叠芯片的制造方法，先分别制造上层芯片单元和下层芯片单元，最后再进行多个芯片单元的堆叠组装，这种方法解决了因塑封工艺不能完全封装高度较高的芯片堆叠结构所带来的困难。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (4)

1.一种带散热功能的三维堆叠芯片的制造方法，所述带散热功能的三维堆叠芯片包括顶层芯片单元、底层芯片单元及芯片基板；所述顶层芯片单元垂直连接在所述底层芯片单元的上方；所述芯片基板与所述底层芯片单元的底部连接；
所述顶层芯片单元包括第一散热单元、第一芯片及第一塑封层；所述第一散热单元的上、下表面分别倒装互联至少一个所述第一芯片；所述塑封层填充在所述第一散热单元上、下两侧的所述第一芯片的装配区域；
所述底层芯片单元包括第二散热单元、第二芯片及第二塑封层；所述第二散热单元的下表面倒装互联至少一个所述第二芯片；所述塑封层填充在所述第二散热单元下侧的所述第二芯片的装配区域；
所述第一散热单元及所述第二散热单元的上、下表面设置有散热槽；
其特征在于，所述方法包括：
选取所述第一散热单元及所述第二散热单元，并在所述第一散热单元及第二散热单元的上、下表面分别刻蚀散热槽；
选取一个已经刻蚀散热槽的所述第一散热单元，在所述第一散热单元的上、下表面分别倒装互联至少一个芯片，并用塑封剂进行塑封，构成所述顶层芯片单元；选取一个已经刻蚀散热槽的所述第二散热单元，在所述第二散热单元的下表面倒装互联至少一个芯片，并用塑封剂进行塑封，形成所述底层芯片单元；
将所述底层芯片单元的顶部通过芯片连接材料压合在所述顶层芯片单元的底部；或将至少两个所述底层芯片单元垂直堆叠形成一个芯片模块，将所述芯片模块的顶部通过芯片连接材料压合在所述顶层芯片单元的底部；
选取芯片基板，将所述底层芯片单元的底部通过芯片连接材料连接在所述芯片基板上；或将所述芯片模块的底部通过芯片连接材料连接在所述芯片基板上。
2.根据权利要求1所述的带散热功能的三维堆叠芯片的制造方法，其特征在于，所述塑封剂采用底部填充胶或各项异性导电胶。
3.根据权利要求1所述的带散热功能的三维堆叠芯片的制造方法，其特征在于，所述芯片连接材料采用异向导电胶。
4.根据权利要求1所述的带散热功能的三维堆叠芯片的制造方法，其特征在于，所述散热单元采用陶瓷材料或硅基材料。
CN201410086565.6A 2014-03-10 2014-03-10 带散热功能的三维堆叠芯片的制造方法 Active CN103839903B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410086565.6A CN103839903B (zh) 2014-03-10 2014-03-10 带散热功能的三维堆叠芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410086565.6A CN103839903B (zh) 2014-03-10 2014-03-10 带散热功能的三维堆叠芯片的制造方法

Publications (2)

Publication Number Publication Date
CN103839903A CN103839903A (zh) 2014-06-04
CN103839903B true CN103839903B (zh) 2016-09-28

Family

ID=50803264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410086565.6A Active CN103839903B (zh) 2014-03-10 2014-03-10 带散热功能的三维堆叠芯片的制造方法

Country Status (1)

Country Link
CN (1) CN103839903B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117672990A (zh) * 2022-08-19 2024-03-08 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200826258A (en) * 2006-12-13 2008-06-16 Siliconware Precision Industries Co Ltd Heat-dissipation semiconductor package and heat-dissipation structure thereof
CN102104033A (zh) * 2009-12-18 2011-06-22 中国科学院微电子研究所 三维混合信号芯片堆叠封装体及其制备方法
US7990711B1 (en) * 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate
CN203774287U (zh) * 2014-03-10 2014-08-13 中国科学院微电子研究所 带散热功能的三维堆叠芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171279A (ja) * 2009-01-23 2010-08-05 Toyota Motor Corp 放熱装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200826258A (en) * 2006-12-13 2008-06-16 Siliconware Precision Industries Co Ltd Heat-dissipation semiconductor package and heat-dissipation structure thereof
CN102104033A (zh) * 2009-12-18 2011-06-22 中国科学院微电子研究所 三维混合信号芯片堆叠封装体及其制备方法
US7990711B1 (en) * 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate
CN203774287U (zh) * 2014-03-10 2014-08-13 中国科学院微电子研究所 带散热功能的三维堆叠芯片

Also Published As

Publication number Publication date
CN103839903A (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
CN109524373B (zh) 嵌入式微流道的三维主动散热封装结构及其制作工艺
US11239095B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
CN106449569B (zh) 叠层芯片微流道散热结构和制备方法
CN104347544B (zh) 在堆叠管芯的侧壁上具有热介面材料的封装件
TWI506689B (zh) 半導體裝置之製造方法
TW200802757A (en) Heat sink, integrated circuit package and the method of fabricating thereof
WO2020248905A1 (zh) 一种晶圆级三维堆叠微流道散热结构及其制造方法
US10446462B2 (en) Heat transfer plate having small cavities for taking up a thermal transfer material
CN102683302A (zh) 一种用于单芯片封装和系统级封装的散热结构
US20120061059A1 (en) Cooling mechanism for stacked die package and method of manufacturing the same
CN104241218A (zh) 一种带有散热结构的倒装芯片塑封结构及制造方法
CN201845759U (zh) 散热器和散热系统
CN203774287U (zh) 带散热功能的三维堆叠芯片
CN203721707U (zh) 芯片封装结构
CN104134637B (zh) 用于大功率逻辑芯片PoP封装的散热结构
CN103839903B (zh) 带散热功能的三维堆叠芯片的制造方法
CN104681512A (zh) 一种倒装芯片封装散热结构及其制备方法
CN106098641B (zh) 一种散热的集成电路封装结构
CN104064532A (zh) 一种带有散热结构的器件封装结构及制造方法
CN206524327U (zh) 一种功率模块
CN206575010U (zh) 一种基于多芯片的半导体激光器封装结构
CN208923104U (zh) 基于qfn的芯片封装结构
CN202839586U (zh) 一种采用弹性装置的无外引脚扁平半导体封装结构
CN206819986U (zh) 一种增强散热性能的ic封装结构
CN110444518A (zh) 半导体封装结构和制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190430

Address after: 214135 China Sensor Network International Innovation Park D1, 200 Linghu Avenue, Wuxi New District, Jiangsu Province

Patentee after: National Center for Advanced Packaging Co., Ltd.

Address before: 100029 Microelectronics Institute, Chinese Academy of Sciences, 3 north earth road, Chaoyang District, Beijing

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences