CN103824789A - 一种晶圆电性测试方法 - Google Patents

一种晶圆电性测试方法 Download PDF

Info

Publication number
CN103824789A
CN103824789A CN201310613085.6A CN201310613085A CN103824789A CN 103824789 A CN103824789 A CN 103824789A CN 201310613085 A CN201310613085 A CN 201310613085A CN 103824789 A CN103824789 A CN 103824789A
Authority
CN
China
Prior art keywords
test
wafer
coordinate
origin
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310613085.6A
Other languages
English (en)
Inventor
许一峰
莫保章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310613085.6A priority Critical patent/CN103824789A/zh
Publication of CN103824789A publication Critical patent/CN103824789A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种晶圆电性测试方法，其中，包括：步骤S1：提供一待电性测试晶圆；步骤S2：将所述待电性测试晶圆的测试区域分为四个矩形测试单元格区域；步骤S3：采用所述待电性测试晶圆的圆心点作为所述四个矩形测试单元格区域的统一坐标原点，建立XY轴坐标系；步骤S4：所有测试模块以所述统一坐标原点作为参考基准，具有相对坐标；步骤S5：进行电性测试。本发明将采用晶圆圆心点为坐标原点，由于只存在一个坐标原点，且又是晶圆的圆心点，对于原点坐标在生产中的制作定位变的简单且精准，对应的其余测试模块的坐标的定位也会因为相同的基准坐标原点，而变得准确性更高。

Description

一种晶圆电性测试方法
技术领域
本发明涉及半导体测试领域，尤其涉及一种晶圆电性测试方法。
背景技术
在测试过程中所有的晶圆会被分成很多个测试单元格，这些测试单元格都拥有自己的相对坐标原点，测试仪器会按照这些被分割的测试单元格进行测试。如图2所示，在这过程中，由于每个测试单元格都有自己的一个测试模块坐标作为测试原点，一旦其中有一个测试模块的原点坐标出现偏差时，会影响整个测试单元格内的所有测试模块的测试结果，若将被分割的测试单元格汇总成一个，对应的坐标原点只有一个时，就能最大程度的降低原点坐标位置出错的几率，保证测试的正确性。
中国专利（公开号CN102881611A）公开了一种晶圆电性测试的方法，包括：步骤S1：提供具有第一刻蚀阻挡层的待电性测试晶圆，所述第一刻蚀阻挡层的厚度为h1，所述第一刻蚀阻挡层的第一厚度h1至少可以阻止所述待电性测试晶圆的铜填充在所述电性测试过程中形成铜突起缺陷；步骤S2：光刻形成探针扎入区图案；步骤S3：刻蚀形成具有第二厚度h2的第二刻蚀阻挡层；步骤S4：进行电性测试；步骤S5：淀积具有第三厚度h3的第三刻蚀阻挡层，且h3﹥h1-h2；步骤S6：光刻形成刻蚀阻隔层弥补区图案；步骤S7：刻蚀并结合平坦化处理工艺使刻蚀阻挡层的整体厚度h≥h1。本发明所述晶圆电性测试的方法不仅可以保证所述待电性测试晶圆在长时间电性测试时不产生铜突出缺陷，而且可以长时间停留以满足不同电性测试之需并不影响后续制程。其晶圆电性测试的方法与本发明所要改进的技术保护范围并不重叠。
发明内容
针对上述技术方案存在的缺陷，本发明提供一种晶圆电性测试方法，其中，包括：步骤S1：提供一待电性测试晶圆；步骤S2：将所述待电性测试晶圆的测试区域分为四个矩形测试单元格区域;步骤S3：采用所述待电性测试晶圆的圆心点作为所述四个矩形测试单元格区域的统一坐标原点，建立XY轴坐标系；步骤S4：所有测试模块以所述统一坐标原点作为参考基准，具有相对坐标；步骤S5：进行电性测试。
上述的晶圆电性测试方法，其中，所述四个矩形测试单元格区域分别由若干个矩形测试单元格邻接组成。
上述的晶圆电性测试方法，其中，所述矩形测试单元格作为一个电性测试最小单位。
上述的晶圆电性测试方法，其中，在所述坐标原点的纵坐标轴为X轴，所述X轴的右侧的坐标值为正值，左侧的坐标值为负值。
上述的晶圆电性测试方法，其中，在所述坐标原点的纵坐标轴为Y轴，所述Y轴的上侧的坐标值为正值，下侧的坐标值为负值。
综上所述本发明的有益效果是：所有被分割的测试单元格被一整个完整的测试单元格所取代，原先每个测试单元格中的原点坐标被统一的一个原点坐标所取代，所有测试模块的坐标都是统一原点坐标的相对坐标，这样在电性能测试的程式建立过程中就能减少坐标集文件的建立数量，同一产品的不同测试程式（同一方向上的测试模块）都可以调用这一完整的测试模块坐标集。
并且，本发明将采用晶圆圆心点为坐标原点，由于只存在一个坐标原点，且又是晶圆的圆心点，对于原点坐标在生产中的制作定位变的简单且精准，对应的其余测试模块的坐标的定位也会因为相同的基准坐标原点，而变得准确性更高。
附图说明
图1为本发明的无分割式测试单元格坐标体系的结构示意图；
图2为现有测试单元格分割样式的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，本发明提供一种晶圆电性测试方法，其中，包括：步骤S1：提供一待电性测试晶圆；步骤S2：将所述待电性测试晶圆的测试区域分为四个矩形测试单元格区域2、3、4、5;步骤S3：采用所述待电性测试晶圆的圆心点作为所述四个矩形测试单元格区域2、3、4、5的统一坐标原点1，建立XY轴坐标系；步骤S4：所有测试模块以所述统一坐标原点1作为参考基准，具有相对坐标；步骤S5：进行电性测试。本发明在测试过程中所有的晶圆会被分成很多个测试单元格6，这些测试单元格6都拥有自己的相对坐标原点，测试仪器会按照这些被分割的测试单元格6进行测试，在这过程中，由于每个测试单元格6都有自己的一个测试模块坐标作为测试原点，一旦其中有一个测试模块的原点坐标出现偏差时，会影响整个测试单元格6内的所有测试模块的测试结果，若将被分割的测试单元6格汇总成一个，对应的坐标原点只有一个时，就能最大程度的降低原点坐标位置出错的几率，保证测试的正确性。对于程式的建立，由于同一产品的不同测试程式（同一方向上的测试模块）都可以调用这一完整的测试模块坐标集，大大降低了程式建立的数量。
优选的，所述四个矩形测试单元格区域分别由若干个矩形测试单元格6邻接组成。
优选的，所述矩形测试单元格6作为一个电性测试最小单位。
优选的，在所述坐标原点1的纵坐标轴为X轴，所述X轴的右侧的坐标值为正值，左侧的坐标值为负值。在所述坐标原点1的纵坐标轴为Y轴，所述Y轴的上侧的坐标值为正值，下侧的坐标值为负值。以为了方便有效的制定原点坐标1与其余测试模块的相对坐标，这样就可以将晶圆分成四个象限，其余测试模块在这四个象限中都存在了自己对应的象限与坐标，由于只存在一个坐标原点1，且又是晶圆的圆心点，对于原点坐标在生产中的制作定位变的简单且精准，对应的其余测试模块的坐标的定位也会因为相同的基准坐标原点，而变得准确性更高。
综上所述，将晶圆的所有测试小单元格化零为整，统一成一个测试单元格，并只存在一个基准坐标原点，其余测试模块的坐标均为基准原点坐标的相对坐标，利用这样的测试方法可以将不同的测试模块坐标整合成一个完整的坐标集，晶圆上同意方向任意的器件需要测试时，都只需要调用这一个坐标集，大大减少了测试模块坐标集的数量，在日常成长中也方便管理，不会因过多的测试模块坐标集，导致相互间的调用出现错误。
本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (5)

1.一种晶圆电性测试方法，其特征在于，包括：
步骤S1：提供一待电性测试晶圆；
步骤S2：将所述待电性测试晶圆的测试区域分为四个矩形测试单元格区域;
步骤S3：采用所述待电性测试晶圆的圆心点作为所述四个矩形测试单元格区域的统一坐标原点，建立XY轴坐标系；
步骤S4：所有测试模块以所述统一坐标原点作为参考基准，具有相对坐标；
步骤S5：进行电性测试。
2.如权利要求1所述的晶圆电性测试方法，其特征在于，所述四个矩形测试单元格区域分别由若干个矩形测试单元格邻接组成。
3.如权利要求2所述的晶圆电性测试方法，其特征在于，所述矩形测试单元格作为一个电性测试最小单位。
4.如权利要求1所述的新颖晶圆电性测试方法，其特征在于，在所述坐标原点的纵坐标轴为X轴，所述X轴的右侧的坐标值为正值，左侧的坐标值为负值。
5.如权利要求1所述的新颖晶圆电性测试方法，其特征在于，在所述坐标原点的纵坐标轴为Y轴，所述Y轴的上侧的坐标值为正值，下侧的坐标值为负值。
CN201310613085.6A 2013-11-26 2013-11-26 一种晶圆电性测试方法 Pending CN103824789A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310613085.6A CN103824789A (zh) 2013-11-26 2013-11-26 一种晶圆电性测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310613085.6A CN103824789A (zh) 2013-11-26 2013-11-26 一种晶圆电性测试方法

Publications (1)

Publication Number Publication Date
CN103824789A true CN103824789A (zh) 2014-05-28

Family

ID=50759780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310613085.6A Pending CN103824789A (zh) 2013-11-26 2013-11-26 一种晶圆电性测试方法

Country Status (1)

Country Link
CN (1) CN103824789A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021208177A1 (zh) * 2020-04-17 2021-10-21 澜起电子科技(昆山)有限公司 封装芯片电学性能的测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020107604A1 (en) * 2000-12-06 2002-08-08 Riley Terrence J. Run-to-run control method for proportional-integral-derivative (PID) controller tuning for rapid thermal processing (RTP)
CN101535908A (zh) * 2006-10-09 2009-09-16 先进微装置公司 用于实行用于量测资料的通用坐标系统的方法及设备
CN101872715A (zh) * 2009-04-21 2010-10-27 南茂科技股份有限公司 晶片缺陷标示系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020107604A1 (en) * 2000-12-06 2002-08-08 Riley Terrence J. Run-to-run control method for proportional-integral-derivative (PID) controller tuning for rapid thermal processing (RTP)
CN101535908A (zh) * 2006-10-09 2009-09-16 先进微装置公司 用于实行用于量测资料的通用坐标系统的方法及设备
CN101872715A (zh) * 2009-04-21 2010-10-27 南茂科技股份有限公司 晶片缺陷标示系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021208177A1 (zh) * 2020-04-17 2021-10-21 澜起电子科技(昆山)有限公司 封装芯片电学性能的测试方法

Similar Documents

Publication Publication Date Title
CN105632958A (zh) 阵列基板母板、阵列基板及其制作方法和显示装置
CN103543365B (zh) 互连结构最小间距的测试结构及测试方法
CN103344660B (zh) 一种按照电路图形进行缺陷检测的电子显微镜分析方法
KR20150061588A (ko) 파워 게이트 스위치 아키텍처
CN105100553B (zh) 摄像模组及电子设备
CN104979223A (zh) 一种晶圆键合工艺
CN103824789A (zh) 一种晶圆电性测试方法
CN105096785B (zh) 阵列基板母板及其制造方法、显示面板及母板
CN204231185U (zh) 整合型功率模块
US20140181775A1 (en) Unit capacitor module, automatic capacitor layout method thereof and automatic capacitor layout device thereof
CN103346142A (zh) 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法
CN204090267U (zh) 一种二次蚀刻双面电路板
CN103887194A (zh) 并行测试器件
US10247766B2 (en) System, method and test layout for detecting leakage current
CN105185740B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN104835769A (zh) 离子注入机台基准起始注入角度的校准方法
CN211179914U (zh) 一种二极管阵列测试夹具
CN203800037U (zh) 可靠性测试结构
CN105578765A (zh) 一种二次蚀刻双面电路板结构及其生产工艺
CN106329052A (zh) 一种功率分配器
CN203631565U (zh) 恒流二极管
CN105280538A (zh) 能实现背面精细化光刻的igbt背面制作方法
CN104319244B (zh) 一种芯片失效中心点的定位方法
CN105578705B (zh) 一种二次蚀刻双面电路板及其加工工艺
CN204271045U (zh) Imd测量电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140528

RJ01 Rejection of invention patent application after publication