CN103812111B - 一种带高频隔离环节的电能质量综合补偿器与控制方法 - Google Patents

Abstract

本发明涉及电能质量补偿技术领域，尤其涉及一种带高频隔离环节的电能质量综合补偿器与控制方法，包括：带Z源的高频环节AC/AC变换器、驱动电路、用于控制所述驱动电路工作的控制电路、电压检测电路以及检测判断电路，所述电压检测电路、以及检测判断电路分别于所述控制电路连接，所述控制电路与所述驱动电路连接，所述驱动电路与所述带Z源的高频环节AC/AC变换器连接。通过附加Z网络，可以控制占空比实现变换器的升降压以及极性变换，电压补偿范围宽，控制方便、简单，用带Z源的高频环节AC/AC变换器取代工频变换器，没有中间储能电容，降低了装置的体积、重量、成本，提高了系统的可靠性。

Description

一种带高频隔离环节的电能质量综合补偿器与控制方法

技术领域

本发明涉及电能质量补偿技术领域，尤其涉及一种带高频隔离环节的电能质量综合补偿器与控制方法。

背景技术

电能质量综合补偿器是用来提高电网，包括由多能源形成的的分布式电网供电质量的一种电源装置。它的主要功能有：①对电网的电压波动和谐波进行补偿；②对负载中的无功功率和谐波分量进行补偿；③通过变压器等隔离器元件隔断电网与负载之间的谐波相互干扰。

目前最常用的电能质量综合补偿器由Delta变换器和并联式电力有源滤波器串联连接组合而成。为了适应电网电压的较宽波动范围，一般加工频变压器实现Delta变换器输入/输出之间的电气隔离。采取附图1和附图2两种方式。

附图1在电网电路中串接工频变压器，补偿装置体积大，成本高。

附图2通过高频变压器将Delta变换器输入/输出端隔离，虽然降低了体积重量，但系统复杂，输入/输出端的中间环节加大容量储能电容。

发明内容

本发明的提供一种带高频隔离环节的电能质量综合补偿器与控制方法，已解决现有补偿装置体积大、成本高的问题。

一种带高频隔离环节的电能质量综合补偿器，所述补偿器包括：用于提供电能补偿的带Z源的高频环节AC/AC变换器、用于驱动所述带Z源的高频环节AC/AC变换器工作的驱动电路、用于控制所述驱动电路工作的控制电路、用于电压检测的电压检测电路、以及用于检测电压与电网额定电压大小的检测判断电路，所述电压检测电路以及检测判断电路分别与所述控制电路连接，所述控制电路与所述驱动电路连接，所述驱动电路与所述带Z源的高频环节AC/AC变换器连接。

优选的，所述补偿器还包括：

用于保护所述电能质量综合补偿器的保护电路、用于提供基准正弦电压的基准信号发生器以及用于提供电源的机内辅助电源，所述保护电路、基准信号发生器以及机内辅助电源分别与控制电路连接。

优选的，所述AC/AC变换器包括：

电感L、电感L_F1、电感L_F2，电容C_F、电容C_F1、电容C_F2，高频变压器T，IGBT管，电阻R，输入周波变换器，输出周波变换器，桥式整流电路以及Z源网络电路；

所述电感L_F1的一端与所述基准信号发生器连接，电感L_F1的另一端分别与电容C_F1的一端、电阻R的一端、电压检测电路、电容C_F的一端以及Z源网络电路连接，电容C_F2的一端分别与驱动电路、电压检测电路、基准信号发生器以及输入周波变换器连接，电容C_F2的另一端分别与电感L的一端以及电感L_F2的一端连接，电容C_F1的一端分别与电阻R的一端、电压检测电路、电容C_F的一端、Z源网络电路连接，电容C_F1的另一端分别与电容C_F2的另一端、电感L的一端以及电感L_F2的一端连接，电感L_F2的一端与电感L的一端连接，电感L_F2的另一端分别与电容C_F的另一端以及桥式整流电路连接，电阻R的一端分别与电压检测电路、电容C_F的一端、Z源网络电路连接，电阻R的另一端连接电压检测电路，电容C_F的一端分别与电压检测电路以及Z源网络电路连接，电容C_F的另一端与桥式整流电路连接，电感L的一端与输入周波变换器连接，输入周波变换器分别与电感L的另一端、高频变压器T的初级绕线圈、驱动电路以及电容C_F2的一端连接，输出周波变换器分别与高频变压器T的次级绕线圈、驱动电路以及Z源网络电路连接，Z源网络电路与桥式整流电路连接，IGBT管分别与驱动电路以及桥式整流电路连接。

优选的，所述输入周波变换器包括：

MOS管Q1-Q8，电感L_g，二极管D1-D8，其中，MOS管Q1-Q8的型号均为2SK1498，二极管D1-D8的型号均为MUR1560，MOS管Q1的漏极分别与二极管D1的负极、电感L的另一端、MOS管Q5的漏极以及二极管D5的负极连接，二极管D1的负极分别与电感L的另一端、MOS管Q5的漏极以及二极管D5的负极连接，MOS管Q5的漏极分别与二极管D5的负极以及电感L的另一端连接，二极管D5的负极与电感L的另一端连接，MOS管Q1的源极分别与二极管D1的正极、二极管D2的正极以及MOS管Q2的源极连接，二极管D1的正极分别与二极管D2的正极以及MOS管Q2的源极连接，MOS管Q2的源极与二极管D2的正极连接，MOS管Q2的漏极分别与电感L_g的一端、二极管D2的负极、MOS管Q3的漏极以及二极管D3的负极连接，二极管D2的负极分别与L_g的一端、MOS管Q3的漏极以及二极管D3的负极连接，MOS管Q3的漏极分别与电感L_g的一端以及二极管D3的负极连接，二极管D3的负极与电感L_g的一端连接，MOS管Q3的源极分别与二极管D3的正极、MOS管Q4的源极以及二极管D4的正极连接，二极管D3的正极分别与MOS管Q4的源极以及二极管D4的正极连接，MOS管Q4的源极与二极管D4的正极连接，MOS管Q4的漏极分别与二极管D4的负极、MOS管Q8的漏极、二极管D8的负极、电容C_F2的一端以及驱动电路连接，二极管D4的负极分别与MOS管Q8的漏极、二极管D8的负极、电容C_F2的一端以及驱动电路连接，MOS管Q8的漏极分别与二极管D8的负极、电容C_F2的一端以及驱动电路连接，二极管D8的负极分别与电容C_F2的一端以及驱动电路连接，MOS管Q5的源极分别与二极管D5的正极、二极管D6的正极以及MOS管Q6的源极连接，二极管D5的正极分别与MOS管Q6的源极以及二极管D6的正极连接，MOS管Q6的源极与二极管D6的正极连接，MOS管Q6的漏极分别与电感L_g的另一端、二极管D6的负极、高频变压器T的初级绕线圈的一端、MOS管Q7的漏极以及二极管D7的负极连接，二极管D6的负极分别与电感L_g的另一端、高频变压器T的初级绕线圈的一端、MOS管Q7的漏极以及二极管D7的负极连接，MOS管Q7的漏极分别与电感L_g的另一端、二极管D7的负极以及高频变压器T的初级绕线圈的另一端连接，二极管D7的负极分别与电感L_g的另一端以及高频变压器T的初级绕线圈的另一端连接，MOS管Q7的源极分别与二极管D7的正极、MOS管Q8的源极以及二极管D8的正极连接，二极管D7的正极分别与MOS管Q8的源极以及二极管D8的正极连接，MOS管Q8的源极与二极管D8的正极连接，MOS管Q1的栅极与驱动电路的输出端2连接，MOS管Q2的栅极与驱动电路的输出端2连接，MOS管Q3的栅极与驱动电路的输出端1连接，MOS管Q4的栅极与驱动电路的输出端1连接，MOS管Q5的栅极与驱动电路的输出端1连接，MOS管Q6的栅极与驱动电路的输出端1连接，MOS管Q7的栅极与驱动电路的输出端2连接，MOS管Q8的栅极与驱动电路的输出端2连接。

优选的，所述输出周波变换器包括：

MOS管Q9-Q16，二极管D9-D16，其中，MOS管Q9-Q16的型号均为2SK1498，二极管D9-D16的型号均为MUR1560，MOS管Q9的漏极分别与二极管D9的负极、MOS管Q13的漏极、二极管D13的负极以及Z源网络电路连接，二极管D9的负极分别与MOS管Q13的漏极、二极管D13的负极以及Z源网络电路连接，MOS管Q13的漏极分别与二极管D13的负极以及Z源网络电路连接，二极管D13的负极与Z源网络电路连接，MOS管Q9的源极分别与二极管D9的正极、MOS管Q10的源极以及二极管D10的正极连接，二极管D9的正极分别与MOS管Q10的源极以及二极管D10的正极连接，MOS管Q10的源极与二极管D10的正极连接，MOS管Q10的漏极分别与二极管D10的负极、高频变压器T的次级绕线圈的一端、MOS管Q11的漏极以及二极管D11的负极连接，二极管D10的负极分别与高频变压器T的次级绕线圈的一端、MOS管Q11的漏极以及二极管D11的负极连接，MOS管Q11的漏极分别与二极管D11的负极以及高频变压器T的次级绕线圈的一端连接，二极管D11的负极与高频变压器T的次级绕线圈的一端连接，MOS管Q11的源极分别与二极管D11的正极、MOS管Q12的源极以及二极管D12的正极连接，二极管D11的正极分别与MOS管Q12的源极以及二极管D12的正极连接，MOS管Q12的源极分别与二极管D12的正极以及二极管D11的正极连接，MOS管Q12的漏极分别与二极管D12的负极、MOS管Q16的漏极、二极管D16的负极、Z源网络电路以及驱动电路连接，二极管D12的负极分别与MOS管Q16的漏极、二极管D16的负极、Z源网络电路以及驱动电路连接，MOS管Q16的漏极分别与二极管D16的负极、Z源网络电路以及驱动电路连接，二极管D16的负极分别与Z源网络电路以及驱动电路连接，MOS管Q13的源极分别与二极管D13的正极、MOS管Q14的源极以及二极管D14的正极连接，二极管D13的正极分别与MOS管Q14的源极以及二极管D14的正极连接，MOS管Q14的源极与二极管D14的正极连接，MOS管Q14的漏极分别与二极管D14的负极、高频变压器T的次级绕线圈的另一端、MOS管Q15的漏极以及二极管D15的负极连接，二极管D14的负极分别与高频变压器T的次级绕线圈的另一端、MOS管Q15的漏极以及二极管D15的负极连接，MOS管Q15的漏极分别与高频变压器T的次级绕线圈的另一端以及二极管D15的负极连接，二极管D15的负极与高频变压器T的次级绕线圈的另一端连接，MOS管Q15的源极分别与二极管D15的正极、MOS管Q16的源极以及二极管D16的正极连接，二极管D15的正极分别与MOS管Q16的源极以及二极管D16的正极连接，MOS管Q16的源极与二极管D16的正极连接，MOS管Q9的栅极与驱动电路的输出端3连接，MOS管Q10的栅极与驱动电路的输出端5连接，MOS管Q11的栅极与驱动电路的输出端3连接，MOS管Q12的栅极与驱动电路的输出端6连接，MOS管Q13的栅极与驱动电路的输出端5连接，MOS管Q14的栅极与驱动电路的输出端6连接，MOS管Q15的栅极与驱动电路的输出端3连接，MOS管Q16的栅极与驱动电路的输出端5连接。

优选的，所述Z源网络电路包括：

电感L₁、电感L₂、电容C₁、电容C₂，电容C₂的一端分别与电感L₂的一端、电容C_F的一端、电感L_F1的另一端、电容C_F1的一端以及电阻R的一端连接，电容C₂的另一端分别与MOS管Q13的漏极、二极管D13的负极、MOS管Q9的漏极、二极管D9的负极以及电感L₁的一端连接，电容C₁的一端分别与电感L₂的另一端、MOS管Q16的漏极、二极管D16的负极、MOS管Q12的漏极、二极管D12的负极以及驱动电路连接，电感L₁的一端分别与MOS管Q9的漏极、二极管D9的负极、MOS管Q13的漏极以及二极管D13的负极连接，电感L₁的另一端与桥式整流电路连接，电感L₂的一端分别与电容C_F的一端、电感L_F1的另一端、电容C_F1的一端以及电阻R的一端连接，电感L₂的另一端分别与MOS管Q16的漏极、二极管D16的负极、MOS管Q12的漏极、二极管D12的负极以及驱动电路连接；

所述桥式整流电路包括：

二极管D17-D20，其中，二极管D17-D20的型号均为MUR1560，IGBT管的型号为FGH40N60UFD，二极管D17的负极分别与二极管D18的正极以及电感L₁的另一端连接，二极管D17的正极分别与二极管D19的正极以及IGBT管的源极连接，二极管D18的正极分别与二极管D17的负极以及电感L₁的另一端连接，二极管D18的负极分别与二极管D20的负极以及IGBT管的漏极连接，二极管D19的正极分别与二极管D17的正极以及IGBT管的源极连接，二极管D19的负极分别与二极管D20的正极、电感L_F2的另一端、电容C_F的另一端以及IGBT管的栅极连接，二极管D20的正极分别与二极管D19的负极、电感L_F2的另一端、电容C_F的另一端以及IGBT管的栅极连接，二极管D20的负极分别与二极管D18的负极以及IGBT管的漏极连接。

优选的，所述驱动电路包括：

脉冲发生器，加法器1-3，三角波发生器，比较器1-3，传输延时器，D触发器，示波器1-10、示波器12、示波器20-22，逻辑或门2、逻辑或门3、逻辑或门7-14，逻辑与门1，逻辑非门4-6，第一输出端1-8，输入端1、输入端2，放大器1-4，积分器，运算器1、运算器2，限幅器，绝对值取值器，常数输入端1、常数输入端2；所述D触发器的型号为CC4071，逻辑或门的型号均为CC4071，逻辑非门的型号均CC4011，逻辑与门的型号为CC4081，传输延时器的型号为CC40106；

输入端2与放大器1的输入端连接，输入端1与放大器2的输入端连接，放大器1的输出端分别与比较器2的输入端、运算器1的加法输入端以及示波器21连接，放大器2的输出端分别与运算器1的减法输入端以及示波器21连接，运算器1的输出端分别与示波器20、放大器3的输入端以及放大器4的输入端连接，积分器的输入、输出端分别与放大器3的输出端以及运算器2的加法输入端连接，放大器4的输出端与运算器2的加法输入端连接，运算器2的输出端分别与示波器22、限幅器以及加法器2的第一加法输入端连接，加法器2的输出端分别与绝对值取值器的输入端、示波器9以及示波器7连接，绝对值取值器的输出端分别与加法器3的加法输入端以及示波器2连接，加法器3的输出端与比较器1的输入端连接，比较器1的输出端分别与示波器10、逻辑或门3的输入端以及逻辑或门2的输入端连接，比较器2的输出端分别与逻辑非门6的输入端、逻辑或门12的输入端以及逻辑或门11的输入端连接，逻辑非门6的输出端分别与逻辑或门14的输入端以及逻辑或门13的输入端，逻辑或门2的输出端分别与输出端1、逻辑与门1的输入端、示波器2、逻辑非门4的输入端以及示波器12连接，逻辑或门3的输出端分别与逻辑与门1的输入端、示波器5、输出端2、示波器2以及逻辑非门5的输入端连接，逻辑非门4的输出端分别与示波器12、逻辑或门7的输入端以及逻辑或门9的输入端连接，逻辑非门5的输出端分别与逻辑或门10的输入端以及逻辑或门8的输入端连接，逻辑与门1的输出端分别与逻辑或门10的输入端、逻辑或门9的输入端、逻辑或门8的输入端以及逻辑或门7的输入端连接，逻辑或门7的输出端分别与示波器1、逻辑或门14的输入端以及示波器4连接，逻辑或门8的输出端分别与逻辑或门13的输入端、示波器1以及示波器8连接，逻辑或门9的输出端分别与示波器3、示波器8以及逻辑或门12的输入端连接，逻辑或门10的输出端分别与示波器3以及逻辑或门11的输入端连接，逻辑或门11的输出端与输出端6连接，逻辑或门12的输出端与输出端5连接，逻辑或门13的输出端与输出端4连接，逻辑或门14的输出端与示波器4连接，脉冲发生器与加法器1的第一加法输入端连接，第二常数输入端与加法器1的第二加法输入端连接，加法器1的输出端与加法器2的第二加法输入端连接，三角波发生器分别与比较器3的输入端、示波器7、加法器3的减法输入端、示波器2、示波器9、示波器1、示波器4、示波器6以及输出端3连接，比较器3的输出端与传输延时器的输入端连接，传输延时器的输出端与D触发器的CLK脚连接，第一常数输入端分别与D触发器的脚以及示波器6连接，D触发器的Q脚分别与逻辑或门2的输入端以及输出端7连接，D触发器的脚分别与示波器6、输出端8、逻辑或门3的输入端以及D触发器的D脚连接。

优选的，所述电感LF1的值为100uH，所述电感L的值为300uH，所述电感L1与电感L2的值均为100uH，所述电容CF的值为300uF/450v，所述电容CF1的值为100uF/450v，所述电容CF2的值为10uF/630v，所述电容C1与电容C2的值均为1.2uF/630v。

优选的，所述放大器1的增益为0.1倍，所述放大器2的增益为0.18倍，所述放大器3的增益为100倍，所述放大器4的增益为0.1倍，所述第一常数输入端的输入常数为1，所述第二常数输入端的输入常数为-5。

本发明实施例还提供一种用于带高频隔离环节的电能质量综合补偿器的控制方法，所述方法包括：

判断电网电压是否大于额定电压，是则检测电网电压增高的波动值，通过调节占空比得到补偿电压，对负载进行负补偿从而使负载达到功率平衡，否则检测电网电压降低的波动值，通过调节占空比得到补偿电压，对负载进行正补偿从而使负载达到功率平衡。

从以上的技术方案可以看出，本发明包括用于提供电能补偿的带Z源的高频环节AC/AC变换器、用于驱动所述带Z源的高频环节AC/AC变换器工作的驱动电路、用于控制所述驱动电路工作的控制电路、用于电压检测的电压检测电路以及用于检测电压与电网额定电压大小的检测判断电路，所述电压检测电路以及检测判断电路分别与所述控制电路连接，所述控制电路与所述驱动电路连接，所述驱动电路与所述带Z源的高频环节AC/AC变换器连接，通过附加Z网络，可以控制占空比实现变换器的升降压以及极性变换，电压补偿范围宽，控制方便、简单，用带Z源的高频环节AC/AC变换器取代工频变换器，没有中间储能电容，降低了装置的体积、重量、成本，提高了系统的可靠性。

附图说明

图1是现有技术的单相串联电压补偿APF基本结构框图。

图2是现有技术的单相并联电压补偿APF基本结构框图。

图3是本发明的一种带高频隔离环节的电能质量综合补偿器结构框图。

图4是本发明的一种带高频隔离环节的电能质量综合补偿器电路图。

图5是本发明的一种带高频隔离环节的电能质量综合补偿器的仿真驱动电路图。

图6是本发明的一种带高频隔离环节的电能质量综合补偿器的仿真主电路图。

图7是本发明的一种用于带高频隔离环节的电能质量综合补偿器的控制方法流程图。

图8是本发明的瞬时电压比较波形原理图。

图9是本发明的一种带高频隔离环节的电能质量综合补偿器的仿真实验波形。

具体实施方式

参见图1至图8，以下结合附图对本发明进行详细的描述。

一种带高频隔离环节的电能质量综合补偿器，补偿器包括：用于提供电能补偿的带Z源的高频环节AC/AC变换器、用于驱动所述带Z源的高频环节AC/AC变换器工作的驱动电路、用于控制所述驱动电路工作的控制电路、用于电压检测的电压检测电路以及用于检测电压与电网额定电压大小的检测判断电路，所述电压检测电路与检测判断电路分别与所述控制电路连接，所述控制电路与所述驱动电路连接，所述驱动电路与所述带Z源的高频环节AC/AC变换器连接。

本实施例中，补偿器还包括：

用于保护所述电能质量综合补偿器的保护电路、用于提供基准正弦电压的基准信号发生器以及用于提供电源的机内辅助电源，所述保护电路、基准信号发生器以及机内辅助电源分别与控制电路连接。

本实施例中，带Z源的高频环节AC/AC变换器包括：电感L、电感L_F1、电感L_F2，电容C_F、电容C_F1、电容C_F2，高频变压器T，IGBT管，电阻R，输入周波变换器，输出周波变换器，桥式整流电路以及Z源网络电路；

所述电感L_F1的一端与所述基准信号发生器连接，电感L_F1的另一端分别与电容C_F1的一端、电阻R的一端、电压检测电路、电容C_F的一端以及Z源网络电路连接，电容C_F2的一端分别与驱动电路、电压检测电路、基准信号发生器以及输入周波变换器连接，电容C_F2的另一端分别与电感L的一端以及电感L_F2的一端连接，电容C_F1的一端分别与电阻R的一端、电压检测电路、电容C_F的一端、Z源网络电路连接，电容C_F1的另一端分别与电容C_F2的另一端、电感L的一端以及电感L_F2的一端连接，电感L_F2的一端与电感L的一端连接，电感L_F2的另一端分别与电容C_F的另一端以及桥式整流电路连接，电阻R的一端分别与电压检测电路、电容C_F的一端、Z源网络电路连接，电阻R的另一端连接电压检测电路，电容C_F的一端分别与电压检测电路以及Z源网络电路连接，电容C_F的另一端与桥式整流电路连接，电感L的一端与输入周波变换器连接，输入周波变换器分别与电感L的另一端、高频变压器T的初级绕线圈、驱动电路以及电容C_F2的一端连接，输出周波变换器分别与高频变压器T的次级绕线圈、驱动电路以及Z源网络电路连接，Z源网络电路与桥式整流电路连接，IGBT管分别与驱动电路以及桥式整流电路连接。

本实施例中，输入周波变换器包括：

MOS管Q1-Q8，电感L_g，二极管D1-D8，其中，MOS管Q1-Q8的型号均为2SK1498，二极管D1-D8的型号均为MUR1560，MOS管Q1的漏极分别与二极管D1的负极、电感L的另一端、MOS管Q5的漏极以及二极管D5的负极连接，二极管D1的负极分别与电感L的另一端、MOS管Q5的漏极以及二极管D5的负极连接，MOS管Q5的漏极分别与二极管D5的负极以及电感L的另一端连接，二极管D5的负极与电感L的另一端连接，MOS管Q1的源极分别与二极管D1的正极、二极管D2的正极以及MOS管Q2的源极连接，二极管D1的正极分别与二极管D2的正极以及MOS管Q2的源极连接，MOS管Q2的源极与二极管D2的正极连接，MOS管Q2的漏极分别与电感L_g的一端、二极管D2的负极、MOS管Q3的漏极以及二极管D3的负极连接，二极管D2的负极分别与L_g的一端、MOS管Q3的漏极以及二极管D3的负极连接，MOS管Q3的漏极分别与电感L_g的一端以及二极管D3的负极连接，二极管D3的负极与电感L_g的一端连接，MOS管Q3的源极分别与二极管D3的正极、MOS管Q4的源极以及二极管D4的正极连接，二极管D3的正极分别与MOS管Q4的源极以及二极管D4的正极连接，MOS管Q4的源极与二极管D4的正极连接，MOS管Q4的漏极分别与二极管D4的负极、MOS管Q8的漏极、二极管D8的负极、电容C_F2的一端以及驱动电路连接，二极管D4的负极分别与MOS管Q8的漏极、二极管D8的负极、电容C_F2的一端以及驱动电路连接，MOS管Q8的漏极分别与二极管D8的负极、电容C_F2的一端以及驱动电路连接，二极管D8的负极分别与电容C_F2的一端以及驱动电路连接，MOS管Q5的源极分别与二极管D5的正极、二极管D6的正极以及MOS管Q6的源极连接，二极管D5的正极分别与MOS管Q6的源极以及二极管D6的正极连接，MOS管Q6的源极与二极管D6的正极连接，MOS管Q6的漏极分别与电感L_g的另一端、二极管D6的负极、高频变压器T的初级绕线圈的一端、MOS管Q7的漏极以及二极管D7的负极连接，二极管D6的负极分别与电感L_g的另一端、高频变压器T的初级绕线圈的一端、MOS管Q7的漏极以及二极管D7的负极连接，MOS管Q7的漏极分别与电感L_g的另一端、二极管D7的负极以及高频变压器T的初级绕线圈的另一端连接，二极管D7的负极分别与电感L_g的另一端以及高频变压器T的初级绕线圈的另一端连接，MOS管Q7的源极分别与二极管D7的正极、MOS管Q8的源极以及二极管D8的正极连接，二极管D7的正极分别与MOS管Q8的源极以及二极管D8的正极连接，MOS管Q8的源极与二极管D8的正极连接，MOS管Q1的栅极与驱动电路的输出端2连接，MOS管Q2的栅极与驱动电路的输出端2连接，MOS管Q3的栅极与驱动电路的输出端1连接，MOS管Q4的栅极与驱动电路的输出端1连接，MOS管Q5的栅极与驱动电路的输出端1连接，MOS管Q6的栅极与驱动电路的输出端1连接，MOS管Q7的栅极与驱动电路的输出端2连接，MOS管Q8的栅极与驱动电路的输出端2连接。

本实施例中，输出周波变换器包括：

MOS管Q9-Q16，二极管D9-D16，其中，MOS管Q9-Q16的型号均为2SK1498，二极管D9-D16的型号均为MUR1560，MOS管Q9的漏极分别与二极管D9的负极、MOS管Q13的漏极、二极管D13的负极以及Z源网络电路连接，二极管D9的负极分别与MOS管Q13的漏极、二极管D13的负极以及Z源网络电路连接，MOS管Q13的漏极分别与二极管D13的负极以及Z源网络电路连接，二极管D13的负极与Z源网络电路连接，MOS管Q9的源极分别与二极管D9的正极、MOS管Q10的源极以及二极管D10的正极连接，二极管D9的正极分别与MOS管Q10的源极以及二极管D10的正极连接，MOS管Q10的源极与二极管D10的正极连接，MOS管Q10的漏极分别与二极管D10的负极、高频变压器T的次级绕线圈的一端、MOS管Q11的漏极以及二极管D11的负极连接，二极管D10的负极分别与高频变压器T的次级绕线圈的一端、MOS管Q11的漏极以及二极管D11的负极连接，MOS管Q11的漏极分别与二极管D11的负极以及高频变压器T的次级绕线圈的一端连接，二极管D11的负极与高频变压器T的次级绕线圈的一端连接，MOS管Q11的源极分别与二极管D11的正极、MOS管Q12的源极以及二极管D12的正极连接，二极管D11的正极分别与MOS管Q12的源极以及二极管D12的正极连接，MOS管Q12的源极分别与二极管D12的正极以及二极管D11的正极连接，MOS管Q12的漏极分别与二极管D12的负极、MOS管Q16的漏极、二极管D16的负极、Z源网络电路以及驱动电路连接，二极管D12的负极分别与MOS管Q16的漏极、二极管D16的负极、Z源网络电路以及驱动电路连接，MOS管Q16的漏极分别与二极管D16的负极、Z源网络电路以及驱动电路连接，二极管D16的负极分别与Z源网络电路以及驱动电路连接，MOS管Q13的源极分别与二极管D13的正极、MOS管Q14的源极以及二极管D14的正极连接，二极管D13的正极分别与MOS管Q14的源极以及二极管D14的正极连接，MOS管Q14的源极与二极管D14的正极连接，MOS管Q14的漏极分别与二极管D14的负极、高频变压器T的次级绕线圈的另一端、MOS管Q15的漏极以及二极管D15的负极连接，二极管D14的负极分别与高频变压器T的次级绕线圈的另一端、MOS管Q15的漏极以及二极管D15的负极连接，MOS管Q15的漏极分别与高频变压器T的次级绕线圈的另一端以及二极管D15的负极连接，二极管D15的负极与高频变压器T的次级绕线圈的另一端连接，MOS管Q15的源极分别与二极管D15的正极、MOS管Q16的源极以及二极管D16的正极连接，二极管D15的正极分别与MOS管Q16的源极以及二极管D16的正极连接，MOS管Q16的源极与二极管D16的正极连接，MOS管Q9的栅极与驱动电路的输出端3连接，MOS管Q10的栅极与驱动电路的输出端5连接，MOS管Q11的栅极与驱动电路的输出端3连接，MOS管Q12的栅极与驱动电路的输出端6连接，MOS管Q13的栅极与驱动电路的输出端5连接，MOS管Q14的栅极与驱动电路的输出端6连接，MOS管Q15的栅极与驱动电路的输出端3连接，MOS管Q16的栅极与驱动电路的输出端5连接。

本实施例中，Z源网络电路包括：

电感L₁、电感L₂、电容C₁、电容C₂，电容C₂的一端分别与电感L₂的一端、电容C_F的一端、电感L_F1的另一端、电容C_F1的一端以及电阻R的一端连接，电容C₂的另一端分别与MOS管Q13的漏极、二极管D13的负极、MOS管Q9的漏极、二极管D9的负极以及电感L₁的一端连接，电容C₁的一端分别与电感L₂的另一端、MOS管Q16的漏极、二极管D16的负极、MOS管Q12的漏极、二极管D12的负极以及驱动电路连接，电感L₁的一端分别与MOS管Q9的漏极、二极管D9的负极、MOS管Q13的漏极以及二极管D13的负极连接，电感L₁的另一端与桥式整流电路连接，电感L₂的一端分别与电容C_F的一端、电感L_F1的另一端、电容C_F1的一端以及电阻R的一端连接，电感L₂的另一端分别与MOS管Q16的漏极、二极管D16的负极、MOS管Q12的漏极、二极管D12的负极以及驱动电路连接；

桥式整流电路包括：

二极管D17-D20，其中，二极管D17-D20的型号均为MUR1560，IGBT管的型号为FGH40N60UFD，二极管D17的负极分别与二极管D18的正极以及电感L₁的另一端连接，二极管D17的正极分别与二极管D19的正极以及IGBT管的源极连接，二极管D18的正极分别与二极管D17的负极以及电感L₁的另一端连接，二极管D18的负极分别与二极管D20的负极以及IGBT管的漏极连接，二极管D19的正极分别与二极管D17的正极以及IGBT管的源极连接，二极管D19的负极分别与二极管D20的正极、电感L_F2的另一端、电容C_F的另一端以及IGBT管的栅极连接，二极管D20的正极分别与二极管D19的负极、电感L_F2的另一端、电容C_F的另一端以及IGBT管的栅极连接，二极管D20的负极分别与二极管D18的负极以及IGBT管的漏极连接。

本实施例中，电感L_F1的值为100uH，电感L的值为300uH，电感L₁与电感L₂的值均为100uH，电容C_F的值为300uF/450v，电容C_F1的值为100uF/450v，电容C_F2的值为10uF/630v，电容C₁与电容C₂的值均为1.2uF/630v。

本发明的另一实施例中，电感L_F1的值为100uH，电容C_F1的值为10uF，电感L_F2的值为1000uH，电感L的值为300uH，电容C_F的值为300uF，电阻R的值为200Ω，高频变压器T的耦合系数为0.9999999。

本实施例中，驱动电路包括：

脉冲发生器，加法器1-3，三角波发生器，比较器1-3，传输延时器，D触发器，示波器1-10、示波器12、示波器20-22，逻辑或门2、逻辑或门3、逻辑或门7-14，逻辑与门1，逻辑非门4-6，第一输出端1-8，输入端1、输入端2，放大器1-4，积分器，运算器1、运算器2，限幅器，绝对值取值器，常数输入端1、常数输入端2；所述D触发器的型号为CC4071，逻辑或门的型号均为CC4071，逻辑非门的型号均CC4011，逻辑与门的型号为CC4081，传输延时器的型号为CC40106；

输入端2与放大器1的输入端连接，输入端1与放大器2的输入端连接，放大器1的输出端分别与比较器2的输入端、运算器1的加法输入端以及示波器21连接，放大器2的输出端分别与运算器1的减法输入端以及示波器21连接，运算器1的输出端分别与示波器20、放大器3的输入端以及放大器4的输入端连接，积分器的输入、输出端分别与放大器3的输出端以及运算器2的加法输入端连接，放大器4的输出端与运算器2的加法输入端连接，运算器2的输出端分别与示波器22、限幅器以及加法器2的第一加法输入端连接，加法器2的输出端分别与绝对值取值器的输入端、示波器9以及示波器7连接，绝对值取值器的输出端分别与加法器3的加法输入端以及示波器2连接，加法器3的输出端与比较器1的输入端连接，比较器1的输出端分别与示波器10、逻辑或门3的输入端以及逻辑或门2的输入端连接，比较器2的输出端分别与逻辑非门6的输入端、逻辑或门12的输入端以及逻辑或门11的输入端连接，逻辑非门6的输出端分别与逻辑或门14的输入端以及逻辑或门13的输入端，逻辑或门2的输出端分别与输出端1、逻辑与门1的输入端、示波器2、逻辑非门4的输入端以及示波器12连接，逻辑或门3的输出端分别与逻辑与门1的输入端、示波器5、输出端2、示波器2以及逻辑非门5的输入端连接，逻辑非门4的输出端分别与示波器12、逻辑或门7的输入端以及逻辑或门9的输入端连接，逻辑非门5的输出端分别与逻辑或门10的输入端以及逻辑或门8的输入端连接，逻辑与门1的输出端分别与逻辑或门10的输入端、逻辑或门9的输入端、逻辑或门8的输入端以及逻辑或门7的输入端连接，逻辑或门7的输出端分别与示波器1、逻辑或门14的输入端以及示波器4连接，逻辑或门8的输出端分别与逻辑或门13的输入端、示波器1以及示波器8连接，逻辑或门9的输出端分别与示波器3、示波器8以及逻辑或门12的输入端连接，逻辑或门10的输出端分别与示波器3以及逻辑或门11的输入端连接，逻辑或门11的输出端与输出端6连接，逻辑或门12的输出端与输出端5连接，逻辑或门13的输出端与输出端4连接，逻辑或门14的输出端与示波器4连接，脉冲发生器与加法器1的第一加法输入端连接，第二常数输入端与加法器1的第二加法输入端连接，加法器1的输出端与加法器2的第二加法输入端连接，三角波发生器分别与比较器3的输入端、示波器7、加法器3的减法输入端、示波器2、示波器9、示波器1、示波器4、示波器6以及输出端3连接，比较器3的输出端与传输延时器的输入端连接，传输延时器的输出端与D触发器的CLK脚连接，第一常数输入端分别与D触发器的脚以及示波器6连接，D触发器的Q脚分别与逻辑或门2的输入端以及输出端7连接，D触发器的脚分别与示波器6、输出端8、逻辑或门3的输入端以及D触发器的D脚连接。

其中，所述放大器1的增益为0.1倍，所述放大器2的增益为0.18倍，所述放大器3的增益为100倍，所述放大器4的增益为0.1倍，所述第一常数输入端的输入常数为1，所述第二常数输入端的输入常数为-5。

图7示出了本发明实施例提供的一种用于带高频隔离环节的电能质量综合补偿器的控制方法流程图，详述如下：

在步骤S701中，判断电网电压是否大于额定电压，是则执行步骤S702，否则执行步骤S703；

在步骤S702中，检测电网电压增高的波动值，通过调节占空比得到补偿电压，对负载进行负补偿从而达到功率平衡；

在步骤S703中，检测电网电压降低的波动值，通过调节占空比得到补偿电压，对负载进行正补偿从而达到功率平衡。

图4上半部分是“带Z源的具有高频环节隔离的AC/AC变换器”为核心的补偿器功率电路，下半部分是控制框图，控制电路主要采取一种简单、直观的电压瞬时值比较法。

在电网补偿系统中，基于电压瞬时值比较增量法原理，分为二种情况；

(1)当电网电压是正弦波时，将电网的电压采样u/k与基准正弦电压进行比较，以检测出电网电压的波动±Δu，由于基准正弦电压由电网电压同步锁相得到的，所以基准正弦电压与电网电压是同频同相。

当u/k>u_r时，如图8(a)所示，检测出电网电压增高的波动值+Δu＝u/k-u_r。通过对占空比D的控制可以得到补偿电压u_co＝KΔu，为使负载电压保持恒定，就必须对负载进行负补偿，以抵消掉电压高出额定电压的部分。得到：u_r＝u-u_co。

当u/k<u_r<时，如图8(b)所示，检测出电网电压增高的波动值-Δu＝u/k-u_r。通过对占空比D的控制可以得到补偿电压u_co＝-KΔu，为使负载电压保持恒定，就必须对负载进行正补偿，以增加电压低于额定电压的部分。得到：u_r＝u+u_co。

(2)当电网电压的波形含有谐波时，电网电压含有谐波时，将电网的电压采样u/k与基准正弦电压进行比较，可以得到电网电压的波动值Δu和谐波u_h。如图8(c)所示。此时，Δu>0时的部分进行负补偿，对Δu<0的部分进行正补偿，以使负载电压ur为标准的正弦电压。

单相带Z源的高频环节AC/AC变换器的电网补偿系统，存在串联补偿系统、并联补偿系统、串并联补偿系统。图4所示的单相带Z源的高频环节AC/AC变换器的电网补偿系统。它的主体结构是带Z源的高频环节AC/AC变换器，首先要在判断电网电压u大于还是小于额定电压，在采用瞬时值波形比较法进行控制，为达到±KΔu-u_r作为补偿量对电路进行控制。控制的框图如图4所示。在电网中滤波电感L_F1，储能电容C_F2，以及线路的总阻抗为Z也会也会造成负载电压的减小,为了提高负载电压的精度，必须对这些电路中的阻抗进行补偿,所以在电路中控制占空比使补偿电压达到±KΔu+zi，这样就可以对市电电压变化进行完全的补偿，使负载电压精度大大提高。

在电网电压大于额定电压，+Δu＝u/k-u_r＞0时，此时通过调节占空比，使电压u_ab2上升。由于主体变换器是AC/AC变换器所以在u_ab2输出为正时功率输出是从左到右，而u_ab2输出为负功率输出是从右到左，这就达到功率的平衡了。

在电网电压小于额定电压，+Δu＝u/k-u_r＜0时，此时通过调节占空比，使电压u_ab2下降。由于主体变换器是AC/AC变换器所以在u_ab2输出为正时功率输出是从左到右，而u_ab2输出为负功率输出是从右到左，这就达到功率的平衡了。

本实施例针对上述补偿系统进行了仿真，分别对当D>0.5时取D＝0.8,0.6。D<0.5时取D＝0.2,0.1,进行了系统仿真，设定电网电压为80V AC，电网电压频率f_i＝50Hz，开关频率f_s＝50K，电网滤波电容C_F1＝10uF，电网滤波电感L_F1＝100uH，接入电网电感L_F2＝1000uH，储能电感L＝300uH，储能电容C_F＝300uF，高频变压器耦合系数为0.9999999，负载是200Ω，其仿真主电路见图6。

仿真波形见图9，其中，(a)表示负载输出电流、输出电压、电网电压D＝0.8时的仿真波形，(b)表示电网电流、负载电流、接入电网电流，(c)表示负载输出电流、输出电压、电网电压，(d)表示电网电流、负载电流、接入电网电流，(e)表示高频变压器初级电压、Z源输入输出电压，(f)表示展开电压(展开时间0.0045S-0.00455S)，(g)表示Z源电容电压、电感电流、电网电压，D＝0.6时的仿真波形，(h)表示负载输出电流、输出电压、电网电压，D＝0.2时的仿真波形，(i)表示电网电流、负载电流、接入电网电流，(j)表示负载输出电流、输出电压、电网电压，(k)表示电网电流、负载电流、接入电网电流，(i)表示Z源电容电压、电感电流、电网电压，D＝0.1时的仿真波形，(m)表示Z源输入输出电压、高频变压器初级电压，其中，(仿真时间单位为秒(s)、电压单位为伏(V)、电流单位为安(A))。当D＝0.8,0.6时，从图9(a)、(b)、(c)、(d)中可知负载电压分别为70V和50V，说明其实现了负补偿，实现了功率的双向流动。从图9(d)、(e)、(f)、(g)、(l)、(m)说明Z源的高频环节AC/AC变换器工作正常，Z源的高频环节AC/AC变换器在系统中发挥了重要作用。当D＝0.2、D＝0.1时，从图9(h)、(i)、(j)、(k)可以知道负载电压为120V实现了正补偿。由以上可知带Z源的高频环节AC/AC变换器的电网补偿系统，可以实现电网的正负补偿。

本发明包括用于提供电能补偿的带Z源的高频环节AC/AC变换器、用于驱动所述带Z源的高频环节AC/AC变换器工作的驱动电路、用于控制所述驱动电路工作的控制电路、用于电压检测的电压检测电路以及用于检测电压与电网额定电压大小的检测判断电路，所述电压检测电路以及检测判断电路分别与所述控制电路连接，所述控制电路与所述驱动电路连接，所述驱动电路与所述带Z源的高频环节AC/AC变换器连接，通过附加Z网络，可以控制占空比实现变换器的升降压以及极性变换，电压补偿范围宽，控制方便、简单，用带Z源的高频环节AC/AC变换器取代工频变换器，没有中间储能电容，降低了装置的体积、重量、成本，提高了系统的可靠性。

以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (8)

1.一种带高频隔离环节的电能质量综合补偿器，其特征在于，所述补偿器包括：用于提供电能补偿的带Z源的高频环节AC/AC变换器、用于驱动所述带Z源的高频环节AC/AC变换器工作的驱动电路、用于控制所述驱动电路工作的控制电路、用于电压检测的电压检测电路以及用于检测电压与电网额定电压大小的检测判断电路，所述电压检测电路与检测判断电路分别与所述控制电路连接，所述控制电路与所述驱动电路连接，所述驱动电路与所述带Z源的高频环节AC/AC变换器连接；

其中，所述补偿器还包括：

用于保护所述电能质量综合补偿器的保护电路、用于提供基准正弦电压的基准信号发生器以及用于提供电源的机内辅助电源，所述保护电路、基准信号发生器以及机内辅助电源分别与控制电路连接；

其中，所述AC/AC变换器包括：

电感L、电感L_F1、电感L_F2，电容C_F、电容C_F1、电容C_F2，高频变压器T，IGBT管，电阻R，输入周波变换器，输出周波变换器，桥式整流电路以及Z源网络电路；

所述电感L_F1的一端与所述基准信号发生器连接，电感L_F1的另一端分别与电容C_F1的一端、电阻R的一端、电压检测电路、电容C_F的一端以及Z源网络电路连接，电容C_F2的一端分别与驱动电路、电压检测电路、基准信号发生器以及输入周波变换器连接，电容C_F2的另一端分别与电感L的一端以及电感L_F2的一端连接，电容C_F1的一端分别与电阻R的一端、电压检测电路、电容C_F的一端、Z源网络电路连接，电容C_F1的另一端分别与电容C_F2的另一端、电感L的一端以及电感L_F2的一端连接，电感L_F2的一端与电感L的一端连接，电感L_F2的另一端分别与电容C_F的另一端以及桥式整流电路连接，电阻R的一端分别与电压检测电路、电容C_F的一端、Z源网络电路连接，电阻R的另一端连接电压检测电路，电容C_F的一端分别与电压检测电路以及Z源网络电路连接，电容C_F的另一端与桥式整流电路连接，电感L的一端与输入周波变换器连接，输入周波变换器分别与电感L的另一端、高频变压器T的初级绕线圈、驱动电路以及电容C_F2的一端连接，输出周波变换器分别与高频变压器T的次级绕线圈、驱动电路以及Z源网络电路连接，Z源网络电路与桥式整流电路连接，IGBT管分别与驱动电路以及桥式整流电路连接。

2.如权利要求1所述的电能质量综合补偿器，其特征在于，所述输入周波变换器包括：

MOS管Q1-Q8，电感L_g，二极管D1-D8，其中，MOS管Q1-Q8的型号均为2SK1498，二极管D1-D8的型号均为MUR1560，MOS管Q1的漏极分别与二极管D1的负极、电感L的另一端、MOS管Q5的漏极以及二极管D5的负极连接，二极管D1的负极分别与电感L的另一端、MOS管Q5的漏极以及二极管D5的负极连接，MOS管Q5的漏极分别与二极管D5的负极以及电感L的另一端连接，二极管D5的负极与电感L的另一端连接，MOS管Q1的源极分别与二极管D1的正极、二极管D2的正极以及MOS管Q2的源极连接，二极管D1的正极分别与二极管D2的正极以及MOS管Q2的源极连接，MOS管Q2的源极与二极管D2的正极连接，MOS管Q2的漏极分别与电感L_g的一端、二极管D2的负极、MOS管Q3的漏极以及二极管D3的负极连接，二极管D2的负极分别与L_g的一端、MOS管Q3的漏极以及二极管D3的负极连接，MOS管Q3的漏极分别与电感L_g的一端以及二极管D3的负极连接，二极管D3的负极与电感L_g的一端连接，MOS管Q3的源极分别与二极管D3的正极、MOS管Q4的源极以及二极管D4的正极连接，二极管D3的正极分别与MOS管Q4的源极以及二极管D4的正极连接，MOS管Q4的源极与二极管D4的正极连接，MOS管Q4的漏极分别与二极管D4的负极、MOS管Q8的漏极、二极管D8的负极、电容C_F2的一端以及驱动电路连接，二极管D4的负极分别与MOS管Q8的漏极、二极管D8的负极、电容C_F2的一端以及驱动电路连接，MOS管Q8的漏极分别与二极管D8的负极、电容C_F2的一端以及驱动电路连接，二极管D8的负极分别与电容C_F2的一端以及驱动电路连接，MOS管Q5的源极分别与二极管D5的正极、二极管D6的正极以及MOS管Q6的源极连接，二极管D5的正极分别与MOS管Q6的源极以及二极管D6的正极连接，MOS管Q6的源极与二极管D6的正极连接，MOS管Q6的漏极分别与电感L_g的另一端、二极管D6的负极、高频变压器T的初级绕线圈的一端、MOS管Q7的漏极以及二极管D7的负极连接，二极管D6的负极分别与电感L_g的另一端、高频变压器T的初级绕线圈的一端、MOS管Q7的漏极以及二极管D7的负极连接，MOS管Q7的漏极分别与电感L_g的另一端、二极管D7的负极以及高频变压器T的初级绕线圈的另一端连接，二极管D7的负极分别与电感L_g的另一端以及高频变压器T的初级绕线圈的另一端连接，MOS管Q7的源极分别与二极管D7的正极、MOS管Q8的源极以及二极管D8的正极连接，二极管D7的正极分别与MOS管Q8的源极以及二极管D8的正极连接，MOS管Q8的源极与二极管D8的正极连接，MOS管Q1的栅极与驱动电路的输出端2连接，MOS管Q2的栅极与驱动电路的输出端2连接，MOS管Q3的栅极与驱动电路的输出端1连接，MOS管Q4的栅极与驱动电路的输出端1连接，MOS管Q5的栅极与驱动电路的输出端1连接，MOS管Q6的栅极与驱动电路的输出端1连接，MOS管Q7的栅极与驱动电路的输出端2连接，MOS管Q8的栅极与驱动电路的输出端2连接。

3.如权利要求2所述的电能质量综合补偿器，其特征在于，所述输出周波变换器包括：

MOS管Q9-Q16，二极管D9-D16，其中，MOS管Q9-Q16的型号均为2SK1498，二极管D9-D16的型号均为MUR1560，MOS管Q9的漏极分别与二极管D9的负极、MOS管Q13的漏极、二极管D13的负极以及Z源网络电路连接，二极管D9的负极分别与MOS管Q13的漏极、二极管D13的负极以及Z源网络电路连接，MOS管Q13的漏极分别与二极管D13的负极以及Z源网络电路连接，二极管D13的负极与Z源网络电路连接，MOS管Q9的源极分别与二极管D9的正极、MOS管Q10的源极以及二极管D10的正极连接，二极管D9的正极分别与MOS管Q10的源极以及二极管D10的正极连接，MOS管Q10的源极与二极管D10的正极连接，MOS管Q10的漏极分别与二极管D10的负极、高频变压器T的次级绕线圈的一端、MOS管Q11的漏极以及二极管D11的负极连接，二极管D10的负极分别与高频变压器T的次级绕线圈的一端、MOS管Q11的漏极以及二极管D11的负极连接，MOS管Q11的漏极分别与二极管D11的负极以及高频变压器T的次级绕线圈的一端连接，二极管D11的负极与高频变压器T的次级绕线圈的一端连接，MOS管Q11的源极分别与二极管D11的正极、MOS管Q12的源极以及二极管D12的正极连接，二极管D11的正极分别与MOS管Q12的源极以及二极管D12的正极连接，MOS管Q12的源极分别与二极管D12的正极以及二极管D11的正极连接，MOS管Q12的漏极分别与二极管D12的负极、MOS管Q16的漏极、二极管D16的负极、Z源网络电路以及驱动电路连接，二极管D12的负极分别与MOS管Q16的漏极、二极管D16的负极、Z源网络电路以及驱动电路连接，MOS管Q16的漏极分别与二极管D16的负极、Z源网络电路以及驱动电路连接，二极管D16的负极分别与Z源网络电路以及驱动电路连接，MOS管Q13的源极分别与二极管D13的正极、MOS管Q14的源极以及二极管D14的正极连接，二极管D13的正极分别与MOS管Q14的源极以及二极管D14的正极连接，MOS管Q14的源极与二极管D14的正极连接，MOS管Q14的漏极分别与二极管D14的负极、高频变压器T的次级绕线圈的另一端、MOS管Q15的漏极以及二极管D15的负极连接，二极管D14的负极分别与高频变压器T的次级绕线圈的另一端、MOS管Q15的漏极以及二极管D15的负极连接，MOS管Q15的漏极分别与高频变压器T的次级绕线圈的另一端以及二极管D15的负极连接，二极管D15的负极与高频变压器T的次级绕线圈的另一端连接，MOS管Q15的源极分别与二极管D15的正极、MOS管Q16的源极以及二极管D16的正极连接，二极管D15的正极分别与MOS管Q16的源极以及二极管D16的正极连接，MOS管Q16的源极与二极管D16的正极连接，MOS管Q9的栅极与驱动电路的输出端3连接，MOS管Q10的栅极与驱动电路的输出端5连接，MOS管Q11的栅极与驱动电路的输出端3连接，MOS管Q12的栅极与驱动电路的输出端6连接，MOS管Q13的栅极与驱动电路的输出端5连接，MOS管Q14的栅极与驱动电路的输出端6连接，MOS管Q15的栅极与驱动电路的输出端3连接，MOS管Q16的栅极与驱动电路的输出端5连接。

4.如权利要求3所述的电能质量综合补偿器，其特征在于，所述Z源网络电路包括：

电感L₁、电感L₂、电容C₁、电容C₂，电容C₂的一端分别与电感L₂的一端、电容C_F的一端、电感L_F1的另一端、电容C_F1的一端以及电阻R的一端连接，电容C₂的另一端分别与MOS管Q13的漏极、二极管D13的负极、MOS管Q9的漏极、二极管D9的负极以及电感L₁的一端连接，电容C₁的一端分别与电感L₂的另一端、MOS管Q16的漏极、二极管D16的负极、MOS管Q12的漏极、二极管D12的负极以及驱动电路连接，电感L₁的一端分别与MOS管Q9的漏极、二极管D9的负极、MOS管Q13的漏极以及二极管D13的负极连接，电感L₁的另一端与桥式整流电路连接，电感L₂的一端分别与电容C_F的一端、电感L_F1的另一端、电容C_F1的一端以及电阻R的一端连接，电感L₂的另一端分别与MOS管Q16的漏极、二极管D16的负极、MOS管Q12的漏极、二极管D12的负极以及驱动电路连接；

所述桥式整流电路包括：

二极管D17-D20，其中，二极管D17-D20的型号均为MUR1560，IGBT管的型号为FGH40N60UFD，二极管D17的负极分别与二极管D18的正极以及电感L₁的另一端连接，二极管D17的正极分别与二极管D19的正极以及IGBT管的源极连接，二极管D18的正极分别与二极管D17的负极以及电感L₁的另一端连接，二极管D18的负极分别与二极管D20的负极以及IGBT管的漏极连接，二极管D19的正极分别与二极管D17的正极以及IGBT管的源极连接，二极管D19的负极分别与二极管D20的正极、电感L_F2的另一端、电容C_F的另一端以及IGBT管的栅极连接，二极管D20的正极分别与二极管D19的负极、电感L_F2的另一端、电容C_F的另一端以及IGBT管的栅极连接，二极管D20的负极分别与二极管D18的负极以及IGBT管的漏极连接。

5.如权利要求1所述的电能质量综合补偿器，其特征在于，所述驱动电路包括：

脉冲发生器，加法器1-3，三角波发生器，比较器1-3，传输延时器，D触发器，示波器1-10、示波器12、示波器20-22，逻辑或门2、逻辑或门3、逻辑或门7-14，逻辑与门1，逻辑非门4-6，第一输出端1-8，输入端1、输入端2，放大器1-4，积分器，运算器1、运算器2，限幅器，绝对值取值器，常数输入端1、常数输入端2；所述D触发器的型号为CC4071，逻辑或门的型号均为CC4071，逻辑非门的型号均CC4011，逻辑与门的型号为CC4081，传输延时器的型号为CC40106；

输入端2与放大器1的输入端连接，输入端1与放大器2的输入端连接，放大器1的输出端分别与比较器2的输入端、运算器1的加法输入端以及示波器21连接，放大器2的输出端分别与运算器1的减法输入端以及示波器21连接，运算器1的输出端分别与示波器20、放大器3的输入端以及放大器4的输入端连接，积分器的输入、输出端分别与放大器3的输出端以及运算器2的加法输入端连接，放大器4的输出端与运算器2的加法输入端连接，运算器2的输出端分别与示波器22、限幅器以及加法器2的第一加法输入端连接，加法器2的输出端分别与绝对值取值器的输入端、示波器9以及示波器7连接，绝对值取值器的输出端分别与加法器3的加法输入端以及示波器2连接，加法器3的输出端与比较器1的输入端连接，比较器1的输出端分别与示波器10、逻辑或门3的输入端以及逻辑或门2的输入端连接，比较器2的输出端分别与逻辑非门6的输入端、逻辑或门12的输入端以及逻辑或门11的输入端连接，逻辑非门6的输出端分别与逻辑或门14的输入端以及逻辑或门13的输入端，逻辑或门2的输出端分别与输出端1、逻辑与门1的输入端、示波器2、逻辑非门4的输入端以及示波器12连接，逻辑或门3的输出端分别与逻辑与门1的输入端、示波器5、输出端2、示波器2以及逻辑非门5的输入端连接，逻辑非门4的输出端分别与示波器12、逻辑或门7的输入端以及逻辑或门9的输入端连接，逻辑非门5的输出端分别与逻辑或门10的输入端以及逻辑或门8的输入端连接，逻辑与门1的输出端分别与逻辑或门10的输入端、逻辑或门9的输入端、逻辑或门8的输入端以及逻辑或门7的输入端连接，逻辑或门7的输出端分别与示波器1、逻辑或门14的输入端以及示波器4连接，逻辑或门8的输出端分别与逻辑或门13的输入端、示波器1以及示波器8连接，逻辑或门9的输出端分别与示波器3、示波器8以及逻辑或门12的输入端连接，逻辑或门10的输出端分别与示波器3以及逻辑或门11的输入端连接，逻辑或门11的输出端与输出端6连接，逻辑或门12的输出端与输出端5连接，逻辑或门13的输出端与输出端4连接，逻辑或门14的输出端与示波器4连接，脉冲发生器与加法器1的第一加法输入端连接，第二常数输入端与加法器1的第二加法输入端连接，加法器1的输出端与加法器2的第二加法输入端连接，三角波发生器分别与比较器3的输入端、示波器7、加法器3的减法输入端、示波器2、示波器9、示波器1、示波器4、示波器6以及输出端3连接，比较器3的输出端与传输延时器的输入端连接，传输延时器的输出端与D触发器的CLK脚连接，第一常数输入端分别与D触发器的脚以及示波器6连接，D触发器的Q脚分别与逻辑或门2的输入端以及输出端7连接，D触发器的脚分别与示波器6、输出端8、逻辑或门3的输入端以及D触发器的D脚连接。

6.如权利要求4所述的电能质量综合补偿器，其特征在于，所述电感L_F1的值为100uH，所述电感L的值为300uH，所述电感L₁与电感L₂的值均为100uH，所述电容C_F的值为300uF/450v，所述电容C_F1的值为100uF/450v，所述电容C_F2的值为10uF/630v，所述电容C₁与电容C₂的值均为1.2uF/630v。

7.如权利要求5所述的电能质量综合补偿器，其特征在于，所述放大器1的增益为0.1倍，所述放大器2的增益为0.18倍，所述放大器3的增益为100倍，所述放大器4的增益为0.1倍，所述第一常数输入端的输入常数为1，所述第二常数输入端的输入常数为-5。

8.一种用于权利要求1的电能质量综合补偿器的控制方法，其特征在于，所述方法包括：

判断电网电压是否大于额定电压，是则检测电网电压增高的波动值，通过调节占空比得到补偿电压，对负载进行负补偿从而使负载达到功率平衡，否则检测电网电压降低的波动值，通过调节占空比得到补偿电压，对负载进行正补偿从而使负载达到功率平衡。