CN103779376B - 集成电路及其制造方法 - Google Patents

集成电路及其制造方法 Download PDF

Info

Publication number
CN103779376B
CN103779376B CN201310484752.5A CN201310484752A CN103779376B CN 103779376 B CN103779376 B CN 103779376B CN 201310484752 A CN201310484752 A CN 201310484752A CN 103779376 B CN103779376 B CN 103779376B
Authority
CN
China
Prior art keywords
reaction material
integrated circuit
reaction
photovoltaic cell
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310484752.5A
Other languages
English (en)
Other versions
CN103779376A (zh
Inventor
G·M·弗里茨
林仲汉
D·法伊弗
K·P·罗德贝尔
R·L·威斯涅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103779376A publication Critical patent/CN103779376A/zh
Application granted granted Critical
Publication of CN103779376B publication Critical patent/CN103779376B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开涉及具有篡改检测和响应装置的集成电路以及用于制造这种集成电路的方法。一种具有篡改检测和响应装置的集成电路包括至少一种反应材料和耦合到所述至少一种反应材料的至少一个存储单元。所述至少一种反应材料中的放热反应引起所述至少一个存储单元的存储状态的改变。另一种具有篡改检测和响应装置的集成电路包括衬底、所述衬底上的至少一个门以及位于所述至少一个门的第一阱和第二阱之间的反应材料。所述反应材料中的反应引起所述门中的短路。

Description

集成电路及其制造方法
技术领域
本公开涉及集成电路，更具体地，涉及检测集成电路的篡改（tempering）和逆向工程（reverse engineering）。
背景技术
基于硬件的“信任根”是用于任何安全计算系统的基础构建块。安全计算的关键要素需要授权（authorization）、将数据发送到被授权的源以及/或者将数据加载到指定装置。通常，二进制代码的密钥形成保护数据和比特流的基础。典型地，这种密钥存储在非易失性存储器中并且一直存在于集成电路（IC）上。如果攻击方能够从装置提取该密钥，则用于安全计算的整个基础都处于危险之中。例如，物理访问该装置的攻击方能够对芯片去层（delayer）并且基于晶体管的状态读出所存储的代码。因此，保护密钥需要防篡改技术。例如，防篡改网可以包围印刷电路板并且可以包括篡改传感器芯片及其自己的电池组来阻止这种攻击。如果传感器检测到该网正在被切割，则加密代码被擦除。然而，这种防篡改技术可能相对昂贵并且因此可能不适用于在量产的、成本敏感的装置（例如现场可编程门阵列（FPGA）、移动装置和传感器）中实现。
发明内容
本公开的实施例描述了具有篡改检测和响应装置的集成电路以及制造这种集成电路的方法。例如，一种具有篡改检测和响应装置的集成电路包括至少一种反应材料和耦合到所述至少一种反应材料的至少一个存储单元（memory cell）。所述至少一种反应材料中的放热反应引起所述至少一个存储单元的存储状态的改变。类似地，一种用于制造具有篡改检测和响应装置的集成电路的方法，包括：在所述集成电路中形成至少一种反应材料；在所述集成电路中制造至少一个存储单元；以及将所述至少一种反应材料耦合到所述至少一个存储单元。所述至少一种反应材料中的放热反应引起所述至少一个存储单元的存储状态改变。
在另一个实施例中，一种具有篡改检测和响应装置的集成电路，包括：衬底；所述衬底上的至少一个门（gate）；以及位于所述至少一个门的第一阱和第二阱之间的反应材料。所述反应材料中的反应引起所述门中的短路（short）。类似地，一种用于制造具有篡改检测和响应装置的集成电路的方法，包括：在所述集成电路的衬底上形成至少一个门；以及在所述门的第一阱和第二阱之间沉积反应材料。所述反应材料中的反应引起所述门中的短路。
附图说明
通过结合附图考虑以下详细描述，能够容易地理解本公开的教导，在附图中：
图1示例出根据本公开的实施例的示例性装置；
图2示例出根据本公开的实施例的处于“置位（set）”和“复位（reset）”状态的示例性相变存储单元；
图3示例出根据本公开的实施例的示例性反应材料（例如，薄金属叠层）。
图4示例出根据本公开的实施例的示例性反熔丝（例如，武装开关）；
图5是根据本公开的实施例用于制造示例性装置的方法的流程图；以及
图6是根据本公开的实施例用于制造示例性反熔丝（例如武装开关）的方法的流程图。
为了便于理解，在可能的情况下使用了相同的附图标记以标出这些图所共有的相同的元件。
具体实施方式
本公开的实施例呈现了一种新颖的芯片上防篡改装置，该防篡改装置用于检测物理篡改以及用于通过擦除数据来提供篡改响应。示例性部件包括集成到各层级（level）的后端制程（back end of the line）（或后端（backend））互连结构中的小型化的光伏电池（PV）、存储诸如保密授权码（secretauthentication code）的敏感数据的非易失性存储器（NVM）（例如相变存储器（PCM））、以及嵌入的反应材料（RM），该反应材料可以包括当被从光伏（PV）元件产生的电流脉冲触发时反应的多层薄膜金属叠层。特别地，很多物理逆向工程技术需要通过成像（例如，来自扫描电子显微镜（SEM）的电子束、聚焦离子束（FIB）、x射线等）访问芯片结构，并且因此产生辐射（例如，光电流、激光束诱导电流（LBIC）、电子束诱导电流（EBIC）等）。本公开的实施例通过使用小型光伏PV电池将来自篡改企图的辐射转变成触发篡改响应（例如，直接地或者通过在反应材料中产生的放热反应）的电流以擦除数据，来利用该原理。
篡改/攻击的范围为从用于提取密钥的电探查和去层到引起故障（例如，取向改变状态（flipping state））以迫使集成电路进行未授权的操作。攻击方典型地需要调配一些技术以便定位特定的电路和结构，这通常涉及用于成像或诱导电流和故障的辐射。表1示例出几种故障分析/篡改技术。
表1
本公开的实施例与标准金属氧化物半导体（MOS）芯片制造技术兼容，由此降低在实施和整合这种实施例的过程中的每管芯（die）成本。此外，由于小型化并且包含在芯片内，与基于封装的途径相比，防物理篡改的安全性提高。此外，本公开的芯片上防篡改装置也可以用既定的（established）硬件安全产品实现。
为了帮助理解本公开，图1示例出与本公开的实施例相关的示例性装置100（例如集成电路）的横截面。特别地，装置100包括衬底或管芯160，该衬底或管芯160可以包括晶体硅（Si）、锗（Ge）、SiGe、砷化镓（GaAs）或其它半导体以及用于形成晶体管、电阻器、电容器和其它结构的其它材料。尽管图1的例子涉及管芯160，但是本公开不限于此。例如，所述管芯可以是可由共同的衬底或晶片形成的很多管芯之一。因此，本公开的实施例可以包含在将多个管芯分开之前的衬底。在任何情况下，形成集成电路的前端（front end）的一部分的管芯160可以具有形成在其上的若干个结构，例如，一个或多个门（gate）110的阵列。在一个实施例中，门110的阵列可以包括形成非易失性存储器120（例如，随机存取存储器（RAM）、静态随机存取存储器（SRAM）等）的若干个晶体管。例如，门110中的每一个可以包括n型或p型场效应晶体管或任何数量的其它类似结构。备选地或者作为补充，非易失性存储器120可以包括相变存储器（PCM）。以下结合图2更详细地讨论示例性相变存储器装置。在一个实施例中，非易失性存储器120存储要被本公开的（一个或多个）篡改检测和响应装置保护的敏感数据。
装置100的后端是多层互连结构，该多层互连结构包括用于在前端中的晶体管、门和其它结构之间以及在封装中的电源电压、地和C4（焊料凸起（solder bump））之间传输信号的布线。例如，典型集成电路的后端可以包括绝缘材料（例如，电介质130），该绝缘材料可以包括诸如硼磷硅酸盐玻璃的电介质材料以及形成在过孔（via）140和迹线（trace）150中的铜（Cu）或钨（Tu）布线。
根据本公开的各种实施例，装置100也包括一个或多个光伏（PV）电池170，该PV电池170可以通过装置100的后端中的迹线150和过孔140中的布线而被连接到非易失性存储器120和/或反应材料（RM）180。特别地，光伏电池170（或光伏电池与反应材料180组合）包括用于保护非易失性存储器120的篡改检测和响应装置。然而，在另一实施例中，装置100也包括反应材料180的一个或多个区域，所述反应材料180的一个或多个区域可以通过装置100的后端中的迹线150和过孔140中的布线而被连接到非易失性存储器120和/或一个或多个光伏（PV）电池170。特别地，反应材料180（或反应材料与光伏电池170组合）包括篡改检测和响应装置。在一个实施例中，反应材料（RM）180包括多层薄膜金属叠层，该多层薄膜金属叠层在被从所述光伏电池170中的一个或多个产生的电流脉冲触发时引起放热反应。应当注意，尽管图1示例出装置100的后端中的光伏电池170和反应材料180，本公开不仅仅限于在后端中集成。即，在其它、另外的和不同的实施例中，一个或多个光伏电池170和/或反应材料180可以位于晶体管层级或在硅层级的前端（例如，在衬底或管芯160上、在衬底或管芯160处或靠近衬底或管芯160），这对于防止经由前端进行的侵入和篡改企图是有用的。例如，可以使用基于绝缘体上硅（SOI）的衬底，通过将P-N结集成到硅体中以及将接触集成在硅体的两侧，来制造光伏电池。
尽管图1的实施例包括反应材料（RM）180作为篡改检测和响应装置的一部分，但是应当注意各种实施例被配置成通过从（一个或多个）光伏电池170到门110中的一个或多个和/或非易失性存储器120的直接电流来直接擦除一位或多位，即，不使用反应材料。例如，在一些实施例中，持续若干纳秒的200-500μA的电流脉冲足以擦除/复位相变存储器的每个位。取决于特定光伏电池170的尺寸和/或入射辐射的量和类型，光伏电池可以产生该范围内的电流。
在以反应材料180为特征的实施例中，反应材料180的薄金属膜在电流流过的选择区域中自发地混合。作为备选或者作为补充，反应材料180提供由单个位置处的电流脉冲引起的自传播的放热反应。在任何情况下，两种反应机制都产生足够的热，该热引起非易失性存储器120改变存储状态、复位或熔化，导致代表诸如密钥的敏感数据的任何位的不可逆擦除。例如，在采用包括相变存储器（PCM）的非易失性存储器的实施例中，如果反应材料紧邻PCM阵列，则反应热使PCM单元置位或复位。这是因为反应热影响PCM相（非晶相vs.晶相）。在擦除之后，没有办法对所述位进行逆向工程，而集成电路（装置100）的剩余部分保持完整（intact）。在一些实施例中，由反应材料180产生的热足够高而毁坏非易失性存储器120（在一些实施例中其可以包括相变存储器）的全部或一部分。
在一些实施例中，缩放效应（scaling effect）和衬底效应（例如热损耗）可能潜在地导致反应材料180中的反应淬灭。因此，在一些实施例中，反应材料180可以位于足够靠近非易失性存储器120的位置以递送（deliver）足够的热量来使非易失性存储器120毁坏（destroy）或复位。作为备选或作为补充，升高反应材料的反应温度，以在装置160内的相对更长的距离上递送足够的热量来使非易失性存储器120毁坏或复位。有利的是，反应材料180存储在正常芯片操作期间无危害（benign）但是可以通过小电流脉冲触发的芯片上能量。这与具有需要恒定功率的芯片上电池的传统篡改方案是相反的，在传统篡改方案中，篡改检测和响应电路必须在管芯的整个寿命期间保持工作。以下结合图3更详细地讨论示例性反应材料和薄膜金属叠层。
在一个实施例中，将多个光伏电池170置于装置100的互连结构的各种位置处和各种层级中。注意，采用一种或多种逆向工程技术（例如聚焦离子束（FIB）或x射线断层摄影术）的攻击方可能开始在装置100的各种位置处篡改/探查。为了解决关于攻击方将开始的确切位置或者攻击方将继续进行的确切位置的不定性，将光伏电池170埋置在各个位置处并且使用多个光伏电池增加了检测探查性攻击以及在较早情况下毁坏非易失性存储器120的可能性。类似地，通过将多个光伏电池170置于互连结构的不同层级，篡改响应装置更可能检测/防止在装置100的任何给定层处通过去层和其它技术进行的侵入。此外，在一些实施例中，例如在大阵列中，一个或多个光伏电池170的（一个或多个）位置可以随机地或以其它方式改变，以便从一个装置到下一个，光伏电池170的（一个或多个）位置不必是相同的。因此，攻击方可能不知道从一个芯片到另一个芯片在哪里避免光伏电池，将攻击方的任务难度增加了许多倍。
此外，在一些实施例中，可以基于用于光伏电池170的组成或（一种或多种）材料的潜在有效性将所述成分或（一种或多种）材料选择为与来自采用不同波长的辐射的技术的篡改对应。注意，篡改技术利用各式各样的入射辐射来成像，所述入射辐射可以从紫外（UV）、可见变化到近红外（IR）（见表1）。因此，包括多个具有各种材料的光伏电池170可以提供一种方式来检测以不同波长进行的探查。例如，第一光伏电池70可以包括特定材料（例如非晶硅、晶体硅、硅锗、锗、砷化铟镓、砷化铟或其它材料），而第二光伏电池170可以包括第二不同的材料（例如，选自相同的组的材料）。因此这两种材料中的每一种在相同的入射辐射波长下可以具有不同的量子效率并且对一种或多种探查技术提供不同的响应。例如，一种材料可以响应于特定波长的激光的辐射产生强电流，而第二种材料响应于相同的激光波长产生较弱的电流，但是对于x射线显示出强响应。
作为备选或作为补充，在包含在装置100中的至少两个光伏电池170之间，一个或多个尺寸、掺杂剂浓度或其它特性可以变化，这也导致对各种探查技术的刺激的不同波长响应。例如，对光伏电池170的吸收的调节可以通过涉及适当的材料工程（例如，改变吸收效率和/或带隙）来实现。类似地，减小电池尺寸通常提高效率。例如，对于约1.2mm2（平方毫米）非晶硅光伏电池，已经观察到约16mA/cm2（毫安每平方厘米）的光电流，证明了小尺寸下的光电流可以是相当大的。在任何情况下，包括具有对各种波长的刺激的各种响应的光伏电池170解决了不知道攻击方将使用哪（一种或多种）特定探查技术的情形。通过包括对特定第一探查技术有强烈反应的至少第一光伏电池170以及对第二不同的探查技术有更强烈的反应的至少第二光伏电池170，装置100更鲁棒（robust）并且有更大的机会检测和防止使用随机探查技术的攻击、或者使用若干不同探查技术的多面攻击。
典型篡改/探查技术的入射辐射可以是显著的。如果诸如光伏电池170的光伏电池在去层期间被暴露到显微镜光，则输入估计为约30到60mA/cm2，对于Si有10-15mA/cm2的JPHi（光电流密度，取决于量子效率），对于Ge，JPHi为20mA/cm2。已知激光在结上产生激光束诱导电流（LBIC）。LBIC的光电流由JPHi=0.8mA/cm2×QE×#mW×k（激光）给出，其中#mW是以毫瓦为单位的激光功率，QE是量子效率，且k是以微米为单位的波长。由于在波长为1-1.3微米的条件下微量分析技术使用的激光在100到500mW的范围内，取决于光伏电池170的材料的吸收系数和带隙，光电流可以是显著的（例如，足以持续数纳秒的时间满足或超过200-500μA，这足以擦除/复位相变存储器的每个位）。此外，来自扫描电子显微镜（SEM）的电子束、x射线和聚焦离子束将基于电子束诱导电流（EBIC）效应产生相当大的电流。因此，光伏电池可以有效地响应于在篡改中使用的各式各样的成像技术。此外，光电流产生几乎是瞬时的，这是特别有利的，因为电流产生必须在攻击方有时间禁用任何防篡改元件之前发生。
在一些实施例中，装置100还包括位于光伏电池170与非易失性存储器120个/或反应材料180之间的电路径（例如，在迹线140和/或过孔150中）的反熔丝或武装开关（AS）190。如此处所描述的，术语反熔丝包含这样一类装置，这类装置旨在当被武装时或当处于激活状态时防止电流流动，并且当被解除武装（disarm）时或处于去激活状态时允许电流流动。换言之，反熔丝实质上与典型熔丝相反地操作，典型熔丝在熔丝熔断（例如通过过电流或过电压）并且防止电流流动之前允许电流流动。反熔丝的一个具体应用是武装开关，其被设计成在接收到去激活或解除武装信号之前防止电流流动。然而，应当理解，武装开关仅仅是根据本公开的反熔丝的一个实施例，根据本公开的反熔丝可以具有其它应用，例如用于现场可编程门阵列。具体地，在一个实施例中，武装开关190可以包括在装置100的制造过程中防止电流从光伏电池170流到反应材料180的反熔丝。由于光伏电池170可能在它们被完全封堵在互连结构内之前暴露于光，反熔丝/武装开关190可以有效防止任何非故意电流从光伏电池170中的一个或多个流出。一次性不可逆去激活步骤将反熔丝中的特定材料从高电阻转变成低电阻，使得如果芯片结构在篡改期间再次暴露于辐射则电流能够流动。在下文中结合图4更详细地讨论可以用于这种装置中的示例性反熔丝、武装开关和材料。
图2示例出根据本公开的各种实施例的示例性相变存储单元200。例如，图2的顶部示出了处于“置位”状态的相变存储单元200，而图2的底部示出了处于“复位”状态的同一相变存储单元200。示例性相变存储单元200包括顶部电极210、底部电极240和下电极250，这些电极中的每一个可以包括氮化钛（TiN）或其它适当的材料，这是本领域技术人员已知的。相变存储单元200还包括绝缘体230和能够使相从多晶（例如“置位”状态）改变到非晶（例如“复位”状态）以及采取一种或多种中间状态的相变材料220。例如，可以使用单个脉冲实现“置位”和“复位”状态，而可以使用重复的写入并验证（write-and-verify）步骤对两个中间水平进行编程。每个编程脉冲都是箱型矩形脉冲。“复位”脉冲可以包括大电流，而“置位”脉冲可以包括允许充分结晶的长后沿的梯形脉冲。
相变材料220可以包括硫族化物玻璃或当暴露于激光时改变结晶相的其它材料。例如，硫族化物玻璃可以呈现在晶体状态和非晶状态之间宽的电阻范围。通常，硫族化物包括周期表的16族中的一种或多种元素，例如硫、硒、碲。因此，在各种实施例中，门110中的一个或多个可以由掺杂的Ge2Sb2Te5、AsS、As2S3以及各种其它相变材料构成。
尽管本公开的一些实施例可以采用其它类型的非易失性存储器，但是相变存储器具有特别的优点，这使得相变存储器是用于根据本公开的安全装置的合适选择。更具体地，从物理防篡改的观点来看，相变存储器不释放任何电磁信号。因此，仅能够通过直接探查和成像来实现对存储器状态的读出，这需要物理访问相变存储器。一旦活性材料点燃（ignite）并熔化了相变存储器，则没有办法读出位，这是因为材料的物理属性已经改变。这不同于即使在芯片电源被关闭后仍有可能由于压印（imprinting）而读出最后状态的SRAM和其它技术。另一方面，在一些应用中，基于金属氧化物半导体的存储单元可能是有利的，因为诸如铝（其可以用于示例性反应材料）的金属引起与诸如二氧化硅、氮化硅和高K栅极电介质的显著反应，与氧反应并且形成稳定的氧化物。因此，当使用这种材料时有相当大的潜力来进行广泛的门/存储单元毁坏（destruction）。
图3示例出根据本公开的各种实施例的示例性反应材料300。在一些实施例中，反应材料300被包含在集成电路（例如装置100）中，这提供了一种存储通过放热反应来不可逆地擦除芯片上存储单元的所需量的能量的方式。特别地，在很多情况下，给定篡改事件的辐射可能不足以从一个或多个集成的光伏电池产生足够大的电流脉冲来直接改变（例如擦除或毁坏）非易失性存储器，而反应材料300可以具有陡峭的化学梯度并且仅需要超低的触发电流来释放能量。在一个实施例中，放热反应不可逆地毁坏非易失性存储器（例如，图1中的非易失性存储器120的一个或多个门110）的全部或一部分，提供篡改的确凿证据。在一个实施例中，反应材料被沉积在与该非易失性存储器邻近或者足够靠近的至少一个连续层中以改变非易失性存储器，例如，改变非易失性存储器的存储状态或者损坏或毁坏非易失性存储器以使得它不再可用作存储器。
如图3所示，反应材料300包括若干金属层的薄金属膜叠层，其中w是层间间隔，并且2σ是双层厚度或间隔（其有时也被称为λ）。例如，反应材料300包括一种或多种特定金属，例如铜、铜氧化物、铝、镍、铪氧化物、硅、硼、钛、钴、钯、铂，和/或其它金属结构。如图3所示，叠层300包括夹置在两个镍层320之间的铝层310。有利的是，反应材料300存储在正常芯片操作期间无危害但是可以通过小电流脉冲触发的芯片上能量。这与具有需要恒定功率的芯片上电池的传统篡改方案是相反的，因为篡改检测和响应电路必须在管芯的整个寿命期间保持工作。此外，基于电流的点燃可能仅需要在反应材料300的单个位置/接触上。特别地，反应在独立式箔中自传播并且类似地将在芯片上维持自传播反应前沿。此外，如果离开反应材料300到达周围的芯片环境的热损耗将反应淬灭，则通过暴露于电流的反应材料区域中的放热反应仍可以完成位擦除。用于驱动没有自持反应前沿（self sustaining reaction front）的反应的电流仍然小于直接位擦除所需的电流。例如，点燃电流可以显著小于使非易失性存储器直接复位所需的电流（例如，纳安对微安）。
在各种实施例中，调节/调整点燃温度和反应热以适应特定制造环境的要求。特别地，反应材料300在处理期间必须是惰性的并且经受得住正常芯片操作和应力测试，但是足够敏感以在篡改期间点燃并且提供足够的热来毁坏或擦除非易失性存储单元。已经显示出，例如，在钛/非晶硅叠层中，其中75nm的双层间隔被沉积在硅上的1μm的氧化硅上，当反应材料厚度小于2.25μm时反应淬灭。因此，在一些实施例中，在提供产生足够的、在毁坏非易失性存储器之前不会被淬灭的反应前沿的反应材料300时考虑反应淬灭的可能性。在一些情况下，通过改变化学性质（chemistry）、化学计量和微结构（包括反应材料300的叠层的薄膜中的线间隔和晶粒结构），改变点燃阈值和反应热。例如，层数、层之间的间隔、层的宽度以及反应材料300的叠层中的组成金属，都可以变化，导致不同的点燃通量（ignition fluence）（点燃所需的电流密度）、不同的反应热等。在一些实施例中，也可以通过光刻，例如，通过改变连接到反应材料300的叠层的电接触/过孔的尺寸，改变点燃电流密度。例如，来自第一光伏电池的连接可以被制造为具有与用于来自第二光伏电池的连接的电接触不同的横截面面积的电接触。因此，从第一和第二光伏电池递送的电流密度可以彼此不同，尽管例如第一和第二光伏电池在其它方面是相同的并且接收相同的入射辐射。类似地，在采用氧化物系统的实施例中，可以通过产生不同尺寸的纳米颗粒将这种氧化物制造成多孔的。类似地，通过借助于光刻、底切、化学机械平面化以及其它类似技术，为反应材料300或其中的一层或多层制造特定图形和几何形状以通过减少热损耗来促进自传播，可以降低反应淬灭的可能性。例如，可以通过溅射和蒸镀生长诸如镍-铝Ni/Al的多层。在任何情况下，当反应材料300被电流脉冲触发时，反应材料300的叠层通过自发混合而反应，从而通过放热反应释放大量热，而没有任何压力波或气态副产品。
在一个实施例中，将镍/铝多层用于反应材料300的叠层，这是因为能够使用短的低电流电脉冲点燃这种反应材料。例如，双层间隔λ常常被用于表征多层反应材料的微结构。对于Ni/Al多层，双层间隔λ被定义为一个镍层和一个铝层（例如，图3中的层310和底层320）的厚度。作为一个例子，假设Ni/Al多层具有5.09g/cc的密度、.588J/g/K的热容量、1.3x10-5Ω-cm的电阻率和51nm的双层间隔，则点燃温度为177℃。此外，假设在无损耗的环境下，假设50nm电极用于提供点燃电流，则100ns1.5pA的脉冲是足够的。然而，估计80%的热损耗，则100ns的约3.3pA的脉冲将点燃Ni/Al（因为电能与电流的平方成比例）。注意，可以通过改变膜厚度、双层间隔和化学性质以及通过接触区域与反应材料结构的光刻变化（这将改变电流密度），来调节反应材料的反应和具有各种持续时间的各种电流。
除了Ni+Al多层之外，适当的反应材料成分和组合包括：Si+2B、Cu+Pd、Al+Ti、Si+Co、Ni+Ti、Co+Al、Al+Pt及前述的组合以及Al3Ni2、铪氧化物、铜、铜氧化物和已经在金属氧化物半导体制造中使用的各种其它金属和/或金属氧化物材料平台。应当注意，仅通过举例的方式而并非限制地提供前述材料。因此，根据本公开的各种实施例，可以将很多其它、另外的和不同的组成材料的组合并入到多层反应材料中。在S.H.Fischer和M.C.Grubelich的“A Survey of Combustible Metals,Thermites,andIntermettalics for Pyrotechnic Applications”,Sandia NationalLaboratories,32nd AIAA/ASME/SAE/ASEE Joint Propulsion Conference,Lake Buena Vista,FL,1996中描述了可用于本公开的实施例的一些示例性反应材料，该文献的全文通过引用的方式并入本文中。就这一点而言，应当注意，尽管一些实施例描述了包括多层叠层的反应材料，但是本公开不限于此。即，在其它、另外的和不同的实施例中，反应材料可以包括单层或单个金属或其它材料的区域，或者可以包括用于产生热的不同机制，例如铝热剂混合物、金属燃料（例如金属氧化反应）、除了多层叠层之外的金属间化合物排列等等。换言之，一些实施例的可以金属间化合反应为特征，而其他实施例可依赖于放热的还原-氧化反应或者其它机制来产生热。
这些材料中的反应可以被例如在.5-5J/cm2（对于约100μm的斑点尺寸（递送点燃电流的电接触的尺寸））的范围内或5-900J/cm2（对于约10μm的斑点尺寸）的范围内的点燃通量点燃。典型的层间/双层间隔为从约2nm到200nm。诸如上述的反应材料可以产生在约150卡路里每立方厘米（cal/cc）到约2500cal/cc或更高的范围内变化的反应热。示例性多层反应材料已经显示出在特定条件下（例如Ni+Al）在低于300℃的温度下点燃，但是可以产生大于600℃直到高于约2800℃的热。如果相变存储器的非晶状态可以在约400℃的温度（例如，约100ns的脉冲）下变为晶体，并且典型地在芯片上有超过1000个PCM单元，则用于点燃反应材料的能量远低于单独地电阻性加热每个单元所需的能量。
此外，在各种实施例中，通过来自光伏电池的电流来触发反应材料的放热反应。然而，在各种其它的、另外的和不同的实施例中，可以通过多种其它机制来触发这种放热反应。例如，也可以通过机械冲击、芯片的剖切、直接能量源（例如来自激光或x射线的辐射、聚焦离子束等）、直接加热、来自诸如另一种类型的篡改探测器（例如，包围芯片的导线网等）的另一源的电流，点燃反应材料。在一个实施例中，反应材料被通过软件程序引导到反应材料的电流点燃。例如，反应材料可以被包含在计算机的集成电路中。在计算机上运行的软件程序可以被配置成在不正确的密码登陆尝试的次数超过阈值以后使电信号被发送到反应材料，从而触发反应。
此处所描述的各种实施例涉及与相变存储器相结合使用反应材料。取决于反应材料的配置（例如，（一种或多种）组成金属/材料、维度、接触区域尺寸、预料的篡改技术，以及因此预期的点燃电流等），可以将相变存储器（PCM）调节为最佳地与反应材料一起使用。例如，可以改变掺杂水平以改变PCM对于反应材料的反应热的灵敏度。
在一些实施例中，与基于CMOS的存储器技术相结合地使用反应材料。例如，反应材料可以产生高于约1300℃的热，这足以通过与诸如氧化硅、氮化硅和高k/金属栅极电介质的电介质反应而引起装置损坏。例如，诸如铝的金属与氧强烈反应以形成稳定的氧化物。在一个实施例中，反应材料被集成在CMOS门的N和P阱之间。因此，来自反应材料的反应的热引起由于栅极电介质的毁坏而导致的短路，使得电路元件放电并且由此不可逆地擦除存储器位的状态。
图4示例出根据本公开的各种实施例的示例性反熔丝400。特别地，图4的左侧示例出处于高电阻或“激活”状态的反熔丝400，并且图4的右侧示例出处于低电阻或“去激活”状态的反熔丝400。在一个实施例中，反熔丝包括武装开关。用作武装开关的这种反熔丝可以在光伏电池和反应材料的区域之间被置于激活状态。激活状态防止在集成电路/管芯的制造期间电流经由电路径460从光伏电池流到活性材料的区域和/或流到至少一个存储单元。例如，如图1所示，反熔丝190（例如，武装开关）位于光伏电池170和反应材料180之间的电路径上并且（例如通过过孔140和/或迹线150）耦合到光伏电池170和反应材料180二者。一旦完成了集成电路，则进行一次性去激活以通过不可逆反应将具有高电阻的反熔丝90中的材料转变成低电阻状态，由此允许电流流过处于低电阻状态的材料。
如图4所示，示例性反熔丝400包括被绝缘体/电介质430包围的衬底420，衬底420例如是被构图的或未构图的、可以是掺杂的或未掺杂的非晶硅、或者多晶或晶体（单晶）硅。反熔丝400也包括薄层440顶上的反应材料410。层440可以包括与绝缘体/电介质430相同的材料。例如，层440可以包括电介质材料。在一个实施例中，层440包括诸如如下材料中的至少一种的非金属：硅氧化物（SiO）、氮化硅（Si3N4）、氧化铝（Al2O3）、氧化铪（HfO2）、二氧化钛（TiO2）、氧化镧铝（LaAlO3）或其它金属氧化物或它们的组合。在各种实施例中，层440薄到足以在反应材料410的反应过程中被消耗掉，但是在触发反应之前提供反应材料410与高电阻材料（即，衬底420）的充分绝缘，这是因为电流否则能够流过反熔丝400。例如，当将反熔丝400用作武装开关（例如在光伏电池和反应材料区域之间）时，从光伏电池流到反应材料区域的任何电流都能够引起任何连接的（一个或多个）非易失性存储单元的擦除。因此，在一些实施例中，这种层的绝缘特性与其促进反应材料的金属与硅衬底420之间的互混的能力相比较不重要。
在一个实施例中，反应材料410采取上述的示例性反应材料300的形式。在一个实施例中，反熔丝400直接连接到专用外部连接470（例如，C4焊料凸起），该外部连接470提供将一次性去激活信号导引到反熔丝400的途径。例如，可以向反应材料410施加电流，引起反应材料410中的放热反应（例如，金属间化合反应、放热的还原-氧化反应等），该反应转而使衬底420（和/或绝缘层440）从高电阻状态变为低电阻状态。特别地，图4的右侧示例出包括反应材料410的反应的副产品以及处于低电阻状态490的衬底的反熔丝400。例如，在衬底包括非晶硅的情况下，来自反应材料410的热影响非晶硅420的结晶，导致从高电阻420向低电阻490的改变或转变。换言之，在一个实施例中，反应热导致非晶硅的结晶。在一个实施例中，衬底420包括掺杂的非晶硅。例如，在一个实施例中，非晶硅衬底420被掺杂有一种或多种IV族（也称为14族）元素，例如锗或碳或其组合。作为备选或者作为补充，在一个实施例中，硅衬底包括另外的杂质，例如钾（P）、硼（B）、砷（As）或其组合、或者氢、氦、氘或其组合等等。
在一个实施例中，衬底420包括掺杂有一种或多种杂质金属的非晶硅以便降低通过金属感应结晶（MIC）过程进行结晶所需的能量，所述杂质金属例如为铝（Al）、镍（Ni）、铜（Cu）或其组合。例如，金属杂质可以为晶体形成提供一个或多个成核位置。在一个实施例中，例如在掺杂剂/杂质并不均匀地遍布衬底420的情况下，非晶硅有梯度。例如，在较靠近反应材料410的衬底420的部分中可以包含较高水平的掺杂剂/杂质，并且可以在较远离反应材料的衬底的部分中包含较少的掺杂剂/杂质或不包含掺杂剂/杂质。作为备选或者作为补充，反应材料410的反应可以引起硅化物的形成，这也导致电阻变化。例如，反应材料410中的一种或多种金属可以与衬底420（例如，非晶硅或晶体/多晶硅）组合以形成导电硅化物层。因此，处于低电阻状态490的衬底可以包括硅化物层。在另一实施例中，反应材料410的反应包括反应材料410中的一种或多种金属与衬底420混合或者扩散到衬底420中以形成具有金属杂质的导电硅层490。在一个实施例中，层440作为反应材料/金属与硅衬底420之间的反应的一部分被消耗掉。在一个实施例中，层440充当扩散阻挡层，其在某个最小阈值温度下允许来自反应材料410的金属经过。作为备选或作为补充，在一个实施例中，层440也可以促进反应材料/金属与硅衬底420之间的混合过程。
尽管图4仅示例出在衬底420一侧上的单个反应材料410的区域，但是在其它实施例中，可以在单个反熔丝中使用多个反应材料区域。例如，可以将第二反应材料区域置于非晶硅衬底420下方，如图4所示。作为备选或作为补充，可以以各种取向（在左侧或右侧）围绕非晶硅衬底420放置反应材料的一个或多个其它区域。此外，一个或多个另外的薄绝缘体/电介质层可以被设置在另外的反应材料区域与衬底420之间。类似地，可以设置一个或多个另外的专用外部连接以允许将电学流（electrical flow）或电流传送到反应材料的所述一个或多个另外的区域。此外，尽管图4看起来示例出处于水平取向的反熔丝400，但是本发明不限于此。换言之，反熔丝在集成电路内相对于集成电路可以具有任何取向，并且可以制造在集成电路的任何一个或多个层中或制造为所述一个或多个层的一部分。
注意，为了通过电流直接引起衬底420中的状态变化，需要相对高的电流。有利地，使用本公开的实施例，递送到反应材料的相对低的电流可以产生足够高的热以引起衬底420中的状态变化，避免对用于改变衬底420的大直流电流的需要。因此，此处描述了新颖的反熔丝/武装开关，其中反应材料410用作小功率加热器来递送非晶硅衬底420的结晶所需的能量。然而，尽管如此，根据本公开的一个实施例，一种系统可以包括经由具有武装开关的电路径耦合的光伏电池和/或反应材料区域，所述武装开关例如通过施加于衬底的电流而被常规地去激活。
图5示例出用于制造具有篡改响应装置的集成电路的方法500的流程图。特别地，可以根据上述实施例中的任何一个或多个来执行方法500的示例性步骤。
方法500开始于步骤502，并且进行到步骤510，在步骤510该方法提供衬底/管芯。例如，衬底/管芯可以是至少一个集成电路的基础，每一个所述集成电路可以包括前端层，该前端层由半导电的硅、砷化镓、锗等以及其它材料和/或它们的组合构成并且其中形成有若干晶体管、门、网等。所述集成电路也可以包括若干后端层，所述后端层除了别的之外包括电介质（例如，低k电介质）或其它绝缘材料、过孔、迹线和将前端中的各种元件彼此连接、连接到地以及连接到电源的布线。在图1中示例出并且在上文中描述了示例性集成电路。
在步骤520，方法500在所述至少一个集成电路上或中形成至少一个光伏电池。例如，可以使用任何数量的已知技术形成光伏电池。例如，可用于光伏电池的示例性材料可以使用电子束感应沉积、聚焦离子束感应沉积、溅射、蒸镀和类似技术来沉积，并且可以使用光刻工艺、激光退火、反应离子蚀刻、化学机械平面化和其它MOS处理技术进一步形成。在一些实施例中，在所述集成电路的后端或前端，在各种层处并且在各种位置处随机地或以其它方式包括多个光伏电池。因此，包含在集成电路中的不同光伏电池可以随着集成电路中的每个层被制造而在不同时间形成。就这一点而言，应当注意，方法500的步骤中的任何一个或多个可以重复或者以不同于图5中明确描述的顺序执行。在一些实施例中，在步骤520形成具有不同尺寸、几何形状、构造或材料/成分的多个光伏电池，导致响应于各种篡改技术而彼此不同的响应（例如，当暴露于相同的波长辐射时不同的量子效率）。
在各种实施例中，篡改响应装置包括反应材料以及反熔丝或武装开关，以防止所述至少一个光伏电池与反应材料之间的电流。因此，在一些实施例中，在步骤520之后，方法500简单地进行到步骤550。然而，在一些实施例中，可以在步骤520之后执行方法500中的步骤530-540中的任一个或二者。
在步骤530，方法500在集成电路中沉积反应材料或形成反应材料。在上文中结合图1和3描述了示例性反应材料。如同在步骤520形成的光伏电池一样，反应材料可以使用电子束感应沉积、聚焦离子束感应沉积、溅射、蒸镀和类似技术来沉积和形成，并且可以使用光刻工艺、激光退火、反应离子蚀刻、化学机械平面化和其它MOS处理技术进一步形成。此外，反应材料可以在单个位置或者多个分布的位置处形成，并且可以根据集成电路的特定构造采取各种形状、图形和几何形状。例如，可以在所述集成电路的后端或前端，在各种层中和在各种位置处随机地或以其它方式布置反应材料。在一个实施例中，方法500将反应材料耦合到所述至少一个光伏电池。例如，反应材料和所述至少一个光伏电池可以通过一个或多个过孔和/或迹线等电耦合。
在步骤540，方法500包括在至少一个光伏电池与反应材料和/或一个或多个存储单元（在一些实施例中，其还待形成）之间的至少一个反熔丝或武装开关。例如，随着集成电路并且尤其是后端的形成，可以在将诸如门、晶体管等的器件彼此连接的过孔和迹线中形成铜或其它导电布线。在一些实施例中，示例性篡改响应装置包括在步骤520形成的至少一个光伏电池和在步骤530沉积的反应材料。（一个或多个）光伏电池可以通过该后端布线连接到反应材料。然而，随着另外的层被添加到集成电路并且随着集成电路的制造工艺继续，所述（一个或多个）光伏电池将继续暴露于包括可见光的辐射、激光照射（例如，由于其它部件的激光退火）和其它形式的辐射。因此，光伏电池有可能在通过后端布线直接连接的情况下触发反应材料中的反应，或者直接影响非易失性存储器中的一个或多个存储单元。因此，在步骤540，可以在所述（一个或多个）光伏电池与反应材料和/或一个或多个存储单元之间包括反熔丝或武装开关。武装开关可以放置在光伏电池中的一个或多个与反应材料和/或存储单元之间的后端布线连接的路径中，以便在制造集成电路的另外的步骤期间防止电流流动。在上文中结合图1和4描述了示例性反熔丝、武装开关和适当的部件。可以使用与上述结合步骤530或530描述的相同的技术中的任何技术或者其它类似的MOS制造技术来制造反熔丝或武装开关。
在步骤550，方法500在集成电路中制造至少一个存储单元。可以使用与上述结合步骤520-540描述的相同的技术中的任何技术或者其它类似的MOS制造技术来制造所述至少一个存储单元。所述至少一个存储单元可以包括形成非易失性存储器的一个或多个门/晶体管，所述非易失性存储器例如是由金属氧化物半导体（MOS）晶体管、高k/金属栅极等形成的静态随机存取存储器、或者只读存储器（ROM）、相变存储器（PCM）等。
在步骤560，方法500将所述至少一个存储单元连接到所述（一个或多个）光伏电池和/或反应材料。例如，可以通过集成电路的后端中的过孔和迹线中的布线在这些部件之间建立（一个或多个）电耦合。注意，由于整个集成电路的制造通常涉及逐层工艺，仅布线连接的特定部分以及待连接的部件可以与每一层相结合地沉积或形成。随着随后的层被添加到集成电路，布线连接的另外的部分、过孔、迹线、栅极、电介质绝缘体和其它部件可以另外地产生。因此，应当理解，方法500的步骤中的任何一个或多个可被重复（例如，随着集成电路的每一层被制造，用于沉积/形成反熔丝、存储单元、反应材料或光伏电池的另外的部分）或以不同于在图5中明确示出的顺序执行。
所述（一个或多个）光伏电池或所述（一个或多个）光伏电池与反应材料的结合，包括用于集成电路的篡改响应装置。在所述（一个或多个）光伏电池处从篡改/探查技术接收的辐射从所述（一个或多个）光伏电池产生光电流到达反应材料或者直接到达所述至少一个存储单元。来自反应材料中的放热反应的热或直流光电流擦除或改变所述至少一个存储单元的状态，防止先前存储在所述至少一个存储单元中的任何数据的提取。
在步骤560之后，方法500进一步进行到步骤570。特别地，如果方法500在步骤540包括反熔丝，则然后必须在篡改响应装置（即，所述（一个或多个）光伏电池，或者所述（一个或多个）光伏电池加上反应材料）有功能之前对反熔丝进行去激活。在一个实施例中，反熔丝被直接连接到专用外部连接（例如，C4焊料凸起），该专用外部连接向反熔丝提供引导一次性去激活信号的途径。例如，在一个实施例中，来自反熔丝中的小的反应材料的热影响掺杂的非晶硅的区域的结晶，导致从高电阻到低电阻的相变。通过去激活信号引起发热反应。作为备选或者作为补充，反熔丝中的反应材料的反应可以引起硅化物形成和/或引起来自武装开关中的反应材料的金属与硅衬底的混合，这也导致电阻的变化。在任何情况下，一旦反熔丝被置于低电阻状态，则通过集成电路中的过孔和迹线中的布线以及通过在步骤540被置于在步骤520形成的（一个或多个）光伏电池与在步骤530沉积的反应材料之间的路径中的（去激活的）反熔丝，在步骤520形成的（一个或多个）光伏电池与在步骤530沉积的反应材料之间存在电流流动路径。
在步骤595，方法500结束。因此，方法500的步骤产生包括篡改响应装置的安全集成电路。
图6示例出用于制造用于根据本公开的集成电路的反熔丝（例如武装开关）的方法600的流程图。特别地，可以根据上述实施例中的任何一个或多个执行方法600的示例性步骤。
方法600开始于步骤602，并且进行到步骤610，在步骤610该方法在集成电路中形成硅区域。例如，可以在集成电路中形成硅区域，例如以上结合图4描述的衬底420。例如，硅区域可以包括非晶硅衬底或晶体/多晶硅。在一个实施例中，硅区域以高电阻状态形成/沉积。此外，在一个实施例中，硅区域包括诸如以上结合图4描述的一种或多种掺杂剂或其它杂质。
在步骤610之后，方法600可以进行到步骤620，在步骤620该方法在硅区域之上形成层。例如，电介质层基本上可以形成为如图4所示的层440，或者取决于硅区域的位置、取向或其它特性而采取不同的布置。
在步骤630，方法600在集成电路中沉积反应材料。例如，反应材料区域可以以与上述结合方法500的步骤530描述的基本上相同的方式形成。然而，在这种情况下，第一反应材料区域并不意图毁坏或改变存储单元，而是意图包含在反熔丝中以递送足够的热量以将硅区域从高电阻状态改变为低电阻状态。此外，在步骤630，第一反应材料区域可以被沉积为使其耦合到所述硅区域。例如，反应材料可以被热耦合到所述硅区域，例如所述反应材料和硅区域在芯片上彼此足够靠近的情况下，使得来自反应材料的放热反应的热将引起所述硅区域的状态的期望变化（例如从高电阻状态变化到低电阻状态）。因此反应材料和硅区域可以接触，或者可以经由一个或多个另外的层或其它居间区域而耦合。例如，在一个实施例中，电介质层位于反应材料与所述硅区域之间。然而，反应材料和硅区域仍热耦合。例如，该电介质层足够薄以便在第一反应材料区域的反应过程中被消耗掉，但是在触发反应之前提供第一反应材料区域与电介质区域的充分电绝缘。
在一个实施例中，在步骤630之后，方法600可以进行到步骤635，在步骤635，该方法在集成电路中沉积至少一种金属。例如，在一个实施例中，分隔的（separate）金属层可以被沉积为邻近所述硅区域。在一个实施例中，所述至少一种金属包括镍、铝、钛、铜、铂、钴或钨。注意，当被来自反应材料的热加热时，所述至少一种金属可以与所述硅区域反应或相互作用，以形成硅化物或者以其它方式与硅区域混合而使得所述硅区域转变成低电阻状态。还应当注意，在一个实施例中，所述至少一种金属包括在步骤630沉积的反应材料的一部分。例如，所述至少一种金属可以包括在薄金属膜或其它金属间化合反应材料中使用的金属之一。因此，在一些实施例中，步骤635可以被认为是步骤630的子步骤。
在步骤630和/或步骤635之后，方法600可以进行到步骤640，在步骤640该方法包括用于将去激活信号传递到反熔丝的至少一个电接触。例如，可以根据集成电路制造工艺形成诸如电接触470的电接触。
在步骤640之后，方法600可以进行到步骤650，在步骤650该方法去激活反熔丝或武装开关。例如，来自专用连接的外部电流可以递送足够的能量以触发反应材料中的放热反应。在一个实施例中，经由在步骤640形成的所述至少一个电接触递送所述外部电流。应当注意，步骤650可以包括与以上结合方法500的步骤570描述的基本上相同的工艺。此外，放热反应可以在上述过程（例如金属间化合反应，放热的还原-氧化反应等）中的任何过程之后并且可以通过上述过程（例如从非晶硅到晶体硅的变化和/或金属感应结晶过程、硅化物形成等）中的任何过程引起所述硅区域从高电阻状态变成低电阻状态。
在步骤695，该方法结束。因此，方法600的步骤/操作/功能产生包括反熔丝的安全集成电路。
尽管已经结合特定示例性材料描述了方法500和600，但是在其它、另外的和不同的实施例中，在步骤510-550和步骤610-680，方法500和600可以分别使用适合用作衬底、光伏电池、反应材料、反熔丝/武装开关、存储单元（包括门、晶体管和子部件）及其它部件（例如布线、后端绝缘电介质等）的备选材料。此外，应当注意，在各种实施例中，并不严格必须执行分别在方法500和600中描述每一个步骤。换言之，方法500和600各自的步骤中的任何一个或多个步骤可以被认为是可选步骤。类似地，尽管以如图5和6所示的特定顺序列出了方法500和600各自的步骤，但是应当注意，本公开的替代实施例可以以不同的顺序实施这项步骤，或者可以按需要重复这些步骤（例如，当形成集成电路的不同层时）。
尽管已经在上文中描述了各种实施例，但是应当理解仅通过示例性方式而非限制性地给出这些实施例。因此，优选实施例的宽度和范围不应当受到任何上述示例性实施例限制，而是应当仅根据下面的权利要求及其等效物限定。此外，尽管已经在此处详细示出和描述了包含本公开的教导的各种实施例，但是本领域技术人员能够容易地想出很多仍然包含这些教导的其它变化的实施例。

Claims (21)

1.一种具有篡改检测和响应装置的集成电路，包括：
至少一种反应材料；
耦合到所述至少一种反应材料的至少一个存储单元，其中所述至少一种反应材料中的放热反应引起所述至少一个存储单元的存储状态的改变；以及
武装开关，所述武装开关防止在该武装开关被去激活之前电流流到所述至少一种反应材料。
2.权利要求1所述的集成电路，其中所述改变包括所述至少一个存储单元的毁坏。
3.权利要求1所述的集成电路，其中所述至少一个存储单元包括相变存储器或基于金属氧化物半导体的存储器。
4.权利要求1所述的集成电路，其中电流触发所述集成电路中的所述至少一种反应材料中的所述放热反应。
5.权利要求1所述的集成电路，其中所述至少一种反应材料中的所述放热反应所产生的热引起所述至少一个存储单元的存储状态的改变。
6.权利要求1所述的集成电路，其中所述至少一种反应材料包括金属薄膜。
7.权利要求1所述的集成电路，其中所述至少一种反应材料包括镍、铝、钛、铜、铜氧化物、铪氧化物、钴硅、钛硼或钯中的至少一种。
8.权利要求1所述的集成电路，其中所述至少一种反应材料分布在所述集成电路内的两个或更多个位置中。
9.权利要求1所述的集成电路，还包括至少一个光伏电池。
10.权利要求9所述的集成电路，其中当所述至少一个光伏电池暴露于辐射时，所述至少一个光伏电池产生电流，该电流触发所述至少一种反应材料中的所述放热反应。
11.权利要求1所述的集成电路，其中所述至少一种反应材料中的至少一者位于所述集成电路的互连结构中。
12.权利要求1所述的集成电路，其中暴露于辐射引起所述至少一种反应材料中的所述放热反应。
13.权利要求1所述的集成电路，其中所述反应材料的尺寸使得所述反应材料中的所述放热反应引起所述至少一个存储单元的存储状态的改变。
14.一种用于制造具有篡改检测和响应装置的集成电路的方法，该方法包括：
在所述集成电路中形成至少一种反应材料；
在所述集成电路中制造至少一个存储单元；
将所述至少一种反应材料耦合到所述至少一个存储单元，其中所述至少一种反应材料中的放热反应引起所述至少一个存储单元的存储状态的改变；
在所述集成电路中包括至少一个光伏电池，并且在所述至少一个光伏电池与所述反应材料之间包括武装开关，用于防止所述至少一个光伏电池与所述反应材料之间的电流流动；以及
去激活所述武装开关。
15.权利要求14所述的方法，其中所述改变包括所述至少一个存储单元的毁坏。
16.权利要求14所述的方法，其中所述至少一个存储单元包括相变存储器。
17.权利要求14所述的方法，其中当所述至少一个光伏电池暴露于辐射时，所述至少一个光伏电池产生电流，该电流触发所述反应材料中的放热反应。
18.权利要求14所述的方法，其中形成所述至少一种反应材料包括在所述集成电路内的两个或更多个位置中形成所述至少一种反应材料的多个区域。
19.一种具有篡改检测和响应装置的集成电路，包括：
衬底；
所述衬底上的至少一个门；
位于所述至少一个门的第一阱和第二阱之间的反应材料，其中所述反应材料中的反应引起所述门中的短路；以及
武装开关，所述武装开关防止在该武装开关被去激活之前电流流到所述反应材料。
20.权利要求19所述的集成电路，其中所述门包括金属氧化物半导体门。
21.一种制造具有篡改检测和响应装置的集成电路的方法，包括：
在所述集成电路的衬底上形成至少一个门；
在所述门的第一阱和第二阱之间沉积反应材料，
其中所述反应材料中的反应引起所述门中的短路；并且
所述集成电路还包括武装开关，所述武装开关防止在该武装开关被去激活之前电流流到所述反应材料。
CN201310484752.5A 2012-10-17 2013-10-16 集成电路及其制造方法 Expired - Fee Related CN103779376B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/653,996 US8816717B2 (en) 2012-10-17 2012-10-17 Reactive material for integrated circuit tamper detection and response
US13/653,996 2012-10-17

Publications (2)

Publication Number Publication Date
CN103779376A CN103779376A (zh) 2014-05-07
CN103779376B true CN103779376B (zh) 2016-08-24

Family

ID=50474823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310484752.5A Expired - Fee Related CN103779376B (zh) 2012-10-17 2013-10-16 集成电路及其制造方法

Country Status (2)

Country Link
US (1) US8816717B2 (zh)
CN (1) CN103779376B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087851B2 (en) * 2013-05-22 2015-07-21 International Business Machines Corporation Silicon-based electronics with disabling feature
US9154138B2 (en) 2013-10-11 2015-10-06 Palo Alto Research Center Incorporated Stressed substrates for transient electronic systems
US9965652B2 (en) * 2014-08-06 2018-05-08 Maxim Integrated Products, Inc. Detecting and thwarting backside attacks on secured systems
US9431354B2 (en) 2014-11-06 2016-08-30 International Business Machines Corporation Activating reactions in integrated circuits through electrical discharge
FR3031836B1 (fr) * 2015-01-15 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce electronique munie d'un dispositif de protection a materiau a changement de phase, un procede de detection d'une attaque de la puce et un procede de fabrication de ladite puce.
US9946676B2 (en) * 2015-03-26 2018-04-17 Intel Corporation Multichip package link
US9488452B1 (en) 2015-04-22 2016-11-08 Battelle Energy Alliance, Llc Apparatus for rendering at least a portion of a device inoperable and related methods
US9780044B2 (en) 2015-04-23 2017-10-03 Palo Alto Research Center Incorporated Transient electronic device with ion-exchanged glass treated interposer
US9496230B1 (en) * 2015-04-30 2016-11-15 International Business Machines Corporation Light sensitive switch for semiconductor package tamper detection
US9891183B2 (en) 2015-07-07 2018-02-13 Nxp B.V. Breach sensor
US10535713B2 (en) * 2015-09-30 2020-01-14 International Business Machines Corporation Integrated reactive material erasure element with phase change memory
US9553056B1 (en) 2015-10-27 2017-01-24 International Business Machines Corporation Semiconductor chip having tampering feature
US9941004B2 (en) 2015-12-30 2018-04-10 International Business Machines Corporation Integrated arming switch and arming switch activation layer for secure memory
US9997475B2 (en) * 2016-01-13 2018-06-12 International Business Machines Corporation Monolithic integration of III-V cells for powering memory erasure devices
US9970102B2 (en) 2016-02-08 2018-05-15 International Business Machines Corporation Energy release using tunable reactive materials
US10012250B2 (en) 2016-04-06 2018-07-03 Palo Alto Research Center Incorporated Stress-engineered frangible structures
DE102016109960A1 (de) * 2016-05-31 2017-11-30 Infineon Technologies Ag Halbleitergehäuse, Chipkarte und Verfahren zum Herstellen eines Halbleitergehäuses
US9859227B1 (en) 2016-06-30 2018-01-02 International Business Machines Corporation Damaging integrated circuit components
US10224297B2 (en) 2016-07-26 2019-03-05 Palo Alto Research Center Incorporated Sensor and heater for stimulus-initiated fracture of a substrate
US10026579B2 (en) 2016-07-26 2018-07-17 Palo Alto Research Center Incorporated Self-limiting electrical triggering for initiating fracture of frangible glass
US10290594B2 (en) 2016-07-28 2019-05-14 International Business Machines Corporation Fragmenting computer chips
US10903173B2 (en) 2016-10-20 2021-01-26 Palo Alto Research Center Incorporated Pre-conditioned substrate
US9859226B1 (en) 2016-12-13 2018-01-02 International Business Machines Corporation Core-shell particles for anti-tampering applications
US10026651B1 (en) 2017-06-21 2018-07-17 Palo Alto Research Center Incorporated Singulation of ion-exchanged substrates
US10626048B2 (en) 2017-12-18 2020-04-21 Palo Alto Research Center Incorporated Dissolvable sealant for masking glass in high temperature ion exchange baths
US10717669B2 (en) 2018-05-16 2020-07-21 Palo Alto Research Center Incorporated Apparatus and method for creating crack initiation sites in a self-fracturing frangible member
US10740084B2 (en) * 2018-08-16 2020-08-11 Intel Corporation Soc-assisted resilient boot
US11107645B2 (en) 2018-11-29 2021-08-31 Palo Alto Research Center Incorporated Functionality change based on stress-engineered components
US10947150B2 (en) 2018-12-03 2021-03-16 Palo Alto Research Center Incorporated Decoy security based on stress-engineered substrates
US10969205B2 (en) 2019-05-03 2021-04-06 Palo Alto Research Center Incorporated Electrically-activated pressure vessels for fracturing frangible structures
US11904986B2 (en) 2020-12-21 2024-02-20 Xerox Corporation Mechanical triggers and triggering methods for self-destructing frangible structures and sealed vessels
US11437102B1 (en) 2021-03-05 2022-09-06 International Business Machines Corporation Memory erasure using proximity heaters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159629A (en) * 1989-09-12 1992-10-27 International Business Machines Corp. Data protection by detection of intrusion into electronic assemblies
CN1855474A (zh) * 2005-04-14 2006-11-01 国际商业机器公司 用于针对加密应用实现安全多芯片模块的方法和结构

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3666967A (en) 1971-05-12 1972-05-30 Us Navy Self-destruct aluminum-tungstic oxide films
US3882323A (en) 1973-12-17 1975-05-06 Us Navy Method and apparatus for protecting sensitive information contained in thin-film microelectonic circuitry
US5042386A (en) 1974-09-27 1991-08-27 The United States Of America As Represented By The Secretary Of The Navy Destructive device for metal oxide-semiconductors
JPH08502857A (ja) 1992-08-21 1996-03-26 ジリンクス，インコーポレーテッド アンチヒューズ構造およびその形成方法
US5783467A (en) 1995-12-29 1998-07-21 Vlsi Technology, Inc. Method of making antifuse structures using implantation of both neutral and dopant species
US5698812A (en) 1996-02-23 1997-12-16 The United States Of America As Represented By The Secretary Of The Army Thermite destructive device
US5726484A (en) 1996-03-06 1998-03-10 Xilinx, Inc. Multilayer amorphous silicon antifuse
US5723358A (en) 1996-04-29 1998-03-03 Vlsi Technology, Inc. Method of manufacturing amorphous silicon antifuse structures
US5776235A (en) * 1996-10-04 1998-07-07 Dow Corning Corporation Thick opaque ceramic coatings
US6087677A (en) 1997-11-10 2000-07-11 Integrated Silicon Solutions Inc. High density self-aligned antifuse
KR100476876B1 (ko) 2002-11-08 2005-03-17 박정웅 비밀번호 입력키가 구비된 카드
US6853093B2 (en) * 2002-12-20 2005-02-08 Lipman Electronic Engineering Ltd. Anti-tampering enclosure for electronic circuitry
US7506812B2 (en) * 2004-09-07 2009-03-24 Semtek Innovative Solutions Corporation Transparently securing data for transmission on financial networks
US7323761B2 (en) 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element
US7502256B2 (en) 2004-11-30 2009-03-10 Siliconsystems, Inc. Systems and methods for reducing unauthorized data recovery from solid-state storage devices
US7880248B1 (en) * 2005-10-17 2011-02-01 Teledyne Technologies Incorporated Destructor integrated circuit chip, interposer electronic device and methods
TWI284899B (en) * 2005-12-29 2007-08-01 Ind Tech Res Inst Semiconductor memory device, phase change memory device and method of manufacturing the same
US8355982B2 (en) * 2007-08-16 2013-01-15 Verifone, Inc. Metrics systems and methods for token transactions
US20110226148A1 (en) 2008-05-16 2011-09-22 Sawka Wayne N Physical destruction of electrical device and methods for triggering same
US8089285B2 (en) 2009-03-03 2012-01-03 International Business Machines Corporation Implementing tamper resistant integrated circuit chips
US7982488B2 (en) 2009-05-29 2011-07-19 Infineon Technologies Ag Phase-change memory security device
US20110078933A1 (en) 2009-10-02 2011-04-07 Lukawitz Jason J Electronic license plate and information processing system
TW201316538A (zh) 2011-10-06 2013-04-16 Univ Nat Taiwan 太陽能電池的製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159629A (en) * 1989-09-12 1992-10-27 International Business Machines Corp. Data protection by detection of intrusion into electronic assemblies
CN1855474A (zh) * 2005-04-14 2006-11-01 国际商业机器公司 用于针对加密应用实现安全多芯片模块的方法和结构

Also Published As

Publication number Publication date
US8816717B2 (en) 2014-08-26
US20140103957A1 (en) 2014-04-17
CN103779376A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
CN103779376B (zh) 集成电路及其制造方法
CN103778955B (zh) 集成电路及其制造方法
US8860176B2 (en) Multi-doped silicon antifuse device for integrated circuit
US10535713B2 (en) Integrated reactive material erasure element with phase change memory
Rührmair et al. Applications of high-capacity crossbar memories in cryptography
TW586186B (en) Self-aligned, programmable phase change memory
US20200381372A1 (en) Physical unclonable functions with copper-silicon oxide programmable metallization cells
CN100442500C (zh) 鳍片型反熔丝及其制造方法
US9007804B2 (en) Circuit and system of protective mechanisms for programmable resistive memories
US6541316B2 (en) Process for direct integration of a thin-film silicon p-n junction diode with a magnetic tunnel junction
US8541768B2 (en) Semiconductor device having stacked structural bodies and method for manufacturing the same
TW200410404A (en) Memory and access device and method therefor
JP2007067408A (ja) 非揮発性有機抵抗メモリ素子及びその製造方法
Lee et al. Highly productive PCRAM technology platform and full chip operation: Based on 4F 2 (84nm pitch) cell scheme for 1 Gb and beyond
TW200945595A (en) Selectively conducting devices, diode constructions, constructions and diode forming methods
US9941004B2 (en) Integrated arming switch and arming switch activation layer for secure memory
US10043765B2 (en) Damaging integrated circuit components
US10957659B2 (en) Monolithic integration of III-V cells for powering memory erasure devices
KR20090015783A (ko) 상변화 기억 소자 및 그의 제조방법
US11081172B1 (en) On-chip security key with phase change memory
EP3327724B1 (en) Circuit and system of using junction diode as program selector for one-time programmable devices
KR20130079773A (ko) 상변화 메모리 저항 소자 및 그 제조방법
JP2010114220A (ja) 半導体装置およびその製造方法
US8729522B2 (en) Memory constructions comprising thin films of phase change material
KR101069282B1 (ko) 상변환 기억 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171030

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171030

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20191016

CF01 Termination of patent right due to non-payment of annual fee