CN103779320B - 用于无芯变压器的系统和方法 - Google Patents

用于无芯变压器的系统和方法 Download PDF

Info

Publication number
CN103779320B
CN103779320B CN201310756881.5A CN201310756881A CN103779320B CN 103779320 B CN103779320 B CN 103779320B CN 201310756881 A CN201310756881 A CN 201310756881A CN 103779320 B CN103779320 B CN 103779320B
Authority
CN
China
Prior art keywords
coil
conductive layer
layer
outer circumferential
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310756881.5A
Other languages
English (en)
Other versions
CN103779320A (zh
Inventor
G·贝尔
C·布伦纳
U·埃尔罗德
T·基尔格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103779320A publication Critical patent/CN103779320A/zh
Application granted granted Critical
Publication of CN103779320B publication Critical patent/CN103779320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49071—Electromagnet, transformer or inductor by winding or coiling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

用于无芯变压器的系统和方法。根据实施例，一种变压器包括第一线圈，设置在第一介电层的第一侧的第一导电层中；以及第二线圈，设置在第一介电层的第二侧的第二导电层中。每个线圈具有设置在其各自线圈内部的第一端，以及设置在其各自线圈的外部周界处的第二端。设置在第二导电层中的第一交叉直接连接到第一线圈的第一端并延伸通过第一线圈的外部周界。另外，设置在第一导电层中的第二交叉直接连接到第二线圈的第一端并延伸通过第二线圈的外部周界。

Description

用于无芯变压器的系统和方法
技术领域
本发明总体上涉及半导体电路和方法，更具体地涉及用于无芯变压器的系统和方法。
背景技术
在许多电子系统中，电流隔离用于将系统的不同部分彼此隔离。例如，隔离可用在耦接到数据通信线的设备中，例如在有线的局域网中发现的那些隔离，以便防止由于定位遥远的收发器之间的电势差而产生的共模电流。电流隔离还可用在用于治疗或监控病人的医疗设备中以便安全分离低电流电路和高压电源以防止电击。另外，开关模式电源经常使用电流隔离以分离控制电路和高功率输出。而且，由于安全原因，从一个电子系统或子系统到另一电子系统或子系统的连接经常使用电流隔离来分离系统。
通常，在两个电路之间无直接电接触的情况下，分立变压器和光耦合器用于从一个电路向另一电路传输信号。然而，分立变压器和光耦合器可能相对大、沉重且昂贵。在光耦合器的情况下，可能存在关于光学部件老化的问题。
在无直接电接触的情况下从一个电路向另一电路传输信号的另一方式是使用无芯变压器。当分立变压器包括引导磁通量的芯时，无芯变压器的线圈可彼此邻近地设置以获得充足的磁耦合。在多种情况下，变压器的线圈可由薄电介质分离。然而，当线圈彼此邻近地设置时，在高电压出现时可能存在介电材料击穿的风险，例如在静电放电事件过程中遇到的那些。还可能存在与使线圈彼此邻近地设置相关联的安全风险。
发明内容
根据实施例，一种变压器包括第一线圈，设置在第一介电层的第一侧的第一导电层中；以及第二线圈，设置在第一介电层的第二侧的第二导电层中。每个线圈具有设置在其各自线圈内部的第一端，以及设置在其各自线圈的外部周界处的第二端。设置在第二导电层中的第一交叉直接连接到第一线圈的第一端并延伸经过第一线圈的外部周界。另外，设置在第一导电层中的第二交叉直接连接到第二线圈的第一端并延伸经过第二线圈的外部周界。
本发明的一个或多个实施例的细节在附图和下面的描述中被阐述。本发明的其他特征、目的和优势将由所述描述和附图以及由权利要求而变得明显。
附图说明
为了更彻底地理解本发明及其优势，现在对结合附图进行的以下描述进行参考，在所述附图中：
图1示出根据现有技术的变压器；
图2示出实施例变压器；
图3示出实施例变压器的截面图；
图4示出根据另一实施例的变压器；
图5a-d示出实施例晶片级封装；
图6a-b示出实施例隔离收发器；以及
图7示出形成实施例变压器的方法的流程图。
除非另外指示，不同图中的相应的数字和符号通常指代相应的部分。绘制各图来清楚示出优选实施例的相关方面并且各图没有必要按比例绘制。为了更清楚地示出特定实施例，表示相同结构、材料或工艺步骤的变型的字母可跟随在图号之后。
具体实施方式
下面详细讨论目前优选实施例的形成和使用。然而，应当认识到，本发明提供了许多能够在多种特定背景下具体实施的可应用的发明构思。所讨论的特定实施例仅仅说明形成和使用本发明的特定方式，并且不限制本发明的范围。
将相对于特定背景下、即无芯变压器的实施例来描述本发明。本发明的实施例不局限于无芯变压器，并且还可应用于使用电感元件的其他类型电路中。
无芯变压器可用在需要电流隔离来隔离变压器的一侧与另一侧的应用中。构造无芯变压器的一种方式是将平面线圈放置得彼此邻近。例如这可以在集成电路上或衬底上来完成，其中绝缘介电层散布在多个导电层之间。然而，在多种应用中，需要高电压隔离，在该情况下设计变压器使得变压器的初级和次级线圈之间的介电隔离在高电压条件下不击穿。在一些青况下，其中容纳有变压器的系统可以不被设置为不断地在高电压条件下工作；然而，在例如静电放电的情况下，无芯变压器可被规定为耐高压，例如高至4.5kV。
无芯变压器被设置为耐高压的一种方式是通过使用多个金属层，以及通过使用介电层，其能够承受高压条件。然而多金属层的使用在高容量、低成本的应用中可能是昂贵的。
图1示出了传统无芯变压器100，其具有在第二金属层上的第二绕组102上设置的第一金属层上的第一绕组104。第三金属层上的线106与外部绕组端子114并排地将第二绕组102的内部绕组端子108连接到第二绕组102的周界外部。类似地，第三金属层上的线110与外部绕组端子116并排地将第一绕组104的内部绕组端子112连接到第一绕组104的周界外部。应该理解无芯变压器100需要至少三个金属层以及至少两个介电层：两个金属层用于第一和第二绕组102和104且至少一个金属层用于连接金属段106和110。
在实施例中，使用仅两个金属层和在两个金属层的每个之间的至少一个介电层来实施无芯变压器。通过几何地间隔交叉部分使得在可经受高电势差的相同金属层上的两个结构之间保持最小距离，在没有电介质击穿或器件损坏的情况下可保持高电压隔离。
图2示出根据本发明的实施例的无芯变压器200。无芯变压器200具有第二金属层上的第二绕组202上方设置的第一金属层上的第一绕组204。第二绕组202的内部端子206经由第一金属层上的金属段207被带到第二绕组202的外部周界。类似地，第一绕组204的内部端子212经由第二金属层上的金属段209被带到第一绕组204的外部周界。在实施例中，第二绕组202的内部端子206位于第一绕组204的外部周界以外；第一绕组204的内部端子212位于第二绕组202的外部周界以外。由此，在实施例中，仅两个金属层就可用于实现无芯变压器200，并且不需要额外的金属层。
在图2的实施例中，定形第一绕组204的部分220使得第二绕组202的内部端子206设置在第一一绕组204的周界以外；并且定形第二绕组202的部分222使得第一绕组204的内部端子212设置在第二绕组202的周界以外。应该注意在本发明的替换实施例中，其它几何形状可用于将一个绕组的内部绕组端子放置在另一绕组的周界以外。
在实施例中，通过确保绕组的各部分保持远离相同金属层上的连接段最小距离来防止横向电介质击穿。例如，第一金属层上的连接段207与第一绕组204至少保持距离208；第二金属层上的连接段209与绕组202至少保持距离210。在实施例中，距离208和210通过设置在各段之间的材料(例如介电层)的特性确定。
图3示出实施例无芯变压器的截面300。截面300示出第一金属层，其包括用于项层线圈的内部绕组312、外部绕组320和322、以及内部绕组连接304。第二金属层包括底层线圈的绕组306和307。第二层段302将内部绕组312与内部绕组连接304连接。截面300还示出顶层电介质315，第一介电层314和底层电介质316。
在实施例中，第一和第二线圈之间的电压击穿依赖于绕组306和307的顶表面和内部绕组312的底表面之间的介电层314的垂直介电强度。该距离的厚度用长度“d”表示。电压击穿还依赖于介电层314和316之间的界面的水平介电强度，该界面在绕组306和连接内部绕组312和内部绕组连接304的第二层段302之间跨越水平距离“b”。由于在介电层314和316之间的界面处的问题，每μ m的水平介电强度比垂直介电强度小。这些问题可包括污染和由于通过诸如温度循环和功率循环的机制引起的热机械负荷而导致的分层可能性。在一些实施例中，垂直介电强度和水平介电强度的比率是约2和5之间的因数。然而，在某些情况下该因数可在2到5的范围之外。例如，比率范围可在1和10之间和以上。在实施例中最小水平距离b由b=a*d的关系确定。介电层314的垂直介电强度的典型值可在约100V／μm和约500V／μm之间变动。聚酰亚胺的值在约200V／μm和约300V／μm的范围内。可替换地，还可以存在具有在该范围以外的垂直介电强度的电介质。
在实施例中，距离“d”可在约10μm到50μm之间，距离b可在约20μm和约500μm之间，并且对于使用芯片嵌入工艺(其中扇出区域环绕芯片)的实施例典型地在约100μm和约300μm之间。在这些实施例中，第一线圈和第二线圈可承受高达例如约2.4kV的电压。还可以根据实施例和其特殊规范使用这些范围之外的其它距离。实施例中使用的芯片嵌入技术包括但不局限于：其中使用再分配层在晶片上方直接产生封装连接的晶片级封装；例如eWLB的技术，其中再分配层中的扇出区域延伸超过管芯周界并可环绕管芯；和例如“衬底中芯片”的其它芯片嵌入技术，其中还产生环绕芯片的区域。在一些实施例中，该衬底区域可用于再分配层。
图4示出根据另一实施例的无芯变压器400。无芯变压器具有在第一金属层中实施的第一线圈404和在第二金属层中实施的第二线圈402。线圈402和404彼此偏移使得第二线圈的内部端子410与第一线圈404至少相距距离408，第一线圈404的内部端子412与第二线圈402至少相距距离406。距离406和408可基于使用的介电层的横向介电强度以及变压器400的高电压要求来被确定。根据使用的介电层，距离406和408可以相同或不同。在实施例中，线圈402和404每个具有两匝和八边形几何形状。可替换地，可使用其他几何形状和／或使用更多或更少匝。在一些实施例中，第一线圈404和第二线圈402可具有彼此不同的匝数以获得不同的耦合比率。
图5a-d示出可在其上实施实施例变压器的实施例晶片级封装。例如，图5a示出晶片级封装500，其具有设置在集成电路502下面的再分配层504。焊球506可耦接到再分配层506以实现如所示的晶片级球栅阵列(WLB)封装。可替换地，凸块结合或线结合可用于替代焊球506。在另一实施例中，任何类型的嵌入式封装可并入图5a-d所示的实施例构思。实施例无芯变压器可在再分配层504的各层中制造。在一些实施例中，再分配层504仅具有两个导电层和一个或多个绝缘层，使得仅使用如上所述的两个金属层来实现实施例变压器(未示出)。
图5b示出具有再分配层504的嵌入式芯片封装520，其延伸超过集成电路502的水平维度。密封剂材料508可设置在集成电路502和再分配层504上。如上所述，可在再分配层504内实现一个或多个实施例无芯变压器。在替换实施例中，实施例无芯变压器可在封装部分的衬底、混合组装的衬底、半导体电路(例如硅集成电路)中实现或使用其他结构来实现。在另一实施例中，再分配层504可包括多个变压器。
图5c示出在再分配层510上的密封剂材料508中设置的具有芯片502a和芯片502b的嵌入式芯片封装530。包括两金属层和在金属层之间的绝缘层的另外的层512设置在密封剂材料508的顶部上。在实施例中，再分配层510将芯片垫连接路由到焊球506且路由到直通密封剂通孔532，其耦接到设置在另外的层512中的实施例变压器。在实施例中，在另外的层512中的变压器可用于在芯片502a和芯片502b之间产生电流隔离连接。密封剂通孔可通过向再分配层510附着通孔条，然后在通孔条周围和芯片502a和502b周围形成密封剂508而形成。可替换地，密封剂508可首先形成，在其之后使用例如激光器钻出孔。然后用导电材料例如金属填充所述孔。
图5d示出在再分配层540上的密封剂材料508中设置的具有芯片502a和芯片502b的嵌入式芯片封装540。包括例如一个金属层和钝化层的顶层516设置在密封剂材料508的顶部上。在一些实施例中，该一个金属层沉积在密封剂508的顶部上，且钝化层沉积在其上。再分配层514包括变压器的第一绕组且项层516包括变压器的第二绕组，其是根据这里描述的实施例被构造的。与第二绕组的连接，包括实施例交叉连接，通过使用直通密封剂通孔532而实现。这里，密封剂508用作变压器的第一绕组和第二绕组之间的电介质。在一些实施例中，密封剂508可以是具有例如SiO2的填充材料的环氧材料。可替换地，还可使用其他填充材料。密封剂508的厚度可在约250μm和约1000μm之间变动。可替换地，可使用该范围之外的其他厚度。在一些实施例中，可使用专利US8093711中描述的系统和方法实现封装，其全文通过引用被并入本文。
图6a和6b示出实施例隔离收发器。图6a示出隔离收发器集成电路600，该隔离收发器集成电路600具有第一收发器602以及第二收发器604，第一收发器602包括发射器606和接收器608，第二收发器604包括接收器610和发射器612。在实施例中，第一收发器602的发射器606通过变压器614耦接到第二收发器604的接收器610。类似地，第二收发器604的发射器612经由变压器616耦接到第一收发器602的接收器608。第一收发器602参考供给节点VDD1和GND1且第二收发器604参考供给节点VDD2和GND2。在实施例中，供给节点VDD1和GND1可耦接到第一电源或第一电子系统或子系统，供给节点VDD2和GND2可耦接到与第一电源隔离的第二电源或第二电子系统或子系统。
根据上述实施例可使用无芯变压器实现变压器614和616。在实施例中，仅使用两个金属层和集成电路600的至少一个介电层实现变压器614和616。在实施例中，至少一个介电层可以是SiO2层。
图6b示出具有第一收发器电路622、第二收发器电路634和变压器电路636的隔离的收发器模块620。第一收发器622的发射器626经由变压器衬底638耦接到第二收发器634的接收器630。类似地，第二收发器634的发射器632经由变压器640耦接到第一收发器622的接收器628。在实施例中，可使用集成电路实现第一和第二收发器，变压器衬底可在其上设置有电路622和634的印刷电路板(PCB)或混合衬底上实现。
图7示出形成实施例变压器的方法的流程图700。第一，在步骤702中，提供衬底，其可以是半导体衬底、扇出晶片级封装、混合物、PCB或其它衬底。第一线圈和第二线圈的第一交叉形成在衬底上方的第一导电层中(步骤704)。第一导电层可由金属形成，例如现有技术中使用的铝或铜。可替换地，可使用其它导电材料。可通过半添加、减少处理、接触印刷(contactive printing)或任何其它处理来执行步骤704。然后，在步骤706中，介电材料，例如SiO2、聚合物材料或其它绝缘材料，形成在第一导电层上方，并且在相关位置上有开口。然后第二线圈和第一线圈的第二交叉形成在第二介电材料上方的第二导电层中(步骤708)。第一线圈的第二交叉耦接到第一线圈的内部端并延伸通过第一线圈的周界。同样，第二线圈的第一交叉耦接到第二线圈的内部端并延伸通过第二线圈的外部周界。在步骤710中可选的绝缘材料，例如氮化物钝化层、聚合物材料或其它绝缘层，可形成在第二导电层上方。
根据实施例，一种变压器包括第一介电层、设置在第一介电层的第一侧的第一导电层中的第一线圈，以及设置在第一介电层的与第一侧相对的第二侧的第二导电层中的第二线圈。第一线圈具有设置在第一线圈内部的第一端，和设置在第一线圈的外部周界处的第二端，第二线圈具有设置在第二线圈内部的第一端和设置在第二线圈的外部周界处的第二端。变压器还具有设置在第二导电层中的第一交叉，和设置在第一导电层中的第二交叉。第一交叉直接连接到第一线圈的第一端并延伸通过第一线圈的外部周界；第二交叉直接连接到第二线圈的第一端并延伸通过第二线圈的外部周界。
第二线圈的第一端可设置在第一线圈的外部周界以外；第二线圈的第一端可设置在第二线圈的外部周界以外。在一些实施例中，第一交叉和第二线圈的最近部分之间的第一横向距离不小于第一临界距离，第二交叉和第一线圈的最近部分之间的第二横向距离不小于第二临界距离。第一临界距离和第二临界距离可以是相同距离，或者它们也可以是不同距离。在一个实施例中，第一临界距离在第一介电层宽度的约2倍和约5倍之间。可替换地，也可使用该范围外的临界距离。
在一些实施例中，变压器配置为承受第一线圈和第二线圈之间至少2.5kV的电势差。在进一步的实施例中，变压器可配置为承受第一线圈和第二线圈之间的较高电压，例如4.5kV。在实施例中，可使用螺旋电感器实现第一线圈和第二线圈，和／或第一线圈和第二线圈可均包括至少两匝。在一些实施例中，第一导电层、第一介电层和第二导电层设置在集成电路上。
在实施例中，第一导电层、第一介电层和第二导电层包括晶片级封装中的各层。晶片级封装可仅包括两个导电层和至少一个非导电层，使得该仅两个导电层是第一导电层和第二导电层。在一些实施例中，晶片级封装包括至少一个设置在第二金属层上的集成电路。
在实施例中，晶片级封装包括再分配层，设置在再分配层上的至少一个集成电路，以及设置在至少一个集成电路上的灌封层，使得第一导电层设置在灌封层上方。晶片级封装还可包括将再分配层与第一导电层和第二导电层耦接的直通密封剂通孔。在另一一实施例中，晶片级封装包括设置在第一金属层上方的至少一个集成电路，其中第一介电层作为灌封层形成，其被设置在至少一个集成电路上方，第二导电层形成在灌封层上方。
根据另一实施例，一种晶片级封装包括第一介电层、设置在第一介电层的第一侧的第一导电层，以及设置在第一介电层的第二侧的第二导电层，使得第二侧与第一侧相对。晶片级封装还包括设置在第一导电层中的第一线圈，和设置在第二导电层中的第二线圈。第一线圈包括设置在第一线圈内部的第一端，以及设置在第一线圈外部周界处的第二端。同样，第二线圈包括设置在第二线圈内部的第一端，和设置在第二线圈的外部周界处的第二端。第一交叉设置在第二导电层中，第二交叉设置在第一导电层中。第一交叉直接连接到第一线圈的第一端并延伸通过第一线圈的外部周界，第二交叉直接连接到第二线圈的第一端并延伸通过第二线圈的外部周界。在实施例中，第一线圈和第二线圈形成变压器。变压器可以是被配置为承受第一线圈和第二线圈之间至少2.5kV的电势差的隔离变压器。
在实施例中，第二线圈的第一端设置在第一线圈的外部周界以外，且第二线圈的第一端设置在第二线圈的外部周界以外。在一些实施例中，第一交叉和第二线圈的最近部分之间的第一横向距离不小于第一临界距离，第二交叉和第一线圈的最近部分之间的第二横向距离不小于第二临界距离。第一临界距离可与第二临界距离相同或不同。
在实施例中，晶片级封装还包括耦接到第一线圈的集成电路。晶片级封装可包括具有仅两个导电层和至少一个非导电层的再分配层，其中该仅两个导电层包括第一导电层和第二导电层。在实施例中，至少一个集成电路设置在第二导电层上方，灌封材料设置在至少一个集成电路上方。第一线圈和第二线圈可设置在晶片级封装的扇出区域中。
在实施例中，晶片级封装还包括设置在第一导电层上的至少一集成电路，其中第一介电层包括设置在至少一个集成电路上方的灌封材料。晶片级封装还可包括在第一交叉和第二交叉处将第一导电层和第二导电层耦接的直通密封剂通孔。
在实施例中，晶片级封装还包括设置在再分配层上方的至少一个集成电路，设置在至少一个集成电路上方的灌封材料，使得第一导电层、第一介电层和第二导电层设置在灌封材料上方。
根据另一实施例，一种形成变压器的方法，在第二导电层中形成第二线圈，在第二导电层中形成第一交叉，在第二导电层上方形成第一介电层，在第一介电层上方设置的第一导电层中形成第一线圈，以及在第一导电层中形成第二交叉。第一线圈包括在第一线圈内部设置的第一端，以及设置在第一线圈的外部周界处的第二端；第二线圈包括设置在第二线圈内部的第一端，和设置在第二线圈的外部周界处的第二端。第一交叉耦接到第一线圈的第一端并延伸通过第一线圈的外部周界；第二交叉耦接到第二线圈的第一端并延伸通过第二线圈的外部周界。在实施例中，其中形成第二导电层包括形成包括仅两个导电层和至少一个非导电层的晶片级封装，其包括第一导电层和第二导电层，和第一介电层。
实施例系统和方法的优势包括使用仅两个金属层实现可耐高压的无芯变压器的能力，由此允许低成本和紧凑的隔离变压器。进一步的优势包括通过减少层数和减少制造各层所需的工艺数量来提高产量。
虽然本发明参考所示实施例被描述，但是该描述不旨在以限制性的意义来解释。在参考该描述时，所示的实施例的多种修改和组合以及本发明的其他实施例对本领域技术人员来说将是明显的。因此所附权利要求包括任何这样的修改或实施例。

Claims (37)

1.一种变压器，包括：
第一介电层，
第一线圈，设置在第一介电层的第一侧的第一导电层中，第一线圈包括设置在第一线圈内部的第一端，和设置在第一线圈的外部周界处的第二端；
第二线圈，设置在第一介电层的第二侧的第二导电层中，第二侧与第一侧相对，第二线圈包括设置在第二线圈内部的第一端，和设置在第二线圈的外部周界处的第二端；
第一交叉，设置在第二导电层中，第一交叉直接连接到第一线圈的第一端并延伸通过第一线圈的外部周界；以及
第二交叉，设置在第一导电层中，第二交叉直接连接到第二线圈的第一端并延伸通过第二线圈的外部周界，
其中第一线圈的第一端设置在第二线圈的外部周界以外，以及第二线圈的第一端设置在第一线圈的外部周界以外。
2.根据权利要求1所述的变压器，其中：
第一交叉和第二线圈的最近部分之间的第一横向距离不小于第一阈值距离；且
第二交叉和第一线圈的最近部分之间的第二横向距离不小于第二阈值距离。
3.根据权利要求2所述的变压器，其中第一阈值距离和第二阈值距离是相同距离。
4.根据权利要求2所述的变压器，其中第一阈值距离在第一介电层的宽度的2倍和5倍之间。
5.根据权利要求1所述的变压器，其中变压器配置为承受第一线圈和第二线圈之间至少2.5kV的电势差。
6.根据权利要求1所述的变压器，其中第一线圈和第二线圈均包括螺旋电感器。
7.根据权利要求1所述的变压器，其中第一线圈和第二线圈均包括至少两匝。
8.根据权利要求1所述的变压器，其中第一导电层、第一介电层和第二导电层设置在集成电路上。
9.根据权利要求1所述的变压器，其中第一导电层、第一介电层和第二导电层包括晶片级封装中的各层。
10.根据权利要求9所述的变压器，其中晶片级封装包括形成第一导电层和第二导电层的仅两个导电层以及形成第一介电层的至少一个非导电层。
11.根据权利要求9所述的变压器，其中晶片级封装包括设置在第二导电层上的至少一个集成电路。
12.根据权利要求9所述的变压器，其中晶片级封装包括：
再分配层；
设置在再分配层上的至少一个集成电路；以及
设置在至少一个集成电路上方的灌封层，其中第一导电层设置在灌封层上方。
13.根据权利要求12所述的变压器，其中晶片级封装还包括将再分配层与第一导电层和第二导电层耦接的直通密封剂通孔。
14.根据权利要求9所述的变压器，其中晶片级封装包括设置在第一导电层上方的至少一个集成电路，其中：
第一介电层被形成为灌封层，其被设置在所述至少一个集成电路上方；以及
第二导电层形成在灌封层上方。
15.一种晶片级封装，包括：
第一介电层；
设置在第一介电层的第一侧的第一导电层；
设置在第一介电层第二侧的第二导电层，第二侧与第一侧相对；
设置在第一导电层中的第一线圈，第一线圈包括设置在第一线圈内部的第一端，和设置在第一线圈的外部周界处的第二端；
设置在第二导电层中的第二线圈，第二线圈包括设置在第二线圈内部的第一端，和设置在第二线圈的外部周界处的第二端；
设置在第二导电层中的第一交叉，第一交叉直接连接到第一线圈的第一端并延伸通过第一线圈的外部周界；以及
设置在第一导电层中的第二交叉，第二交叉直接连接到第二线圈的第一端并延伸通过第二线圈的外部周界，
其中第一线圈的第一端设置在第二线圈的外部周界以外，以及第二线圈的第一端设置在第一线圈的外部周界以外。
16.根据权利要求15所述的晶片级封装，其中第一线圈和第二线圈形成变压器。
17.根据权利要求16所述的晶片级封装，其中变压器为隔离变压器，其被配置为承受第一线圈和第二线圈之间至少2.5kV的电势差。
18.根据权利要求15所述的晶片级封装，其中：
第一交叉和第二线圈的最近部分之间的第一横向距离不小于第一阈值距离；以及
第二交叉和第一线圈的最近部分之间的第二横向距离不小于第二阈值距离。
19.根据权利要求15所述的晶片级封装，还包括耦接到第一线圈的集成电路。
20.根据权利要求15所述的晶片级封装，其中晶片级封装包括具有仅两个导电层和至少一个非导电层的再分配层，其中该仅两个导电层包括第一导电层和第二导电层。
21.根据权利要求15所述的晶片级封装，还包括：
设置在第二导电层上方的至少一个集成电路；以及
设置在所述至少一个集成电路上方的灌封材料。
22.根据权利要求15所述的晶片级封装，其中第一线圈和第二线圈设置在晶片级封装的扇出区域中。
23.根据权利要求15所述的晶片级封装，还包括设置在第一导电层上方的至少一个集成电路，其中第一介电层包括设置在所述至少一个集成电路上方的灌封材料。
24.根据权利要求23所述的晶片级封装，还包括在第一交叉和第二交叉处将第一导电层和第二导电层耦接的直通密封剂通孔。
25.根据权利要求15所述的晶片级封装，还包括：
设置在再分配层上方的至少一个集成电路；以及
设置在所述至少一个集成电路上方的灌封材料，其中第一导电层、第一介电层和第二导电层设置在灌封材料上方。
26.一种形成变压器的方法，该方法包括：
在第二导电层中形成第二线圈；
在第二导电层中形成第一交叉；
在第二导电层上方形成第一介电层；
在第一介电层上方设置的第一导电层中形成第一线圈；以及
在第一导电层中形成第二交叉，其中：
第一线圈包括设置在第一线圈内部的第一端，和设置在第一线圈的外部周界处的第二端；
第二线圈包括设置在第二线圈内部的第一端，和设置在第二线圈的外部周界处的第二端；
第一交叉耦接到第一线圈的第一端并延伸通过第一线圈的外部周界；以及
第二交叉耦接到第二线圈的第一端并延伸通过第二线圈的外部周界，
其中第一线圈的第一端设置在第二线圈的外部周界以外，以及第二线圈的第一端设置在第一线圈的外部周界以外。
27.根据权利要求26所述的方法，其中形成第二导电层包括在半导体衬底上方形成第二导电层。
28.根据权利要求26所述的方法，还包括形成包括仅两个导电层和至少一个非导电层的晶片级封装，其包括第一导电层和第二导电层，以及第一介电层。
29.一种变压器，包括：
设置在第一平面中的第一导电层中的第一线圈，第一线圈包括设置在第一线圈内部的第一端；
设置在第二平面中的第二导电层中的第二线圈，第二平面平行于第一平面，第二线圈与第一线圈在垂直方向上相距第一距离，第二线圈包括设置在第二线圈内部的第一端；
设置在第二导电层中的第一交叉，第一交叉直接连接到第一线圈的第一端并延伸通过第一线圈的外部周界；以及
设置在第一导电层中的第二交叉，第二交叉直接连接到第二线圈的第一端并延伸通过第二线圈的外部周界，
其中第一线圈的第一端设置在第二线圈的外部周界以外，以及第二线圈的第一端设置在第一线圈的外部周界以外。
30.根据权利要求29所述的变压器，其中第一线圈的中心与第二线圈的中心横向偏移。
31.根据权利要求30所述的变压器，其中第一线圈的大部分表面区域在垂直方向上不与第二线圈的大部分表面区域直接相对地设置。
32.根据权利要求29所述的变压器，其中：
第一交叉和第二线圈的最近部分之间的第一横向距离不小于第一阈值距离；以及
第二交叉和第一线圈的最近部分之间的第二横向距离不小于第二阈值距离。
33.根据权利要求29所述的变压器，其中第一线圈和第二线圈均包括至少两匝。
34.根据权利要求29所述的变压器，进一步包括设置在第一线圈和第二线圈之间的第一介电层。
35.根据权利要求34所述的变压器，其中第一导电层、第一介电层和第二导电层包括在嵌入式封装中的各层。
36.根据权利要求34所述的变压器，其中第一介电层包括聚合物材料。
37.根据权利要求29所述的变压器，其中第一导电层和第二导电层设置在集成电路上。
CN201310756881.5A 2012-09-07 2013-09-07 用于无芯变压器的系统和方法 Active CN103779320B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/607,295 2012-09-07
US13/607295 2012-09-07
US13/607,295 US8552828B1 (en) 2012-09-07 2012-09-07 System and method for a coreless transformer

Publications (2)

Publication Number Publication Date
CN103779320A CN103779320A (zh) 2014-05-07
CN103779320B true CN103779320B (zh) 2016-09-14

Family

ID=49262483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310756881.5A Active CN103779320B (zh) 2012-09-07 2013-09-07 用于无芯变压器的系统和方法

Country Status (3)

Country Link
US (2) US8552828B1 (zh)
CN (1) CN103779320B (zh)
DE (1) DE102013109825A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508485B1 (en) * 2012-10-04 2016-11-29 Vlt, Inc. Isolator with integral transformer
CN105186885A (zh) * 2015-09-10 2015-12-23 中国科学院自动化研究所 一种基于pcb无芯变压器的多路输出隔离电源
TWI541842B (zh) 2015-10-23 2016-07-11 瑞昱半導體股份有限公司 螺旋狀堆疊式積體變壓器及電感
TWI619128B (zh) 2015-12-08 2018-03-21 瑞昱半導體股份有限公司 螺旋狀堆疊式積體電感及變壓器
DE102016105096B4 (de) * 2016-03-18 2021-05-27 Infineon Technologies Ag Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente
CN106876379B (zh) * 2016-07-07 2019-10-08 威盛电子股份有限公司 半导体装置
TWI634570B (zh) 2017-06-19 2018-09-01 瑞昱半導體股份有限公司 非對稱式螺旋狀電感
PL233867B1 (pl) * 2017-12-04 2019-12-31 Siec Badawcza Lukasiewicz – Instytut Tele I Radiotechniczny Bezrdzeniowy przetwornik prądu na napięcie
CN108565102B (zh) * 2018-03-28 2020-08-14 华为技术有限公司 线圈模组、无线充电发射装置、接收装置、系统和终端
US11031918B2 (en) 2018-11-01 2021-06-08 Intel Corporation Millimeter wave transmitter design
FR3088497B1 (fr) 2018-11-13 2021-05-07 Renault Sas Systeme de transfert d'une puissance electrique sans contact et procede associe
DE102019216067A1 (de) * 2019-10-18 2020-12-03 Siemens Schweiz Ag Anordnung zur Übertragung von elektrischer Energie
US11881343B2 (en) * 2020-03-13 2024-01-23 Cirrus Logic, Inc. Layered process-constructed double-winding embedded solenoid inductor
US11443990B2 (en) * 2020-06-29 2022-09-13 Infineon Technologies Ag Prognostic health management for power devices
DE102021124243A1 (de) 2021-09-20 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Wandlervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157488A (zh) * 2011-01-05 2011-08-17 江苏科技大学 一种基于两层金属的集成层叠变压器
CN102543943A (zh) * 2010-12-09 2012-07-04 台湾积体电路制造股份有限公司 具旁路电容器的变压器及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4223562B2 (ja) * 1996-12-30 2009-02-12 エヌエックスピー ビー ヴィ 集積化コイルを具えた装置
JP2005159222A (ja) * 2003-11-28 2005-06-16 Tdk Corp 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ
JP4293626B2 (ja) * 2005-08-26 2009-07-08 Ｔｄｋ株式会社 コモンモードフィルタ
JP4707056B2 (ja) * 2005-08-31 2011-06-22 富士通株式会社 集積型電子部品および集積型電子部品製造方法
US7570144B2 (en) * 2007-05-18 2009-08-04 Chartered Semiconductor Manufacturing, Ltd. Integrated transformer and method of fabrication thereof
KR101453071B1 (ko) * 2008-05-14 2014-10-23 삼성전자주식회사 트랜스포머, 밸룬 및 이를 포함하는 집적 회로
US8093711B2 (en) 2009-02-02 2012-01-10 Infineon Technologies Ag Semiconductor device
JP2011040509A (ja) * 2009-08-07 2011-02-24 Imec ２層式トランス
US8269575B2 (en) * 2010-03-30 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming RF balun having reduced capacitive coupling and high CMRR

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543943A (zh) * 2010-12-09 2012-07-04 台湾积体电路制造股份有限公司 具旁路电容器的变压器及其制造方法
CN102157488A (zh) * 2011-01-05 2011-08-17 江苏科技大学 一种基于两层金属的集成层叠变压器

Also Published As

Publication number Publication date
US20140070913A1 (en) 2014-03-13
DE102013109825A1 (de) 2014-03-13
CN103779320A (zh) 2014-05-07
US9041505B2 (en) 2015-05-26
US8552828B1 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
CN103779320B (zh) 用于无芯变压器的系统和方法
US11011297B2 (en) Semiconductor device and semiconductor module
JP5658429B2 (ja) 回路装置
CN105304287B (zh) 集成变压器
CN104037172B (zh) 绝缘结构、形成绝缘结构的方法和包括这种绝缘结构的芯片级隔离器
CN103229298B (zh) 具有电容性隔离的单片集成电路
US11044022B2 (en) Back-to-back isolation circuit
CN106611741A (zh) 电介质堆叠，隔离设备并形成隔离设备的方法
US6927662B2 (en) Integrated transformer configuration
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
US20160111965A1 (en) Embedded magnetic component transformer device
JP6591637B2 (ja) 半導体装置および半導体モジュール
CN107025996A (zh) 隔离变压器拓扑
CN111213214A (zh) 电子组件及电子组件模块
JP6030107B2 (ja) 回路装置
CN104979343B (zh) 半导体隔离结构
CN114823050B (zh) 一种隔离变压器及电子元件
JP6238323B2 (ja) 回路装置
US20240038696A1 (en) Apparatus Including a Capacitor and a Coil, and a System Having Such an Apparatus
CN114171868B (zh) 隔离器
CN111354532B (zh) 磁场效率高的电感器及其方法
WO2023189206A1 (ja) パルス駆動回路、信号伝達装置
US20210273040A1 (en) Microelectronic devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant