CN103778087A - 同系列多平台fpga应用合并系统 - Google Patents

同系列多平台fpga应用合并系统 Download PDF

Info

Publication number
CN103778087A
CN103778087A CN201210413817.2A CN201210413817A CN103778087A CN 103778087 A CN103778087 A CN 103778087A CN 201210413817 A CN201210413817 A CN 201210413817A CN 103778087 A CN103778087 A CN 103778087A
Authority
CN
China
Prior art keywords
platform
combination system
fpga application
homologous series
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210413817.2A
Other languages
English (en)
Other versions
CN103778087B (zh
Inventor
余年兵
黄凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Celestica Technology Consultancy Shanghai Co Ltd
Original Assignee
Celestica Technology Consultancy Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Celestica Technology Consultancy Shanghai Co Ltd filed Critical Celestica Technology Consultancy Shanghai Co Ltd
Priority to CN201210413817.2A priority Critical patent/CN103778087B/zh
Priority to US13/907,482 priority patent/US20140122762A1/en
Publication of CN103778087A publication Critical patent/CN103778087A/zh
Application granted granted Critical
Publication of CN103778087B publication Critical patent/CN103778087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter

Abstract

本发明提供一种同系列多平台FPGA应用合并系统，应用于包括适配器和至少两个平台的测试或生产系统中，所述系统包括：至少两个功能模块，用于与所述至少两个平台相对应；IO选择器，分别与至少两个功能模块连接，用于自适应选择至少两个功能模块中的一个功能模块；IO属性控制器，与所述IO选择器连接，用于选择依据被选择功能模块的具体属性，即每个IO都是输入，输出和高阻三态的属性。本发明所述的同系列多平台FPGA应用合并系统能够大大减轻FPGA版本的后期开发、维护、存储、升级等方面的开支，降低在板上存储、加载等方面的难度，并且能够大大提高工作效率。

Description

同系列多平台FPGA应用合并系统
技术领域
本发明属于数字化电子领域，涉及一种FPGA应用合并系统，特别是涉及一种同系列多平台FPGA应用合并系统。
背景技术
目前，现场可编程门阵列（Field Programmable Gate Array，简称FPGA）以其内部丰富的触发器和外部众多的I/O引脚成为现代数字应用系统的“胶水”，它对于数字信号处理器（Digital Signal Processor，简称DSP）芯片应用系统的作用也是如此，FPGA的可编程特性提升了DSP的接口能力。FPGA芯片内部运行的逻辑是以配置文件的形式保存在某种存储介质上的。
现在在产品或生产平台中，经常会面临如下场景，即在同一系列的不同产品中，系统的大体架构相类似，但是其具体细节却存在差异。因此，为了节省硬件研发及制造成本，常用方案就是将相互兼容的硬件部分统一设计为一个适配器（Adapter），而该适配器用于放置CPU、FPGA等通用器件，也就是说是通过插槽与不同的平台进行对接。但是在此种模式下，适配器（Adapter）的硬件与软件均可使用同一套FPGA版本，但由于FPGA所控制的引脚定义在不同平台上时会有所差异，因此，FPGA需要使用不同的镜像（Image）来配对相应的平台。为避免输入/输出（IO）电平或方向的差异造成硬件损害，所以需要特别注意的是不能将不同FPGA版本混用。然而，这就对FPGA版本的更新和维护，以及FPGA版本板上的存储、加载等方面大大增加了难度。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种同系列多平台FPGA应用合并系统，用于解决现有技术中在FPGA板上存储、加载等方面存在一定难度的问题。
为实现上述目的及其他相关目的，本发明提供一种同系列多平台FPGA应用合并系统，应用于包括适配器和至少两个平台的测试系统中，所述同系列多平台FPGA应用合并系统包括：
至少两个功能模块，用于与所述至少两个平台相对应；
IO选择器，分别与至少两个功能模块连接，用于自适应选择至少两个功能模块中的一个功能模块；
IO属性控制器，与所述IO选择器连接，用于选择依据被选择功能模块的IO的具体属性，即每个IO都是输入，输出和高阻三态的属性。
优选地，所述同系列多平台FPGA应用合并系统还包括IO引脚，连接在所述同系列多平台FPGA应用合并系统上，用于将所述同系列多平台FPGA应用合并系统嵌入至所述适配器中。
优选地，所述IO属性控制器还包括可编程输入输出单元。
优选地，所述IO属性控制器需要用到FPGA的通用输入输出的每个IO都是三态的属性，即实时配置成为输入、输出、或高阻。
优选地，所述可编程输入输出单元包括三态控制端口，输出端口、输入端口。
优选地，当三态控制端口处的信号电平为低电平时，IO为输出状态；当三态控制端口处的信号电平为高电平时，IO为高阻状态。
优选地，所述同系列多平台FPGA应用合并系统采用包括第一级结构和第二级结构的两级结构对IO进行控制，即两级结构指IO选择器和IO属性控制器。
优选地，处于第一级结构的IO选择器会将至少两个功能模块中的具体一功能模块的IO映射到FPGA的IO上。
优选地，处于第二级结构的IO属性控制器会依据至少两个功能模块中具体一功能模块来配置具体的每个IO的输入输出特性。
如上所述，本发明所述的同系列多平台FPGA应用合并系统能够大大减轻FPGA版本的后期开发、维护、存储、升级等方面的开支，降低在板上存储、加载等方面的难度，并且能够大大提高工作效率。
附图说明
图1显示为本发明的同系列多平台FPGA应用合并系统的应用场景示意图。
图2显示为本发明的同系列多平台FPGA应用合并系统示意图。
图3显示为本发明的同系列多平台FPGA应用合并系统中可编程输入输出单元的示意图。
图4显示为本发明的适配当前平台的单个功能模块的同系列多平台FPGA应用合并系统的示意图。
元件标号说明
1      适配器
2      平台
11     同系列多平台FPGA应用合并系统
111    功能模块
112    IO选择器
113    IO属性控制器
1131   可编程输入输出单元
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
下面结合实施例和附图对本发明进行详细说明。
所述同系列多平台FPGA应用合并系统应用于包括适配器1和至少两个平台2的测试或生产系统中，所述同系列多平台FPGA应用合并系统11嵌入到所述适配器1中，如图1所示的所述FPGA应用合并系统11的应用场景，平台21，平台22…平台2N代表不同的平台，而这N个平台在CPU、FPGA等方面使用了同样的器件。传统在硬件方面降低成本的方案就是将通用的器件放置在同一适配器中，通过插槽将所述适配器插在不同的平台2上。所述适配器1上的FPGA或CPU的IO可通过插槽来控制或访问平台上的器件。而在传统方案中，当适配器1插在不同的平台2上时，就需要分别加载不同的FPGA镜像。而使用本实施例提供的同系列多平台FPGA应用合并系统，便可将适配器1直接插入不同的平台2中，通过FPGA自适应配置自身的IO引脚以匹配不同的平台设计。
本发明提供的同平台多系列FPGA应用合并系统将使用不同平台的FPGA设计合并于同一镜像中。当需要开发多个平台，而各平台适合用同一FPGA时，可以大幅度提高工作效率。
本实施例提供一种同系列多平台FPGA应用合并系统11，如图2所示，所述同系列多平台FPGA应用合并系统11包括：N个与所述平台21、平台22、…平台2N相对应的功能模块111；IO选择器112，分别与N个功能模块111连接，用于自适应选择N个功能模块111其中的一个功能模块，而每个功能模块上所运行的功能是根据用户需要而自行设定的，例如，对外部EROM操作功能，对外部传感器进行读取功能等等；IO属性控制器113，与所述IO选择器112连接，用于选择依据被选择功能模块111的IO的具体属性，所述IO的具体属性是指每个IO都是三态的属性，也就是说依据被选择功能模块111中的引脚属性来配置FPGA实际的IO引脚（未示出），以便将所述同系列多平台FPGA应用合并系统11嵌入至适配器1中；以及IO引脚（未示出），连接在所述同系列多平台FPGA应用合并系统11上，用于将所述同系列多平台FPGA应用合并系统11嵌入至适配器1中。实际上，所述同系列多平台FPGA应用合并系统11是采用包括第一级结构和第二级结构的两级结构对IO进行控制；为了使IO控制能够尽快响应，采用硬件连接供FPGA直接读取平台的状态。例如，当所述同系列多平台FPGA应用合并系统11读取到平台21时，处于第一级结构的IO选择器112会将第一个功能模块111的IO映射到FPGA的IO上，接着，处于第二级结构的IO属性控制器113会依据第一个功能模块111来配置具体的每个IO的输入输出特性。处于第二级结构的IO属性控制器113包括可编程输入输出单元1131（Input output block，简称IOB），因为IO属性控制器113需要用到FPGA的通用输入输出（GPIO）的一项属性，即每个IO实际上都是三态的，可实现实时配置成为输入、输出、或高阻。如图3所示，该可编程输入输出单元1131以Xilinx公司的Virtex6 FPGA的IO模块为例，该IO模块中包括三态控制端口，输出端口、输入端口、输出驱动、输入驱动、以及差分输入端口。当三态控制端口处的信号电平为低电平时，IO为输出状态，信号由FPGA内部送到外部器件引脚上。当三态控制端口处的信号电平为高电平时，IO为高阻状态，外部信号可通过引脚直接进入同平台多系列FPGA应用合并系统11内部。因此，所述IO属性控制器113实质就是，根据平台的编号，对三态控制端口进行相应的控制，以达到IO自适应配置相应属性的功能。
从不同平台的角度来看，当所述同平台多系列FPGA应用合并系统会识别出具体平台，并激活该平台相应功能后，其表现为适配当前平台的单个功能模块，即如图4所示，这样与分别设计多个同平台多系列FPGA应用合并系统的方案并无差异。
本实施提供的所述同平台多系列FPGA应用合并系统与传统方案进行比较，其相对于单个镜像对应单个平台的设计，该系统的初期架构设计较为复杂，但相对于分别设计多个版本，工作量却并无更大的增加；而在初期设计之后，该系统的优先则大大增加；当需要实现该系统的新特性时，若此特性属于各平台共享，则只需修改一套代码，这样大大减少工作量。但是若采用传统方案，则需对多套代码进行移植，这样出错的几率会很大；对该系统进行维护时，若是需要修正代码，当修正部分为各平台共享部分时，也可大大减少工作量；对于在板上加载，该系统只需对一套镜像分配存储空间，且不用担心存储版本混淆对硬件造成损害，这样大大降低了硬件成本；而且由于本系统由FPGA自行适配，无需软件干预加载过程。表1可更清晰的标识该系统的有益效果。
表1：同平台多系列FPGA应用合并系统与传统方案的比较
特性 传统方案 本发明
初期设计 简单 较难
特性追加 困难 简单
版本控制 困难 简单
后期维护 困难 简单
存储开销 高 低
软件影响 有 无
综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种同系列多平台FPGA应用合并系统，应用于包括适配器和至少两个平台的测试或生产系统中，其特征在于，所述FPGA应用合并系统包括：
至少两个功能模块，用于与所述至少两个平台相对应；
IO选择器，分别与至少两个功能模块连接，用于自适应选择至少两个功能模块中的一个功能模块；
IO属性控制器，与所述IO选择器连接，用于选择依据被选择功能模块的IO的具体属性，即每个IO都是输入，输出和高阻三态的属性。
2.根据权利要求1所述的同系列多平台FPGA应用合并系统，其特征在于：所述同系列多平台FPGA应用合并系统还包括IO引脚，连接在所述同系列多平台FPGA应用合并系统上，用于将所述同系列多平台FPGA应用合并系统嵌入至所述适配器中。
3.根据权利要求1所述的同系列多平台FPGA应用合并系统，其特征在于，所述IO属性控制器还包括可编程输入输出单元。
4.根据权利要求3所述的同系列多平台FPGA应用合并系统，其特征在于，所述IO属性控制器需要用到FPGA的通用输入输出的每个IO都是三态属性，即实时配置成为输入、输出、或高阻。
5.根据权利要求3所述的同系列多平台FPGA应用合并系统，其特征在于，所述可编程输入输出单元包括三态控制端口，输出端口、输入端口。
6.根据权利要求5所述的同系列多平台FPGA应用合并系统，其特征在于，当三态控制端口处的信号电平为低电平时，IO为输出状态；当三态控制端口处的信号电平为高电平时，IO为高阻状态。
7.根据权利要求1所述的同系列多平台FPGA应用合并系统，其特征在于，所述同系列多平台FPGA应用合并系统采用包括第一级结构和第二级结构的两级结构对IO进行控制，即两级结构指IO选择器和IO属性控制器。
8.根据权利要求7所述的同系列多平台FPGA应用合并系统，其特征在于，处于第一级结构的IO选择器会将至少两个功能模块中的具体一功能模块的IO映射到FPGA的IO上。
9.根据权利要求7所述的同系列多平台FPGA应用合并系统，其特征在于，处于第二级结构的IO属性控制器会依据至少两个功能模块中具体一功能模块来配置具体的每个IO的输入输出特性。
CN201210413817.2A 2012-10-25 2012-10-25 同系列多平台fpga应用合并系统 Active CN103778087B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210413817.2A CN103778087B (zh) 2012-10-25 2012-10-25 同系列多平台fpga应用合并系统
US13/907,482 US20140122762A1 (en) 2012-10-25 2013-05-31 Application merging system for multiple platforms fpga of a same series

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210413817.2A CN103778087B (zh) 2012-10-25 2012-10-25 同系列多平台fpga应用合并系统

Publications (2)

Publication Number Publication Date
CN103778087A true CN103778087A (zh) 2014-05-07
CN103778087B CN103778087B (zh) 2016-10-19

Family

ID=50548529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210413817.2A Active CN103778087B (zh) 2012-10-25 2012-10-25 同系列多平台fpga应用合并系统

Country Status (2)

Country Link
US (1) US20140122762A1 (zh)
CN (1) CN103778087B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109552085A (zh) * 2019-01-09 2019-04-02 上海蔚来汽车有限公司 电动汽车的充电装置和充电方法
CN109683985A (zh) * 2018-12-19 2019-04-26 中国电子科技集团公司第五十四研究所 一种基于ais命令的dsp多镜像启动方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9542244B2 (en) 2015-04-22 2017-01-10 Ryft Systems, Inc. Systems and methods for performing primitive tasks using specialized processors
US9411613B1 (en) 2015-04-22 2016-08-09 Ryft Systems, Inc. Systems and methods for managing execution of specialized processors
US9411528B1 (en) 2015-04-22 2016-08-09 Ryft Systems, Inc. Storage management systems and methods
US11157857B2 (en) 2018-02-23 2021-10-26 International Business Machines Corporation Quality-based automated application-portfolio rationalization
CN115686977B (zh) * 2022-12-30 2023-04-07 上海芯联芯智能科技有限公司 快速选择输出的现场可编程门阵列芯片与设置方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870627A (en) * 1995-12-20 1999-02-09 Cirrus Logic, Inc. System for managing direct memory access transfer in a multi-channel system using circular descriptor queue, descriptor FIFO, and receive status queue
CN101706552A (zh) * 2009-07-02 2010-05-12 苏州国芯科技有限公司 支持芯片不同引脚封装的可配置式片上测试模块
CN102289419A (zh) * 2010-06-17 2011-12-21 珠海全志科技有限公司 功能接口与调试接口复用的soc集成电路
CN102629242A (zh) * 2012-03-31 2012-08-08 苏州博联科技有限公司 一种集总外设接口模块

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500633B2 (ja) * 1992-02-07 2004-02-23 セイコーエプソン株式会社 マイクロエレクトロニクス・デバイスのエミュレーション方法及びエミュレーション装置並びにシミュレーション装置
US5625301A (en) * 1995-05-18 1997-04-29 Actel Corporation Flexible FPGA input/output architecture
US5757201A (en) * 1996-09-11 1998-05-26 Micron Electronics, Inc. Universal testing device for electronic modules with different configurations and operating parameters
US6163168A (en) * 1998-12-09 2000-12-19 Vantis Corporation Efficient interconnect network for use in FPGA device having variable grain architecture
JP2004007472A (ja) * 2002-03-22 2004-01-08 Toshiba Corp 半導体集積回路、データ転送システム、及びデータ転送方法
US6774667B1 (en) * 2002-05-09 2004-08-10 Actel Corporation Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays
US7881323B2 (en) * 2006-11-09 2011-02-01 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Configurable ASIC for use with a programmable I/O module
US7906984B1 (en) * 2008-02-26 2011-03-15 The United States Of America As Represented By The Secretary Of The Air Force Relocatable field programmable gate array bitstreams for fault tolerance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870627A (en) * 1995-12-20 1999-02-09 Cirrus Logic, Inc. System for managing direct memory access transfer in a multi-channel system using circular descriptor queue, descriptor FIFO, and receive status queue
CN101706552A (zh) * 2009-07-02 2010-05-12 苏州国芯科技有限公司 支持芯片不同引脚封装的可配置式片上测试模块
CN102289419A (zh) * 2010-06-17 2011-12-21 珠海全志科技有限公司 功能接口与调试接口复用的soc集成电路
CN102629242A (zh) * 2012-03-31 2012-08-08 苏州博联科技有限公司 一种集总外设接口模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109683985A (zh) * 2018-12-19 2019-04-26 中国电子科技集团公司第五十四研究所 一种基于ais命令的dsp多镜像启动方法
CN109552085A (zh) * 2019-01-09 2019-04-02 上海蔚来汽车有限公司 电动汽车的充电装置和充电方法
CN109552085B (zh) * 2019-01-09 2024-01-30 上海蔚来汽车有限公司 电动汽车的充电装置和充电方法

Also Published As

Publication number Publication date
CN103778087B (zh) 2016-10-19
US20140122762A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
CN103778087A (zh) 同系列多平台fpga应用合并系统
EP2936325B1 (en) Techniques to configure a solid state drive to operate in a storage mode or a memory mode
CN103678201B (zh) 具有逻辑设备能力的pci express切换器
CN103516961B (zh) 图像处理机及其制备方法及母卡
CN110073333A (zh) 恢复fpga芯片中的逻辑的方法、系统和fpga设备
CN111002347A (zh) 一种机器人场景测试方法、介质、终端和装置
CN103413525A (zh) Led灯板、led箱体和led显示屏
CN106815015A (zh) 一种ios中视图组织方法及系统
CN107743621B (zh) 集成电路输入及输出
CN103258820A (zh) SPI接口的增强型Flash芯片及芯片封装方法
CN107704253B (zh) 控件的文字颜色变换方法、系统及电子装置
CN1661586A (zh) 一种基于arm的pc104嵌入式计算机
CN103219333B (zh) 增强型Flash芯片、封装方法和指令执行方法
US10175673B2 (en) Programmable controller system
CN103020010A (zh) 嵌入式系统存储架构
CN104239013A (zh) 基于委托的分散式状态机及其处理方法
CN103914304A (zh) 一种基于sap平台的不同结构类型参数转换方法
CN105980990A (zh) 在基于非易失性存储器的存贮设备中对信息进行路由的装置和方法
CN103150162B (zh) 提高嵌入式软件代码共享程度的方法
CN103247611B (zh) 一种增强型flash芯片和一种芯片封装方法
CN203105849U (zh) 一种中底机控制装置
CN104795334A (zh) 模块化封装的集成电路芯片及其制作方法
CN110659118B (zh) 一种用于多领域芯片设计的可配置混合异构计算核心系统
CN112904776A (zh) 一种基于fpga的plc接口扩展结构
CN103631610B (zh) 一种参数加载方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant