CN103777037A - 一种多梁式双质量块加速度传感器芯片及其制备方法 - Google Patents

Abstract

本发明提供一种多梁式双质量块加速度传感器芯片及其制备方法，传感器芯片采用SOI硅片制造，包括支撑梁、敏感压阻梁以及引线、焊盘等。支撑梁为双端固支梁，其两端固定于芯片外框固支端，支撑梁上对称分布两个质量块，两质量块之间保持一定距离；芯片中四个敏感压阻梁对称分布在支撑梁两侧，且敏感压阻梁一端与质量块的边角连接，另一端与芯片外框固支端连接；四个敏感压阻梁上的压敏电阻通过金属引线相连并构成半开环的惠斯通全桥电路，四个压敏电阻同时通过金属引线和六个金属焊盘连接，该传感器芯片可实现100g以下加速度的测量，固有频率达15kHz以上，满足低g值动态加速度测量的要求。

Description

一种多梁式双质量块加速度传感器芯片及其制备方法

技术领域

本发明属于微型机械电子系统加速度计量领域，具体涉及一种多梁式双质量块加速度传感器芯片及其制备方法，适用于量程为100g以内的动态测量。

背景技术

随着MEMS技术的发展，基于不同原理的加速度传感器都得到了广泛应用。不同敏感原理的加速度传感器有着不同的优缺点。比如压电式加速度传感器虽然已经得到成熟应用，但受到其敏感原理的限制，压电式传感器不能测量静态的加速度，且输出的电荷信号需要后续辅助电路；电容式加速度传感器具有灵敏度高、温漂小、功耗低等优点，但输入阻抗大，易受寄生电容的影响，对于周围环境的电磁干扰较为敏感；压阻式加速度传感器易受温度影响，但其测量范围广、可测量静态和动态信号，频响高、动态响应好，后处理电路简单。

压阻式加速度传感器目前常用的结构有单悬臂梁、双悬臂梁、双端固支梁、四梁、双桥梁等结构，这些结构均采用梁-岛结构，质量块上下自由摆动，其中单悬臂梁和双悬臂梁结构灵敏度高，但固有频率低，频率响应范围窄；双端固支梁、四梁和双桥梁等固支梁结构固有频率高，但灵敏度低。

随着科技的发展，目前的压阻式加速度传感器已难以满足不同领域对高灵敏度和高固有频率的要求，例如汽车制造、机床加工、电子元器件振动控制等，然而对于传统压阻式加速度传感器，其固有频率和灵敏度是相互制约，这一制约关系对动态加速度测量带来一系列的困难，使得测量失真，因此研究能够缓解这一矛盾关系的加速度传感器结构，对汽车制造、机床加工等领域具有重要的意义。

发明内容

为了克服上述现有技术的缺点，本发明的目的在于提供一种多梁式双质量块加速度传感器芯片及其制备方法，该传感器芯片在能够同时保证高灵敏度和高固有频率的基础上，提高了压阻式加速度传感器在加速度测量中的动态性能，该结构制作方法简单，可靠性高，易于批量化生产。

为实现上述目的，本发明采用以下技术方案：

一种多梁式双质量块加速度传感器芯片，该传感器芯片采用SOI硅片制成，包括芯片外框固支端、支撑梁，以及质量块，其中，所述芯片外框固支端沿加速度的方向尺寸大于质量块的相应尺寸，两个质量块之间以支撑梁相连；所述质量块在两端的位置与芯片外框固支端之间留有间隙，在该间隙内设置有敏感压阻梁，质量块与芯片在中间位置以支撑梁相连，质量块与芯片在两端的位置以敏感压阻梁相连；所述敏感压阻梁上的压敏电阻通过金属引线构成半开环的惠斯通全桥电路，压敏电阻同时通过金属引线和焊盘连接。

作为本发明的优选实施例，所述敏感压阻梁对称分布在支撑梁两侧。

作为本发明的优选实施例，所述敏感压阻梁上的压敏电阻均沿着[011]或

晶向布置。

作为本发明的优选实施例，所述支撑梁和质量块自上而下依次为金属引线、P型重掺杂硅、上层单晶硅、二氧化硅埋层和下层单晶硅。

一种上述所述传感器芯片的制备方法，包括以下步骤：（1）使用体积浓度为49%的HF酸溶液清洗SOI硅片，SOI硅片为N型（100）晶面；（2）对SOI硅片进行氧化，以在硅片正面形成二氧化硅层，然后用P-压敏电阻板，正面光刻压敏电阻图形，去除压敏电阻区域的二氧化硅层，裸露出上层单晶硅，获得压敏电阻的压敏电阻区域；（3）去除正面剩余二氧化硅层后，利用P+欧姆接触板，正面光刻形成硼离子重掺杂区，获得低阻的P型重掺杂硅作为欧姆接触区；（4）在欧姆接触区，利用金属引线板，正面光刻出金属引线的形状，溅射形成传感器芯片的金属引线和焊盘；（5）利用背腔板，对SOI硅片背面进行光刻，将压敏电阻正下方的二氧化硅埋层以及下层单晶硅去除，形成支撑梁和质量块下半部分；（6）对SOI硅片正面进行光刻，利用正面穿透板，在硅片正面进行刻蚀，释放形成完整的支撑梁、质量块以及四根敏感压阻梁；（7）将芯片封装在刻蚀有间隙的玻璃衬底上。

作为本发明的优选实施例，所述步骤（2）的氧化温度为900～1200℃。

作为本发明的优选实施例，所述步骤（2）的压敏电阻的压敏电阻区域的硼离子注入剂量为3×10¹⁴cm^-2。

作为本发明的优选实施例，所述步骤（3）中P型重掺杂硅的硼离子注入剂量为1.5×10¹⁶cm^-2。

作为本发明的优选实施例，所述步骤（5）中，采用深反应离子刻蚀形成传感器的支撑梁和质量块，以保证支撑梁和质量块的边沿垂直度和良好的深宽比。

与现有技术相比，本发明多梁式双质量块加速度传感器芯片及其制备方法至少具有以下有益效果：当本发明支撑梁受到沿平行于传感器芯片表面方向的加速度a作用时，质量块在惯性力的作用水平移动，引起支撑梁和敏感压阻梁的变形，引起敏感压阻梁的变形，通过支撑梁与敏感压阻梁保证敏感压阻梁实现单纯的轴向拉力和轴向压力，另外双质量块作用是为了保证在水平加速度下不发生围绕支撑梁发生转动，且两质量块需要保持一定距离。根据硅的压阻效应，敏感压阻梁的变形产生应力，导致敏感压阻梁上压敏电阻的阻值成比例变化，因此，四个压敏电阻所构成的半开环惠斯通全桥电路失去平衡，输出一个与外部加速度a成正比的电压值，实现对加速度的测量。

附图说明

图1为本发明的结构图。

图2为本发明的工作原理图。

图3为本发明的工艺示意图。

图中的标号如下表示：

1	芯片外框固支端	2	玻璃衬底
				3	支撑梁	4	质量块
5	敏感压阻梁	6	金属引线
				7	焊盘	8	二氧化硅层
9	压敏电阻	10	P型重掺杂硅

11	上层单晶硅	12	二氧化硅埋层
				13	下层单晶硅

具体实施方式

请参阅图3所示，本发明一种多梁式双质量块加速度传感器芯片的制备方法，包括以下步骤：

（1）使用体积浓度为49%的HF酸溶液清洗SOI硅片，SOI硅片为N型（100）晶面；所述SOI硅片由上层单晶硅11、二氧化硅埋层12和下层单晶硅13组成，其中，二氧化硅埋层12将上层单晶硅11和下层单晶硅13隔离开；

（2）在900℃-1200℃下进行高温氧化，在硅片正面形成二氧化硅层8，然后用P-压敏电阻板，正面光刻压敏电阻图形，去除压敏电阻区域的二氧化硅层8，裸露出上层单晶硅11，对硅片顶部的压敏电阻区域注入剂量为3×10¹⁴cm^-2的硼离子，获得压敏电阻9的压敏电阻区域；

（3）去除正面剩余二氧化硅层后，利用P+欧姆接触板，正面光刻形成硼离子重掺杂区，进行硼离子重掺杂时的硼离子注入剂量为1.5×10¹⁶cm^-2，获得低阻的P型重掺杂硅10作为欧姆接触区，保证敏感压阻梁5上的压敏电阻9的欧姆连接；

（4）在欧姆接触区，利用金属引线板，正面光刻出金属引线的形状，溅射500纳米Au金属层，形成传感器芯片的金属引线6和焊盘7；

（5）利用背腔板，对SOI硅片背面进行光刻，将压敏电阻正下方的二氧化硅埋层以及下层单晶硅去除，形成支撑梁3和质量块4的下半部分，为保证支撑梁3和质量块4的边沿垂直度和良好的深宽比，采用深反应离子刻蚀（DRIE）形成传感器的支撑梁3和质量块4；

（6）对SOI硅片正面进行光刻，利用正面穿透板，在硅片正面进行感应耦合等离子体（ICP）刻蚀，释放形成完整的支撑梁3、质量块4以及四根敏感压阻梁5，支撑梁3的运动间隙由传感器的量程和过载保护能力确定，其中敏感压阻梁5厚度由SOI片上层单晶硅11的厚度决定；

（7）将芯片封装在刻蚀有间隙的玻璃衬底2上。

请参阅图1所示，本发明一种多梁式双质量块加速度传感器芯片，传感器芯片采用SOI硅片制造，其主要结构包括支撑梁3、质量块4、敏感压阻梁5以及引线6、焊盘7等，双质量块结构支撑梁为双端固支梁，其两端固定于芯片外框固支端1，支撑梁3上对称分布两个质量块4，两质量块4之间保持一定距离；芯片中四个敏感压阻梁5对称分布在支撑梁3两侧，且敏感压阻梁5一端与质量块4的边角连接，另一端与芯片外框固支端1连接；每个敏感压阻梁5上通过掺杂工艺形成压敏电阻9，四个敏感压阻梁5上的压敏电阻9通过金属引线6相连并构成半开环的惠斯通全桥电路，四个压敏电阻9同时通过金属引线6和六个金属焊盘7连接。

所述的四个敏感压阻梁5上的压敏电阻9均沿着[011]或

晶向布置。所述支撑梁3是加速度传感器量程和固有频率的主要影响因素。所述敏感压阻梁5是加速度加速度传感器灵敏度的主要影响因素。所述两个质量块4是保证受水平加速度不发生围绕支撑梁轴向发生转动的主要影响因素。所述四根敏感压阻梁5对称分布在支撑梁3两侧，5-1、5-2、5-3和5-4都与质量块4连接。

本发明一种多梁式双质量块加速度传感器芯片的制备方法具有以下优点：

（1）由于多梁式双质量块结构加速度方向平行于芯片表面，在芯片表面水平方向利用刻蚀工艺制造不同宽度的梁，在垂直方向利用SOI片的器件层和基底层制造不同厚度的梁，所以本发明在结构上更加灵活，其中支撑梁3用以提高刚度，敏感压阻梁5用以提高灵敏度，进而缓解传统压阻式加速度计结构中两者之间的矛盾关系，尤其是传感器结构在较低g值加速度测量中固有频率难以提高的情况。

（2）本发明支撑梁3采用双端固支梁，具有更高的谐振频率。

（3）本发明敏感压阻梁5上制备有压敏电阻构成的半开环惠斯通全桥，可以获得高灵敏度。

（4）本发明中的双质量块结构能够保证传感器芯片在受水平加速度不发生围绕支撑梁轴向发生转动，进一步提高敏感压阻梁5所受应力。

因此本发明所述的加速度传感器芯片可同时具有较高灵敏度和较高的固有频率，能有效的满足动态环境下测量对高灵敏度和高谐振频率的要求。

以量程100g、频响15kHz的设计要求为例，其结构尺寸如下：敏感压阻梁5长×宽×厚约为70μm×5μm×2μm；支撑梁3分为三部分，其中支撑梁3-1一端连接于芯片外框1，一端连接于质量块4-1；支撑梁3-2一端连接于质量块4-1，一端连接于质量块4-2；支撑梁3-3一端连接于质量块4-2，一端连接于芯片外框1，三部分尺寸一致，长×宽×厚约为150μm×50μm×400μm；两个质量块4-1和4-2对称分布在支撑梁3上，两质量块之间距离为200μm，长×宽×厚约为1000μm×800μm×400μm。

本发明芯片的工作原理为：

参照图2根据牛顿第二定律F=ma，当支撑梁3受到沿平行于传感器芯片表面方向的加速度a作用时，质量块4在惯性力的作用水平移动，引起支撑梁3和敏感压阻梁5的变形，引起敏感压阻梁5的变形，这里通过支撑梁3与敏感压阻梁5的合理尺寸关系来保证敏感压阻梁5实现单纯的轴向拉力和轴向压力，另外双质量块作用是为了保证在水平加速度下不发生围绕支撑梁3发生转动，且两质量块需要保持一定距离。根据硅的压阻效应，敏感压阻梁5的变形产生应力，导致敏感压阻梁5上压敏电阻9的阻值成比例变化，其阻值变化与其所受应力之间的关系如下：

$\frac{\mathrm{\ΔR}}{R}=\mathrm{\π\σ}$

式中：R——压敏电阻8的初始阻值；

π——P型硅在[011]晶向的压阻系数；

σ——压敏电阻9受到的轴向应力；

因此，四个压敏电阻9所构成的半开环惠斯通全桥电路失去平衡，输出一个与外部加速度a成正比的电压值，实现对加速度的测量。

本发明所能达到的主要技术指标如下：

1、量程：0～100g；

2、灵敏度：>15mV/V；

3、频响：>15kHz；

4、工作温度：-20℃～350℃；

5、精度：0.2%FS。

以上所述仅为本发明的一种实施方式，不是全部或唯一的实施方式，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。

Claims (9)

1.一种多梁式双质量块加速度传感器芯片，其特征在于：该传感器芯片采用SOI硅片制成，包括芯片外框固支端（1）、支撑梁（3），以及质量块（4），其中，所述芯片外框固支端（1）沿加速度的方向尺寸大于质量块的相应尺寸，两个质量块之间以支撑梁（3）相连；所述质量块在两端的位置与芯片外框固支端之间留有间隙，在该间隙内设置有敏感压阻梁（5），质量块与芯片在中间位置以支撑梁（3）相连，质量块与芯片在两端的位置以敏感压阻梁相连；所述敏感压阻梁（5）上的压敏电阻（9）通过金属引线（6）构成半开环的惠斯通全桥电路，压敏电阻（9）同时通过金属引线（6）和焊盘（7）连接。

2.根据权利要求1所述的一种多梁式双质量块加速度传感器芯片，其特征在于：所述敏感压阻梁（5）对称分布在支撑梁（3）两侧。

3.根据权利要求1所述的一种多梁式双质量块加速度传感器芯片，其特征在于：所述敏感压阻梁（5）上的压敏电阻（9）均沿着[011]或

晶向布置。

4.根据权利要求1所述的一种多梁式双质量块加速度传感器芯片，其特征在于：所述支撑梁（3）和质量块（4）自上而下依次为金属引线（6）、P型重掺杂硅（10）、上层单晶硅（11）、二氧化硅埋层（12）和下层单晶硅（13）。

5.一种根据权利要求1所述的一种多梁式双质量块加速度传感器芯片的制备方法，其特征在于：包括以下步骤：

（1）使用体积浓度为49%的HF酸溶液清洗SOI硅片，SOI硅片为N型（100）晶面；所述SOI硅片由上层单晶硅（11）、二氧化硅埋层(12)和下层单晶硅(13)组成，其中，二氧化硅埋层(12)将上层单晶硅(11)和下层单晶硅(13)隔离开；

（2）对SOI硅片进行氧化，以在硅片正面形成二氧化硅层，然后用P-压敏电阻板，正面光刻压敏电阻图形，去除压敏电阻区域的二氧化硅层（8），裸露出上层单晶硅（11），获得压敏电阻（9）的压敏电阻区域；

（3）去除正面剩余二氧化硅层后，利用P+欧姆接触板，正面光刻形成硼离子重掺杂区，获得低阻的P型重掺杂硅（10）作为欧姆接触区；

（4）在欧姆接触区，利用金属引线板，正面光刻出金属引线的形状，溅射形成传感器芯片的金属引线（6）和焊盘（7）；

（5）利用背腔板，对SOI硅片背面进行光刻，将压敏电阻正下方的二氧化硅埋层以及下层单晶硅去除，形成支撑梁（3）和质量块（4）的下半部分；

（6）对SOI硅片正面进行光刻，利用正面穿透板，在硅片正面进行刻蚀，释放形成完整的支撑梁（3）、质量块（4）以及四根敏感压阻梁（5）；

（7）将芯片封装在刻蚀有间隙的玻璃衬底上。

6.如权利要求5所述一种多梁式双质量块加速度传感器芯片的制备方法，其特征在于：所述步骤（2）的氧化温度为900～1200℃。

7.如权利要求5所述一种多梁式双质量块加速度传感器芯片的制备方法，其特征在于：所述步骤（2）的压敏电阻的压敏电阻区域的硼离子注入剂量为3×10¹⁴cm^-2。

8.如权利要求5所述一种多梁式双质量块加速度传感器芯片的制备方法，其特征在于：所述步骤（3）中P型重掺杂硅的硼离子注入剂量为1.5×10¹⁶cm^-2。

9.如权利要求5所述一种多梁式双质量块加速度传感器芯片的制备方法，其特征在于：所述步骤（5）中，采用深反应离子刻蚀形成传感器的支撑梁（3）和质量块（4），以保证支撑梁（3）和质量块（4）的边沿垂直度和良好的深宽比。

Images