CN103777038A - 一种多梁式超高g值加速度传感器芯片及其制备方法 - Google Patents

Abstract

本发明提供一种多梁式超高g值加速度传感器芯片及其制备方法，传感器芯片采用SOI硅片制造，其主要结构包括双端固支的支撑梁、敏感压阻梁以及引线、焊盘等，支撑梁为双端固支梁，其两端固定于芯片外框固支端，芯片中四个敏感压阻梁对称分布在支撑梁两侧，且敏感压阻梁一端与支撑梁的凸边角连接，另一端与芯片外框固支端连接；每个敏感压阻梁上通过掺杂工艺形成压敏电阻，四个敏感压阻梁上的压敏电阻通过金属引线相连并构成半开环的惠斯通全桥电路，四个敏感压阻梁同时通过金属引线和六个金属焊盘连接。本发明多梁式超高g值加速度传感器芯片可实现15万g以上加速度的测量，固有频率可达300kHz以上，满足超高g值加速度测量的要求。

Description

一种多梁式超高g值加速度传感器芯片及其制备方法

技术领域

本发明属于微型机械电子系统加速度计量领域，具体涉及一种多梁式超高g值加速度传感器芯片及其制备方法，适用于设计超高g值（>15万g）量程的传感器芯片。

背景技术

在战场中地下掩体、机场跑道以及其他防御工事，都是侵彻武器的攻击目标。而在击中目标时，所产生的加速度信号是启动武器引信并引爆战斗部的主要参数，在侵彻过程中所产生的加速度信号可以达到重力加速度的几万甚至几十万倍，因此要求超高g值加速度计能够准确的测量该加速度值，并且具有高灵敏度、高固有频率以及良好的过载能力。

由于侵彻过程中的加速度信号包涵很多高频成分，因此要求高g值加速度计应当具有较高的固有频率，然而加速度计的固有频率和灵敏度对于传统压阻式传感器结构是相互制约的参数关系，对于传统压阻式传感器结构，加速度一般垂直于芯片表面，由于工艺限制，在厚度方向制造阶梯型结构十分困难，因而在提高固有频率的同时难以保证高灵敏度，或者在提高灵敏度的同时难以保证高固有频率。这一制约关系对超高g值加速度计的动态测量带来了一系列的困难，因此研究能够解决这一制约关系的加速度计结构具有重要的意义。

发明内容

为了克服上述现有技术的缺点，本发明的目的在于提供一种多梁式超高g值加速度传感器芯片及其制备方法，该传感器保证高灵敏度的同时，提高了传感器的固有频率，因此，本发明传感器芯片在超高g值加速度测量中具有很大的优势。

本发明采用以下技术方案：

一种多梁式超高g值加速度传感器芯片，采用SOI硅片制成，包括支撑梁，该支撑梁的两端为芯片外框固支端，所述支撑梁沿加速度方向的尺寸小于芯片外框固支端相应的尺寸；在支撑梁和芯片外框固支端之间的四个角位置设置敏感压阻梁，四个敏感压阻梁上通过掺杂工艺形成四个压敏电阻，四个压敏电阻通过金属引线构成半开环的惠斯通全桥电路，四个压敏电阻同时通过金属引线和金属焊盘连接。

作为本发明的优选实施例，所述敏感压阻梁上的压敏电阻均沿着[011]或

晶向布置。

作为本发明的优选实施例，所述支撑梁在敏感压阻梁的位置设置有三面开口的凹槽，所述敏感压阻梁缩至该凹槽内且与该凹槽的内壁之间留有空隙。

作为本发明的优选实施例，所述支撑梁自上而下依次为焊盘或金属引线、P型重掺杂硅、单晶硅，所述芯片封装在刻蚀有间隙的玻璃衬底上。

一种上述所述传感器芯片的制备方法，包括以下步骤：（1）使用体积浓度为49%的HF酸溶液清洗SOI硅片，SOI硅片为N型（100）晶面；（2）在SOI硅片正面进行氧化，形成二氧化硅层，然后用P-压敏电阻板，正面光刻压敏电阻图形，去除压敏电阻区域的二氧化硅层，裸露出上层单晶硅，获得压敏电阻的压敏电阻区域；（3）去除正面剩余二氧化硅层后，利用P+欧姆接触板，正面光刻形成硼离子重掺杂区，获得低阻的P型重掺杂硅作为欧姆接触区；（4）在欧姆接触区，利用金属引线板，正面光刻出金属引线的形状，溅射形成传感器芯片的金属引线和焊盘；（5）利用背腔板，对SOI硅片背面进行光刻支撑梁区域，去除掉压敏电阻正下方的二氧化硅埋层和下层单晶硅，形成传感器的支撑梁的下半部分；（6）在SOI硅片正面，利用正面穿透板，在硅片正面进行刻蚀，释放形成完整的支撑梁和四根敏感压阻梁；（7）将步骤（6）得到的芯片封装在刻蚀有间隙的玻璃衬底上。

作为本发明的优选实施例，所述步骤（2）的氧化温度为900～1200℃。

作为本发明的优选实施例，所述步骤（3）中，对硅片顶部的压敏电阻区域注入剂量为3×10¹⁴cm^-2硼离子，获得压敏电阻的压敏电阻区域。

作为本发明的优选实施例，所述步骤（4）中，硼离子重掺杂的注入剂量为1.5×10¹⁶cm^-2。

作为本发明的优选实施例，所述步骤（5）中采用深反应离子刻蚀以保证支撑梁边沿的垂直度和良好的深宽比。

作为本发明的优选实施例，所述步骤（6）的刻蚀采用感应耦合等离子体刻蚀。

与现有技术相比，本发明多梁式超高g值加速度传感器芯片及其制备方法至少具有以下有益效果：本发明传感器芯片在超高g值测量中，利用双端固支的支撑梁将平行于芯片表面方向的加速度转换为敏感压阻梁的轴向应力，利用敏感压阻梁保证传感器的高灵敏度，支撑梁保证传感器的高量程和高固有频率，并且该结构随着所需量程的提高，可以通过减小支撑梁长度进一步提高传感器的固有频率，因此该结构的传感器芯片在超高g值加速度测量中具有很大的优势。

附图说明

图1为本发明的结构图。

图2为本发明的工作原理图。

图3为本发明的工艺示意图。

图中的标号如下表示：

1芯片外框固支端	2	玻璃衬底
			3支撑梁	4	敏感压阻梁
5金属引线	6	焊盘
			7二氧化硅层	8	压敏电阻
9P型重掺杂硅	10	上层单晶硅
			11二氧化硅埋层	12	下层单晶硅

具体实施方式

请参阅图3所示，本发明一种多梁式超高g值加速度传感器芯片的制备方法，包括以下步骤：

（1）使用体积浓度为49%的HF酸溶液清洗SOI硅片，SOI硅片为N型（100）晶面；所述SOI硅片由上层单晶硅10、二氧化硅埋层11和下层单晶硅12组成，其中，二氧化硅埋层11将上层单晶硅10和下层单晶硅12隔离开；

（2）在900℃-1200℃下进行高温氧化，在硅片正面形成二氧化硅层7，然后用P-压敏电阻板，正面光刻压敏电阻图形，去除压敏电阻区域的二氧化硅层7，裸露出上层单晶硅10，对上层单晶硅片顶部的压敏电阻区域注入剂量为3×10¹⁴cm^-2硼离子，获得压敏电阻8的压敏电阻区域；

（3）去除正面剩余二氧化硅层后，利用P+欧姆接触板，正面光刻形成硼离子重掺杂区，进行硼离子重掺杂，注入剂量为1.5×10¹⁶cm^-2，获得低阻的P型重掺杂硅9作为欧姆接触区，保证敏感压阻梁4上的压敏电阻8的欧姆连接；

（4）在欧姆接触区，利用金属引线板，正面光刻出金属引线的形状，溅射500纳米Au金属层，形成传感器芯片的金属引线5和焊盘6；

（5）利用背腔板，对SOI硅片背面进行光刻，去除压敏电阻正下方的二氧化硅埋层和下层单晶硅，形成传感器的支撑梁3下半部分，为保证支撑梁3的边沿垂直度和良好的深宽比，采用深反应离子刻蚀（DRIE）形成传感器的支撑梁3；

（6）对SOI硅片正面进行光刻，利用正面穿透板，在硅片正面进行感应耦合等离子体（ICP）刻蚀，释放形成完整的支撑梁3和四根敏感压阻梁4，支撑梁3的运动间隙由传感器的量程和过载保护能力确定，其中敏感压阻梁4厚度由SOI片上层单晶硅10的厚度决定；

（7）将芯片封装在刻蚀有间隙的玻璃衬底2上。

所述的四个敏感压阻梁4上的压敏电阻8均沿着[011]或[0ī1]晶向布置。所述支撑梁3的结构尺寸确定了加速度传感器的量程和固有频率。所述敏感压阻梁4的结构尺寸确定了加速度传感器的灵敏度。所述四根敏感压阻梁4-1、4-2、4-3和4-4对称分布在支撑梁3两侧。

请参阅图1及图2所示，本发明一种多梁式超高g值加速度传感器芯片，采用SOI硅片制造，其主要结构包括双端固支的支撑梁3、敏感压阻梁4以及引线5、焊盘6等，支撑梁3为双端固支梁，其两端固定于芯片外框固支端，芯片中四个敏感压阻梁4对称分布在支撑梁3两侧，且敏感压阻梁4一端与支撑梁3的凸边角连接，另一端与芯片外框固支端1连接，四个敏感压阻梁4上通过掺杂工艺形成四个压敏电阻8，四个压敏电阻8通过金属引线5相连并构成半开环的惠斯通全桥电路，四个压敏电阻8同时通过金属引线5和六个金属焊盘6连接。

本发明一种多梁式超高g值加速度传感器芯片的制备方法具有以下优点：

（1）由于多梁式超高g值传感器测量加速度的方向平行于芯片表面，在芯片表面水平方向可以利用刻蚀工艺制造不同宽度的梁，在垂直方向可以利用SOI片的器件层和基底层制造不同厚度的梁，所以本发明在结构上更加灵活，其中支撑梁用以提高传感器的刚度，从而提高了传感器的固有频率，而敏感压阻梁用以提高传感器的灵敏度，进而解决了传统压阻式加速度传感器中灵敏度与固有频率的矛盾关系。

（2）本发明支撑梁3采用双端固支梁，因此具有更高的谐振频率。

（3）本发明敏感压阻梁4上制备有压敏电阻构成的半开环惠斯通全桥，可以获得高灵敏度。

因此，本发明所述的加速度传感器芯片同时具有较高灵敏度和较高固有频率的优点，因而能有效地解决超高g值（大于15万g）环境下对高灵敏度和高谐振频率加速度测量的难题。

以量程为15万g、固有频率为300kHz的设计要求为例，利用本发明设计的加速度传感器芯片，敏感压阻梁4长×宽×厚约为70μm×5μm×2μm，支撑梁3长×宽×厚约为1500μm×150μm×400μm，保证传感器的灵敏度输出大于15mV/V，从而保证了传感器具有高量程、高灵敏度和高固有频率的特点；另外，所述四根敏感压阻梁4-1、4-2、4-3和4-4对称分布在支撑梁3两侧，与支撑梁3间隙约为10μm。

本发明芯片的工作原理为：

参照图2根据牛顿第二定律F=ma，当支撑梁3受到沿平行于传感器芯片方向的加速度a作用时，支撑梁在惯性力的作用发生变形，引起敏感压阻梁4的变形，通过支撑梁3与敏感压阻梁4的合理尺寸关系来保证敏感压阻梁4实现单纯的轴向拉力和轴向压力。根据硅的压阻效应，敏感压阻梁4的变形产生应力，导致敏感压阻梁4上压敏电阻8的阻值成比例变化，其阻值变化与其所受应力之间的关系如下：

$\frac{\mathrm{\ΔR}}{R}=\mathrm{\π\σ}$

式中：R——压敏电阻8的初始阻值；

π——P型硅在[011]晶向的压阻系数；

σ——压敏电阻8受到的轴向应力；

因此，四个压敏电阻8所构成的半开环惠斯通全桥电路失去平衡，输出一个与外部加速度a成正比的电压值，实现对加速度的测量。

本发明所能达到的主要技术指标如下：

1、测量上限值：>15万g；

2、灵敏度：>15mV/V；

3、频响：高于300kHz；

4、工作温度：-20℃～350℃；

5、精度：0.2%FS。

以上所述仅为本发明的一种实施方式，不是全部或唯一的实施方式，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。

Claims (10)

1.一种多梁式超高g值加速度传感器芯片，其特征在于：该传感器芯片采用SOI硅片制成，包括支撑梁（3），该支撑梁的两端为芯片外框固支端（1），所述支撑梁（3）沿加速度方向的尺寸小于芯片外框固支端相应的尺寸；在支撑梁（3）和芯片外框固支端（1）之间的四个角位置设置敏感压阻梁（4），四个敏感压阻梁（4）上通过掺杂工艺形成四个压敏电阻（8），四个压敏电阻（8）通过金属引线（5）构成半开环的惠斯通全桥电路，四个压敏电阻同时通过金属引线（5）和焊盘（6）连接。

2.如权利要求1所述一种多梁式超高g值加速度传感器芯片，其特征在于：所述敏感压阻梁（4）上的压敏电阻（8）均沿着[011]或

晶向布置。

3.如权利要求1所述一种多梁式超高g值加速度传感器芯片，其特征在于：所述支撑梁（3）在敏感压阻梁（4）的位置设置有三面开口的凹槽，所述敏感压阻梁缩至该凹槽内且与该凹槽的内壁之间留有空隙。

4.如权利要求1所述一种多梁式超高g值加速度传感器芯片，其特征在于：所述支撑梁（3）自上而下依次为金属引线（5）、P型重掺杂硅（9）、上层单晶硅（10）、二氧化硅埋层（11）和下层单晶硅（12），所述芯片封装在刻蚀有间隙的玻璃衬底（2）上。

5.一种权利要求1所述一种多梁式超高g值加速度传感器芯片的制备方法，其特征在于：包括以下步骤：

（1）使用体积浓度为49%的HF酸溶液清洗SOI硅片，SOI硅片为N型（100）晶面；所述SOI硅片由上层单晶硅(10)、二氧化硅埋层(11)和下层单晶硅(12)组成，其中，二氧化硅埋层(11)将上层单晶硅(10)和下层单晶硅(12)隔离开；

（2）在900℃-1200℃下进行高温氧化，在硅片正面形成二氧化硅层7，然后用P-压敏电阻板，正面光刻压敏电阻图形，去除压敏电阻区域的二氧化硅层(7)，裸露出上层单晶硅(10)，对上层单晶硅片顶部的压敏电阻区域注入剂量为3×10¹⁴cm^-2硼离子，获得压敏电阻(8)的压敏电阻区域；

（3）去除正面剩余二氧化硅层后，利用P+欧姆接触板，正面光刻形成硼离子重掺杂区，进行硼离子重掺杂，注入剂量为1.5×10¹⁶cm^-2，获得低阻的P型重掺杂硅(9)作为欧姆接触区，保证敏感压阻梁(4)上的压敏电阻(8)的欧姆连接；

（4）在欧姆接触区，利用金属引线板，正面光刻出金属引线的形状，溅射500纳米Au金属层，形成传感器芯片的金属引线(5)和焊盘(6)；

（5）利用背腔板，对SOI硅片背面进行光刻，去除压敏电阻正下方的二氧化硅埋层和下层单晶硅，形成传感器的支撑梁(3)下半部分，为保证支撑梁(3)的边沿垂直度和良好的深宽比，采用深反应离子刻蚀（DRIE）形成传感器的支撑梁(3)；

（6）对SOI硅片正面进行光刻，利用正面穿透板，在硅片正面进行感应耦合等离子体（ICP）刻蚀，释放形成完整的支撑梁(3)和四根敏感压阻梁(4)，支撑梁(3)的运动间隙由传感器的量程和过载保护能力确定，其中敏感压阻梁(4)厚度由SOI片上层单晶硅(10)的厚度决定；

（7）将芯片封装在刻蚀有间隙的玻璃衬底(2)上。

6.如权利要求5所述一种多梁式超高g值加速度传感器芯片的制备方法，其特征在于：所述步骤（2）的氧化温度为900～1200℃。

7.如权利要求5所述一种多梁式超高g值加速度传感器芯片的制备方法，其特征在于：所述步骤（2）中，对硅片顶部的压敏电阻区域注入剂量为3×10¹⁴cm^-2硼离子，获得压敏电阻的压敏电阻区域。

8.如权利要求5所述一种多梁式超高g值加速度传感器芯片的制备方法，其特征在于：所述步骤（3）中，硼离子重掺杂的注入剂量为1.5×10¹⁶cm^-2。

9.如权利要求5所述一种多梁式超高g值加速度传感器芯片的制备方法，其特征在于：所述步骤（5）中的光刻采用深反应离子刻蚀以保证支撑梁边沿的垂直度和良好的深宽比。

10.如权利要求5所述一种多梁式超高g值加速度传感器芯片的制备方法，其特征在于：所述步骤（6）的刻蚀采用感应耦合等离子体刻蚀。

Images