CN103765578B - 集成电路封装 - Google Patents

集成电路封装 Download PDF

Info

Publication number
CN103765578B
CN103765578B CN201180073114.3A CN201180073114A CN103765578B CN 103765578 B CN103765578 B CN 103765578B CN 201180073114 A CN201180073114 A CN 201180073114A CN 103765578 B CN103765578 B CN 103765578B
Authority
CN
China
Prior art keywords
encapsulation
conductive layer
signal
planar waveguide
stacking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180073114.3A
Other languages
English (en)
Other versions
CN103765578A (zh
Inventor
拉尔夫·洛依特
萨韦里奥·特罗塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN103765578A publication Critical patent/CN103765578A/zh
Application granted granted Critical
Publication of CN103765578B publication Critical patent/CN103765578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

描述了包括衬底(6)和至少一个半导体管芯(26)的集成电路封装(10)。连接单元(8)可能在所述衬底(6)和所述半导体管芯(26)之间提供电连接。所述连接单元(8)包括导电层的堆叠和在彼此顶上的隔离层的堆叠。所述堆叠可能包括微带线和共面波导。所述微带线或共面波导可以是平衡‑不平衡变换器、功率分配器或定向耦合器的一部分。

Description

集成电路封装
技术领域
本发明涉及集成电路封装。
背景技术
半导体管芯通常具有多个接触焊盘，其中电信号经由该接触焊盘可以被馈送给管芯或从管芯接收。将管芯电连接到衬底的多种方法在本领域是已知的。这样的方法包括引线接合和倒装芯片接合(flip chipbonding)。对于封装，特别已知的是，在管芯的一侧上的封装内布置再分布层。再分布层用作管芯接触焊盘和衬底接触焊盘之间的接口。再分布层可以直接在管芯上堆叠。一般而言，连接单元可以被布置为管芯和衬底之间的接口。连接单元可能包括彼此在顶上堆叠的若干再分布层。
管芯也可能被称为芯片。管芯可能包含一个或多个集成电路。管芯可以被容纳在壳体中。包括壳体和在其中布置的一个或多个管芯的装配也可以被称为芯片。包括被连接到衬底的一个或多个芯片的装配被称为封装。这种封装的制造被称为打包。
一种这样的打包技术被称为再分布管芯封装(RCP)。再分布管芯封装特别地用于多种应用。可用的频率范围可以从DC超出几百千兆赫的，例如在雷达发射或接收电路中一样。RCP特别地允许多个芯片集成在一个封装中。单一的封装可能包括若干再分布层，通常多达五个再分布层。集中的无源组件的集成也是可能的。这种无源组件可能包括，例如，石英晶体、电容器、表面安装器件(SMD)。
发明内容
正如附属权利要求中所描述的，本发明提供了集成电路封装。
本发明的具体实施例在附属权利要求中被陈述。
根据下文中描述的实施例，本发明的这些或其它方面将会很明显并且被阐述。
附图说明
根据附图，仅仅通过举例的方式，本发明的进一步细节、方面和实施例将被描述。在附图中，类似的符号被用于表示相同或功能相似的元件。为了简便以及清晰，附图中的元件不一定按比例绘制。
图1示意性地显示了集成电路封装的实施例的例子。
图2示意性地显示了图1的封装的实施例的例子。
图3示意性地显示了图1的封装的连接单元的实施例的例子。
图4示意性地显示了图3的连接单元的实施例的例子。
图5示意性地显示了在图3的连接单元中集成的平衡-不平衡变换器的电路图的实施例的例子。
图6示意性地显示了提供给图5的平衡-不平衡变换器的一块平衡信号和一块由平衡-不平衡变换器输出的不平衡信号的实施例的例子。
图7示意性地显示了图6的平衡和不平衡信号的频谱的实施例的例子。
具体实施方式
由于本发明说明的实施例可能大部分是通过使用本领域所属技术人员所熟知的电子元件和电路被实施，细节不会在比上述所说明的认为具有必要的程度大的任何程度上进行解释。对本发明基本概念的理解以及认识是为了不混淆或偏离本发明所教之内容。
图1显示了集成电路封装10的横截面。封装10可以例如是再分布管芯封装。封装10可能包括衬底6、连接单元08和半导体管芯26。连接单元8可能提供了衬底6和半导体管芯26之间的电连接。连接单元8可能因此作为用于在衬底6和管芯26之间传输电信号的接口。虽然附图中只显示了一个管芯26，但是不止一个的管芯可以被布置在连接单元8上。
连接单元8可能包括一个或多个导电层的堆叠以及一个或多个隔离层的堆叠。导电层和隔离层可以以交替方式堆叠在彼此顶上。导电层是包括了在层的平面方向上延伸的至少一个导电元件的层。隔离层是用于将两个导电层彼此电隔离的层。隔离层可以由非导电(隔离)材料(例如聚合物材料)制成。隔离层可能特别地包括电介质材料。隔离层可以被一个或多个横向导体穿过。这样的横向导体可能互连由一个或多个隔离层分隔开的两个或更多个导电层。
在该例子中，衬底6可能包括，按照这种顺序，第一导电层12、第一隔离层14和第二导电层16。层12、14和16可以按照这种顺序堆叠在彼此顶上。第一导电层12可能包括接地平面。接地平面可以被用于限定集成电路封装10的接地电位。第二导电层16可能包括印刷电路板(PCB)。导电层16可具有一个或多个接触焊盘，经由所述一个或多个接触焊盘它可以被电连接到连接单元8。
连接单元8可能包括，按照这种顺序，第一导电层18、第一隔离层20、第二导电层22和第二隔离层24。这些层可以按照这种顺序堆叠在彼此顶上。在所示的例子中，管芯26被直接堆叠在第二导电层24上。
管芯26可以例如经由横向导体32(例如焊料球)被连接到衬底6的第一导电层12。横向导体32可能包括一个或多个节段，每个节段例如在堆叠方向z穿过隔离层。堆叠方向z可以垂直于连接单元8的大致平坦层的主表面。在该例子中，横向导体32可能经由连接单元8的第一导电层18的接触焊盘28和接触焊盘29，将衬底6的第一导电层12中的接地平面连接到管芯26的接触焊盘30。横向导体32的每个节段可能例如包括一个或多个焊料突起。封装10可能包括另外的横向导体(未显示)，用于互连所述的导电层中的至少两个，或用于将导电层在的一个连接到管芯26。在原理上，这些横向导体可以类似于上述的横向导体32。
第一导电层18和第二导电层22可能共同提供微带线，正如附加参考图2至图7进一步说明的。
图2显示了集成电路封装10的另一个横截面。在该例子中，管芯26和连接单元8可以被布置在共同壳体40中。第一导电层18可能包括微带导电线42、44、46。微带导电线42、44、46可以被连接到衬底6的第二导电层16。连接单元8的第二导电层22可能包括接地平面58。接地平面58可以经由横向导体32被连接到衬底6的第一导电层12。微带导电线42、44、46可以被连接到管芯26的接触焊盘30。接地平面58可以被连接到管芯26的另一个接触焊盘36。
微带导电线42、44、46和接地平面58可以彼此相对被布置，以便形成微带线。微带线42、44、46、58可以例如被用于传输高频信号。高频信号可以例如高于1千兆赫。例如，管芯26可能包括雷达发射器或雷达接收器。管芯26可以由此被布置成经由微带线42、44、46、58、衬底6以及连接到衬底6的天线(未显示)来接收或发送雷达信号。雷达信号可以例如具有大约77千兆赫的频率。
微带线42、44、46、58可以经由被布置在第二导电层22中的共面波导被连接到管芯26。通过附加参照图3至图7，这将被进一步详细进行。
图3根据图1和图2的例子，显示了连接单元8的示意顶视图。图4显示了相同连接单元8的示意底视图。第二导电层22可能包括一个或多个共面导电线，它与接地平面58一起提供共面波导。在所示的例子中，第二导电层22包括第一共面导电线50和第二共面导电线52。这两条线可以被布置成彼此大致平行，并且可以通过填充有例如空气或其它隔离材料的间隙而与围绕的接地平面58分隔开。共面导电线50、52和接地平面58可以共面，即，布置在相同平面中。共面导电线50和52以及接地平面58可能一起形成了共面波导50、52、58。在该例子中，共面导电线50、52完全被接地平面58围绕。一般而言，它们可以至少部分地被接地平面58围绕。共面波导可以例如是接地-信号-接地-信号-接地共面波导(GSGSG)。GSGSG共面波导包括两个导体(在该例子中是线52和50)，所述两个导体被设置在偏压电位的介质(在该例子中是接地平面58)围绕，但与其隔离。
层18、20、22、24的堆叠可能包括一个或多个无源单元。在该例子中，堆叠包括无源单元，所述无源单元包括微带线42、44、46、58和共面波导50、52、58。无源单元可以例如是平衡-不平衡变换器、功率分配器或定向耦合器。在所示的例子中，微带线42、44、46、58和共面波导50、52、58一起形成了平衡-不平衡变换器60，用于将平衡信号转换成不平衡信号，反之亦然。共面波导50、52、58可以被布置成携带平衡信号，而微带线42、44、46、58可以被布置成携带不平衡信号。在该例子中，共面波导50、52、58和微带线42、44、46、58彼此连接，以便将平衡信号转换成不平衡信号，或反之亦然。特别地，信号可以是射频信号，例如，雷达信号。例如，不平衡信号可以从接收天线(未显示)接收，在连接单元8中被转换成平衡信号，并进一步在管芯26中被接收器电路处理。可替换地或者额外地，平衡信号可以由管芯26中的收发器电路产生，在连接单元8中被转换成不平衡信号，并被馈送给发射天线(未显示)。
平衡-不平衡变换器60可以如下被布置。微带导电线42、44、46可能包括第一节段42和第二节段44、46。第一共面导电线50和第二共面导电线52可以在共面波导50、52、58的一端通过第一节段42以及在共面波导的相对端通过第二节段44、46彼此连接。第一节段42可能具有L/2的电长度，其中L是将要经由平衡-不平衡变换器60被传输的信号的波长。第二节段44、46可以具有L的电长度。例如，L可以分别是与第一节段和第二节段中的77千兆赫的频率相关联的波长。第二节段44、46可能包括具有L/4电长度的第三节段和具有3/4*L电长度的第四节段46。第三节段44和第四节段46在节点48彼此接触，不平衡信号在该节点处被截取或馈入。换言之，节点48可以被布置成传输不平衡信号。因而提供了“环形耦合器”(rat race coupler)的例子。
第一共面导电线50和第二共面导电线52可能分别具有第一接触点52和第二接触点54。平衡信号可以在接触点52和54被截取或馈入。第一接触点52和第二接触点54可以例如是共面导电线50和52的相应中点。在这些点上，共面导电线50、52可以被连接到管芯26。
注意，如果第一节段42被直接连接到第三节段44和微带导电线的第四节段46的时候，共面波导50、52、58可以被省略。然而，共面波导50、52、58避免了在微带导电线42、44、46和管芯26之间对直接横向导体的需要，并且可以导致衬底6和管芯26之间的非常高频率的信号的更有效传输。
图5显示了参照图3和图4所描述的平衡-不平衡变换器60的电路示意图。管芯26可能包括第一端口62和第二端口64，用于接收或传送平衡高频信号。平衡信号可以被限定为在第一端口62的电压V1(第一电压)和在第二端口64的电压V2(第二电压)之间的差值。该电压可以是时间的振荡(例如，正弦)函数。电压可能在平均值周围振荡。该平均值可以例如是接地平面58的电位。
衬底8可能包括第三端口66。第三端口66可以被布置成接收或传送不平衡信号。不平衡信号可以是在第三端口66的电压V3(第三电压)。V3可能在不同于V1和V2的平均值的平均值周围振荡。第三输出端口66可以被连接到天线。
在附图中，电压V1、V2和V3分别表示vinA、vinB和vout。
平衡-不平衡变换器60可能如下将平衡信号转换成不平衡信号。在第一端口62的电压V1和在第二端口64的电压V2相对于彼此可以相位移后180度。第一电压V1和第二电压V2可以分别经由第一连接72和第二连接74被分别传送到第一T结68和第二T结70。第一连接72和第二连接74可能具有相等的电长度。随着电压被传输到第一T结68和第二T结70，第一电压V1和第二电压V2之间的例如180度相移可能因此被保存。因此，在第一T结68的第一电压V1和在第二T结70的第二电压V2之间的相位差可以因此为180度。第一电压V1可以进一步被传输到例如由节点48所提供的第三T结。节点48在本发明中也可以被称为第三T结48。第一T结68可以经由微带导电线的第三节段44被连接到第三T结48。第二T结70可以经由微带导电线的第四节段46被连接到第三T结48。第三节段44和第四节段46可能具有不同的电长度。例如，它们的电长度可能相差了各自电信号波长L的奇数倍。在该例子中，第三节段44和第四节段46分别具有四分之一和四分之三波长的电长度。因此，第三节段44和第四节段46可能在第一电压V1和第二电压V2之间生成例如180度的相移。因此，在T结48的V1和V2的所生成的相移可以例如是零度。第三T结48可能添加第一电压V1和第二电压V2。它们的相位差例如是零度，其幅度可能会添加。组合的信号V3(第三电压)，即V1和V2之和，可以进一步从第三T结48传输到第三端口66，并进一步到发射天线。
平衡-不平衡变换器60可以反向操作，以将从在第三端口66的接收天线接收的不平衡信号变换成由第一端口62和第二端口64之间的电压差所提供的平衡信号。
第一共面导电线50(在图3和图4中显示的)可以被连接到第一T结68和第三节段44之间，而第二共面导电线52可以被连接到第二T结70和第四节段46之间。可替换地，第一和第二共面导电线50和52可以分别被集成在第一连接72和第二连接74中。
图6中的曲线通过举例的方式显示了在第一端口62和第二端口64依赖于时间的平衡信号以及在第三端口66依赖于时间的不平衡信号。平衡信号可以由第一电压V1(虚线)与第二电压V2(交叉线)提供。不平衡信号可以由第三电压V3(连续线)表示。就像在图中，第一电压V1和第二电压V2可以相位移后180度。在图中，表示不平衡信号的电压V3被显示为在零电压电平周围振荡。零电平可能对应于接地平面58的电压。一般而言，然而，电压V3可能在不同于零的平均值周围振荡。
图7通过举例的方式显示了分别说明了为平衡信号和不平衡信号而观察的频谱的曲线图。更特别地，图中通过使用对数标度显示了第一电压V1和第三电压V3的傅立叶变换。该图提及了下述观察，在该观察中从不平衡信号生成平衡信号。在这种情况下，平衡信号可能具有的谱宽度相比于不平衡输入信号的谱宽度可能有所增大。在相反的情况下，即在从不平衡信号生成平衡信号的情况下，平衡信号可能具有的谱宽度相比于不平衡信号的谱宽度可能增大。
然而，其它修改、变化和替代也是可能的。说明书和附图相应的地被认为是从说明性的而不是严格意义上来讲的。
在权利要求中，放置在括号之间的任何参考符号不得被解释为限定权利要求。单词“包括”不排除其它元件或然后在权力要求中列出的那些步骤的存在。此外，本发明所用的“a”或“an”被限定为一个或多个。并且，在权利要求中所用词语如“至少一个”以及“一个或多个”不应该被解释以暗示通过不定冠词“a”或“an”引入的其它权利要求元件限定任何其它特定权利要求。所述特定权利要求包括这些所介绍的对发明的权利元件，所述权利元件不仅仅包括这样的元件。即使当相同权利要求中包括介绍性短语“一个或多个”或“至少一个”以及不定冠词，例如“a”或“an”。使用定冠词也是如此。除非另具有说明，使用术语如“第一”以及“第二”是用于任何区分这些术语描述的元件的。因此，这些术语不一定表示时间或这些元件的其它优先次序。一些措施在相互不同权利要求中被列举的事实并不表示这些措施的组合不能被用于获取优势。

Claims (13)

1.一种集成电路封装(10)，包括：衬底(6)、一个或多个半导体管芯(26)、和连接单元(8)，所述连接单元(8)在所述衬底和所述一个或多个半导体管芯(26)之间提供电连接；所述连接单元(8)包括：一个或多个导电层的堆叠、以及以交替方式堆叠在彼此顶上的一个或多个隔离层的堆叠；所述堆叠至少包括：
第一导电层(18)，所述第一导电层(18)包括微带导电线(42、44、46)，以及
第二导电层(22)，所述第二导电层(22)包括接地平面(58)，
所述微带导电线(42、44、46)和所述接地平面(58)形成微带线(42、44、46、58)；
所述第二导电层(22)还包括一个或多个共面导电线(50、52)，所述共面导电线(50、52)和所述接地平面(58)形成共面波导(50、52、58)。
2.根据权利要求1所述的封装(10)，所述共面导电线(50、52)至少部分被所述接地平面(58)围绕。
3.根据权利要求1或2所述的封装(10)，所述堆叠包括无源单元，所述无源单元包括所述微带线(42、44、46、58)和所述共面波导(50、52、58)中的至少一个。
4.根据权利要求3所述的封装(10)，所述无源单元是平衡-不平衡变换器、功率分配器或定向耦合器。
5.根据权利要求1或2所述的封装(10)，所述共面波导(50、52、58)被布置成携带平衡信号(V1、V2)。
6.根据权利要求5所述的封装(10)，所述共面波导(50、52、58)和所述微带线(42、44、46、48)彼此连接，并且被布置成形成平衡-不平衡变换器(60)，所述平衡-不平衡变换器(60)用于将所述平衡信号(V1、V2)转换成不平衡信号(V3)，并且反之亦然。
7.根据权利要求6所述的封装(10)，所述共面导电线(50、52)包括第一共面导电线(50)和第二共面导电线(52)，所述第一共面导电线(50)和第二共面导电线(52)在所述共面波导(50、52、58)的一端处通过所述微带导电线(42、44、46)的第一节段(42)以及在所述共面波导(50、52、58)的另一端处通过所述微带导电线(42、44、46)的第二节段(44、46)彼此连接。
8.根据权利要求7所述的封装(10)，所述第一节段(42)和所述第二节段(44、46)分别具有L/2和L的电长度，L是将要经由所述平衡-不平衡变换器(60)传输的信号的波长。
9.根据权利要求8所述的封装(10)，所述第二节段(44、46)包括：在节点(48)处彼此接触的具L/4电长度的第三节段(44)和3/4*L电长度的第四节段(46)。
10.根据权利要求1、2、4、6-9中任何一项所述的封装(10)，所述第二导电层(22)被布置在所述第一导电层(18)和所述一个或多个半导体管芯(26)之间。
11.根据权利要求1、2、4、6-9中任何一项所述的封装(10)，包括一个或多个横向导体(32、38)，所述一个或多个横向导体(32、38)被布置成互连所述堆叠的分离的导电层。
12.根据权利要求1、2、4、6-9中任何一项所述的封装(10)，所述一个或多个半导体管芯(26)包括雷达接收器电路或雷达发射器电路。
13.根据权利要求1、2、4、6-9中任何一项所述的封装(10)，所述衬底(6)包括印刷电路板(12)。
CN201180073114.3A 2011-08-31 2011-08-31 集成电路封装 Active CN103765578B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2011/053811 WO2013030624A1 (en) 2011-08-31 2011-08-31 Integrated circuit package

Publications (2)

Publication Number Publication Date
CN103765578A CN103765578A (zh) 2014-04-30
CN103765578B true CN103765578B (zh) 2016-09-14

Family

ID=47755390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180073114.3A Active CN103765578B (zh) 2011-08-31 2011-08-31 集成电路封装

Country Status (3)

Country Link
US (1) US9236358B2 (zh)
CN (1) CN103765578B (zh)
WO (1) WO2013030624A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426584B1 (ko) * 2011-12-09 2014-08-06 주식회사 만도 레이더 장치 및 그 조립 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097607A (en) * 1996-11-01 2000-08-01 Via, Inc. Flexible computer system
CN101305463A (zh) * 2005-12-09 2008-11-12 英特尔公司 用于叠置的芯片级封装的微带间隔体、其制造方法、其操作方法和含有其的系统
CN101609917A (zh) * 2008-06-18 2009-12-23 中国科学院半导体研究所 应用微波光子晶体的共面波导结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936171A (ja) * 1995-07-21 1997-02-07 Sanyo Electric Co Ltd 集積回路装置
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JP2002164465A (ja) 2000-11-28 2002-06-07 Kyocera Corp 配線基板、配線ボード、それらの実装構造、ならびにマルチチップモジュール
US6678540B2 (en) * 2001-08-22 2004-01-13 Northrop Grumman Corporation Transmission line single flux quantum chip-to -chip communication with flip-chip bump transitions
JP4897451B2 (ja) * 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097607A (en) * 1996-11-01 2000-08-01 Via, Inc. Flexible computer system
CN101305463A (zh) * 2005-12-09 2008-11-12 英特尔公司 用于叠置的芯片级封装的微带间隔体、其制造方法、其操作方法和含有其的系统
CN101609917A (zh) * 2008-06-18 2009-12-23 中国科学院半导体研究所 应用微波光子晶体的共面波导结构

Also Published As

Publication number Publication date
CN103765578A (zh) 2014-04-30
US9236358B2 (en) 2016-01-12
WO2013030624A1 (en) 2013-03-07
US20140191377A1 (en) 2014-07-10

Similar Documents

Publication Publication Date Title
US9722667B2 (en) Proximity sensing using EHF signals
CN108054163B (zh) 半导体封装设备
US9431371B2 (en) Semiconductor package with a bridge interposer
CN102543965B (zh) 具有减小的rf损耗的射频封装
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
TWI606778B (zh) 具有電氣隔離且具有介電傳輸媒介的ｅｈｆ通訊
US8451581B2 (en) Passive coupler between package substrate and system board
US20130135041A1 (en) Ultra high speed signal transmission/reception
CN102576048B (zh) 用于甚高频应用的具有背腔的设备接口板
US20110254123A1 (en) Ultra high speed signal transmission/reception
KR102411667B1 (ko) 동축 상호접속부를 포함하는 통합 디바이스
CN205752476U (zh) 传输线路构件
CN109155308A (zh) 堆叠式传输线
US9568541B2 (en) Testing of semiconductor packages with integrated antennas
CN103765578B (zh) 集成电路封装
US20160322265A1 (en) Method and apparatus for detection of failures in under-fill layers in integrated circuit assemblies
CN102761314B (zh) 单晶片功率分配器及其制造方法以及单晶片功率合成器
CN102544666B (zh) 宽带非共面馈通
CN1685502B (zh) 高频信号传输构件
JP2014236053A (ja) 半導体パッケージ容器、半導体装置、電子機器
CN206575674U (zh) Pcb电路板及其贴片射频同轴器
US8872338B2 (en) Trace routing within a semiconductor package substrate
EP2387295A1 (en) IC-Package with integrated impedance matching and harmonic suppression
US8957529B2 (en) Power voltage supply apparatus for three dimensional semiconductor
US10122420B2 (en) Wireless in-chip and chip to chip communication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.