CN103731139B - 锁相回路装置 - Google Patents

Abstract

本发明公开了一种锁相回路装置，包括频率校正电路以及锁相回路电路。频率校正电路接收参考输入信号、反馈输出信号以及校正比较值。在校正周期内，频率校正电路并产生指示讯号将锁相回路装置切换至开回路以产生频率校正电压至锁相回路电路，并依据参考输入信号、反馈输出信号以及校正比较值来调整频带设定值。锁相回路装置在开回路时依据频率校正电压以及频带设定值产生反馈输出信号，当校正周期结束后，频率校正电路经由指示信号控制锁相回路装置进入为闭回路操作的正常操作周期。

Description

锁相回路装置

技术领域

本发明是有关于一种锁相回路装置，且特别是有关于一种可自动校正频率的锁相回路装置。

背景技术

随着电子科技的进步，电子产品已成为人们生活中不可获缺的工具。例如用来进行资讯交换的通信产品，透过通信产品来与外界进行资讯交换，已是人们生活中每日都必要执行的工作。

在电子通信产品中，最常见的就是锁相回路(phase lock loop,PLL)装置，锁相回路装置通常用来提供一个具有准确相位的周期性的输出信号。在现今的技术领域中，锁相回路装置所需要提供的频率越来越快，工作电压也越来越低。另外，随着应用上的多元化的需要，锁相回路装置也会被要求可以提供较大频率范围的输出信号。也因此，如何有效提供需要低操作电压、可以快速锁定的以及大频率范围的输出信号锁相回路装置为现今的设计者所要考虑的重要课题。

发明内容

本发明提出一种锁相回路装置，包括频率校正电路以及锁相回路。频率校正电路接收参考输入信号、反馈输出信号以及校正比较值。频率校正电路依据参考输入信号、反馈输出信号以及校正比较值来在校正周期中产生频率校正电压以及频带设定值。频率校正电路在校正周期中产生指示讯号给锁相回路装置使其为开回路。锁相回路耦接频率校正电路，并接收参考输入信号、频率校正电压以及指示信号。在校正周期时，锁相回路依据频率校正电压以及频带设定值产生反馈输出信号，频率校正电路利用校正比较值与参考输入信号来比较反馈输出讯号与参考输入信号的频率大小，进而调整得到最佳之校正比较值。当校正结束后，频率校正电路经由指示信号控制锁相回路装置进入正常操作周期。

在本发明之一实施例中，上述之校正周期在正常操作周期之前。

在本发明之一实施例中，上述之频率校正电路利用校正比较值与参考输入讯号产生可程式化控制之周期来对反馈输出讯号进行计数以产生计数结果。频率校正电路并比较计数结果以及校正比较值来调整频率校正电路。

在本发明之一实施例中，上述之频率校正电路包括控制电路以及电压产生电路。控制电路在可程式化控制的时间周期中对反馈输出信号进行计数以产生计数结果，并依据比较计数结果以及校正比较值来调整频带设定值。电压产生电路耦接控制电路，用以产生频率校正电压。

在本发明之一实施例中，上述之控制电路包括时序控制电路、计数器、比较器以及逻辑运算电路。时序控制电路接收输入信号以及校正比较值，依据输入信号以及校正比较值来设定计数时间周期。计数器耦接时序控制电路，接收反馈输出信号并在计数时间周期中对反馈输出信号进行计数以产生计数结果。比较器耦接计数器，比较计数结果以及校正比较值来产生比较结果。逻辑运算电路耦接比较器以及时序控制电路，依据比较结果来产生频带设定值。

在本发明之一实施例中，上述之计数时间周期的时间长度等于输入信号的周期与校正比较值的乘积。

在本发明之一实施例中，上述之逻辑运算电路包括闩锁器以及状态机电路。闩锁器耦接比较器，用以依据闩锁信号来闩锁比较结果。状态机电路耦接闩锁器以及时序控制电路，依据被闩锁的比较结果及状态机时钟脉冲信号，并透过连续近似法来调整频带设定值。

在本发明之一实施例中，上述之时序控制电路更依据输入信号以及校正比较值来产生闩锁信号以及状态机时钟脉冲信号。

在本发明之一实施例中，上述之状态机电路在频带设定值校正开始时产生指示信号控制锁相回路装置为开回路；校正结束后改变产生指示信号控制锁相回路装置为闭回路，进入正常操作周期。

在本发明之一实施例中，锁相回路装置更包括开关。开关串接在频率校正电路提供频率校正电压至锁相回路电路的路径间，其中，开关依据指示信号以导通或断开。

在本发明之一实施例中，上述之开关在校正周期中被导通，在正常操作周期中被断开。

在本发明之一实施例中，上述之锁相回路电路包括相位频率检测电路、电荷泵电路、电压控制振荡器以及除频器。相位检测电路接收输入信号、反馈输出信号以及指示信号。相位检测电路依据指示信号在正常操作周期中检测输入信号以及反馈输出信号的相位与频率差。电荷泵电路耦接相位检测电路，在正常操作周期中依据参考输入讯号与反馈输出信号的相位与频率差所产生的讯号来控制充放电电流以调整频率校正电压。电压控制振荡器耦接电荷泵电路，依据频率校正电压来产生输出信号。除频器耦接电压控制振荡器，针对输出信号进行除频以产生反馈输出信号。

在本发明之一实施例中，上述之锁相回路更包括滤波器。滤波器耦接至电荷泵电路与电压控制振荡器的耦接端点。

基于上述，本发明藉由频率校正电路在校正周期中调整频带设定值还针以对锁相回路装置的压控震荡器频带进行自动化的调整设定。频率校正电路并提供频率校正电压使锁相回路在进入正常操作周期时可以快速的锁定所要产生的输出信号的相位以及频率，如此一来可以有效提升锁相回路装置的使用效率，并且可以快速设定所要产生的输出信号的频率范围，达到多频带应用的目的。

为让本发明之上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1绘示本发明一实施例的锁相回路装置100的示意图。

图2绘示本发明另一实施例的锁相回路装置200的示意图。

图3绘示指示信号PFDEN的动作波形示意图。

图4绘示本发明实施例的输出信号的频率FVCO、频率校正电压Vctrl以及频带设定值VCON的关系图。

图5A绘示本发明实施例的控制电路211的一实施方式。

图5B绘示计数时间周期COUNT、闩锁信号LAT以及状态机时钟脉冲信号SM_CK的波形示意图。

图6绘示本发明实施例的状态机电路550的连续近似法运算的示意图。

主要元件符号说明:

100、200：锁相回路装置

110、210：频率校正电路

120、220：锁相回路电路

211：控制电路

212：电压产生电路

221：相位频率检测电路

222：电荷泵电路

223：电压控制振荡器

224：除频器

225：滤波器

510：时序控制电路

520：计数器

530：比较器

540：闩锁器

RCK：参考输入信号

FCK：反馈输出信号

CREG：校正比较值

VCON:频带设定值

Vctrl：频率校正电压

FOUT：输出信号

PFDEN：指示信号

TINI：校正周期

TOP：正常操作周期

FVCO：频率

COUNT：计数时间周期

LAT：闩锁信号

SM_CK：状态机时钟脉冲信号

COMP：比较结果

S610～S638：状态

具体实施方式

请参照图1，图1绘示本发明一实施例的锁相回路装置100的示意图。锁相回路装置100包括频率校正电路110以及锁相回路120。频率校正电路110接收参考输入信号RCK、反馈输出信号FCK以及校正比较值CREG。频率校正电路110依据参考输入信号RCK、反馈输出信号FCK以及校正比较值CREG来在校正周期中产生频率校正电压Vctrl以及频带设定值VCON。其中，频率校正电路110会利用校正比较值CREG与参考输入信号RCK来产生可程式化控制的时间周期，并在此时间周期对反馈输出信号FCK的脉波数计数，且依据比较此计数值与校正比较值CREG的大小来调整频带设定值VCON。其中，频率校正电压Vctrl可以设定成锁相回路装置100正常操作时锁定时之频率校正电压，而频带设定值VCON则可以用来调整在频率校正电压操作下所欲产生目标输出频率之最佳频带。

此外，频率校正电路110是在校正周期中进行频率校正电压Vctrl以及频带设定值VCON的产生动作，并且，当频率校正电压Vctrl以及频带设定值VCON有效被产生时，频率校正电路110透过提供指示信号PFDEN至锁相回路电路120以告知校正周期已经结束并开始进入正常操作周期。

简单来说，指示信号PFDEN可以是一个位元的逻辑信号，其中，当指示信号PFDEN等于第一逻辑准位(例如逻辑低准位)时，可以指示锁相回路装置100进入校正周期，相对的，当的指示信号PFDEN等于第二逻辑准位(例如逻辑高准位)时，可以指示锁相回路装置100进入正常操作周期。当然，上述指示信号PFDEN的逻辑准位与校正周期及正常操作周期的设定关系仅只是一个范例，并不用以限缩本发明的范畴，设计者可依据其需求变更其中的设定关系。

锁相回路电路120耦接频率校正电路110，以接收参考输入信号RCK、频率校正电压Vctrl、指示信号PFDEN以及频带设定值VCON。锁相回路电路120依据频率校正电压Vctrl以及频带设定值VCON产生反馈输出信号FCK，并依据指示信号PFDEN以在正常操作周期中依据参考输入信号RCK以及反馈输出信号FCK的相位与频率差来调整频率校正电压Vctrl，进以调整锁相回路电路120所产生的输出信号FOUT相位。而由于反馈输出信号FCK是依据输出信号FOUT进行除频所产生的，因此，在输出信号FOUT的相位被调整的状态下，反馈输出信号FCK的相位也相对的被进行调整，当反馈输出信号FCK的频率以及相位与参考输入信号RCK一致时，锁相回路装置100即进入锁定状态。

由上述的说明可以得知，锁相回路装置100可以在进入正常操作周期前的校正周期，藉由频率校正电路110来直接提供锁相回路电路120频率校正电压Vctrl以及调整目标输出频率锁定时，锁相回路电路120中的压控震荡器的频带的最佳频带设定值VCON。如此一来，锁相回路电路120在进入正常操作周期的瞬间，其所产生的输出信号FOUT的频率就会与所需要的目标输出信号的频率非常相近。因此，锁相回路装置100可以快速的完成相位及频率的锁定动作，有效提升所属系统的效率。

以下请参照图2，图2绘示本发明另一实施例的锁相回路装置200的示意图。锁相回路装置200包括频率校正电路210以及锁相回路电路220。频率校正电路210则包括控制电路211以及电压产生电路212。控制电路211设定数个由校正比较值CREG与输入参考信号RCK产生之计数时间周期，并在每个计数时间周期中对反馈输出信号FCK进行计数以产生计数结果，控制电路211并依据比较计数结果以及所接收的校正比较值CREG来调整频带设定值VCON，经过数次的调整后即得到最佳之频带设定值VCON。电压产生电路212则耦接至控制电路211并用以产生频率校正电压Vctrl。

另外，控制电路211并产生指示信号PFDEN以指示锁相回路装置200处于校正周期或是正常操作周期中。

锁相回路电路220则包括相位频率检测电路221、电荷泵电路222、电压控制振荡器223、除频器224以及滤波器225。相位频率检测电路221接收参考输入信号RCK、反馈输出信号FCK以及指示信号PFDEN。相位频率检测电路220依据指示信号PFDEN在正常操作周期中检测参考输入信号RCK以及反馈输出信号FCK的相位与频率差，并产生控制讯号来控制电荷泵电路222之充放电电流进而调整频率校正电压Vctrl。电压控制振荡器223耦接电荷泵电路222，并依据频率校正电压Vctrl以及频带设定值VCON来产生输出信号FOUT。

此外，除频器224耦接电压控制振荡器223以针对输出信号FOUT进行除频以产生反馈输出信号FCK。滤波器225则耦接至电荷泵电路222与电压控制振荡器223的耦接端点。

附带一提的，锁相回路装置200更包括开关SW1，开关SW1串接在频率校正电路210提供频率校正电压Vctrl至锁相回路220的路径间。其中，开关SW1在校正周期中被导通以供频率校正电压Vctrl至电压控制振荡器223，在正常操作周期中被断开。

请注意，本实施例中，相位频率检测电路221并接收指示信号PFDEN。当指示信号PFDEN指示锁相回路装置200进入校正周期时，相位频率检测电路221是停止工作的。相对的，当指示信号PFDEN指示锁相回路装置200进入正常工作周期时，相位检测电路221恢复正常动作。

以下请参照图3，图3绘示指示信号PFDEN的动作波形示意图。其中，在本实施例中，当指示信号PFDEN等于逻辑低准位时，锁相回路装置处于校正周期TINI，当指示信号PFDEN等于逻辑高准位时，锁相回路装置处于正常操作周期TOP。

以下并则参照图4，图4绘示本发明实施例的输出信号的频率FVCO、频率校正电压Vctrl以及频带设定值VCON的关系图。其中，图4的绘示中，频带设定值VCON是一个三位元的数位信号。频率校正电压Vctrl被设定在电压Vctrl_target值，再透过调整频带设定值VCON的设定，选择最适合目标输出信号的频率FVCO_target的频带，如图4中之频带设定值VCON等于100的频带。

以下请参照图5A，图5A绘示本发明实施例的控制电路211的一实施方式。控制电路211包括时序控制电路510、计数器520、比较器530以及逻辑运算电路。时序控制电路510接收参考输入信号RCK以及校正比较值CREG，依据参考输入信号RCK以及校正比较值CREG来设定计数时间周期COUNT。计数器520耦接时序控制电路510，计数器520接收反馈输出信号FCK并在计数时间周期COUNT中对反馈输出信号FCK进行计数以产生计数结果。比较器530耦接计数器520，并比较计数器520所产生的计数结果以及校正比较值CREG来产生比较结果。逻辑运算电路则包括闩锁器540以及状态机电路550。逻辑运算电路耦接比较器530以及时序控制电路510，并依据比较器530产生的比较结果来调整频带设定值VCON。

其中，闩锁器540用来依据闩锁信号LAT来闩锁比较结果，而状态机电路550依据被闩锁的比较结果及状态机时钟脉冲信号SM_CK，并可透过例如连续近似法来调整频带设定值VCON。闩锁信号LAT以及状态机时钟脉冲信号SM_CK皆由时序控制电路510来产生。

当然，上述关于状态机电路550也可以不需要利用连续近似法来调整频带设定值VCON，其中的连续近似法的调整方式只是一个范例，并不用以限缩本发明。

其中，频带设定值VCON可以是N个位元(N bits)之值，其中每一位元可以调整电压控制振荡器223中的电阻值。同样地，频带设定值VCON中每一位元可以调整电压控制振荡器223中的电容值或是电导值等相关参数，并不以所举之例为限。

以下请同时参照图5A以及图5B，其中，图5B绘示计数时间周期COUNT、闩锁信号LAT以及状态机时钟脉冲信号SM_CK的波形示意图。其中，计数时间周期COUNT可以利用参考输入信号RCK和校正比较值CREG来产生。具体一点来说明，计数时间周期COUNT的周期可以等于参考输入信号RCK的周期TRCK与校正比较值CREG的乘积。闩锁信号LAT则发生在每一个计数时间周期COUNT的正脉冲前，用以在计数结果重置前使闩锁器540闩锁计数结果。状态机时钟脉冲信号SM_CK的周期则可设定为等于计数时间周期COUNT的周期长度，并提供状态机电路550进行连续近似法的运算。

请参照图6，图6绘示本发明实施例的状态机电路550的连续近似法运算的示意图。其中，以三个位元的频带设定值VCON为范例，频带设定值VCON在初始状态S610被设定为等于“100”，并依据状态机时钟脉冲信号SM_CK的第一个时钟脉冲判断闩锁器540所提供的闩锁住的比较结果COMP的值，若比较结果COMP等于“1”(表示反馈输出信号FCK的频率高于参考输入信号RCK的频率)，则频带设定值VCON为“010”(状态S611)；相对的，若比较结果COMP等于“0”(表示反馈输出信号FCK的频率低于参考输入信号RCK的频率)，则调整频带设定值VCON为“110”(状态S612)。

依上述的方式类推，本实施方式经过状态机时钟脉冲信号SM_CK的三个周期后，频带设定值VCON依据比较结果COMP透过状态S621～S638的调整，就可以获得最适合的频带设定值VCON。

综上所述，本发明藉由频率校正电路在校正周期中产生频率校正电压以及频带设定值以提供给锁相回路电路，使锁相回路电路可以依据频率校正电压以及频带设定值来产生适当频率范围的输出信号。如此一来，锁相回路装置可以快速的完成参考输入信号的频率及相位的锁定动作。再者，藉由频带设定值的设定，锁相回路装置可以产生不同频率范围的输出信号，有效扩展锁相回路装置的应用范围。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，故本发明之保护范围当以本发明权利要求范围所界定者为准。

Claims (8)

1.一种锁相回路装置，其特征在于，所述的锁相回路装置包括：

一频率校正电路，接收一输入信号、一反馈输出信号以及一校正比较值，依据所述的输入信号、所述的反馈输出信号以及所述的校正比较值来在一校正周期中产生一频率校正电压以及一频带设定值，所述的频率校正电路并在所述的频率校正电压的产生动作完成后对应产生一指示信号；以及

一锁相回路电路，耦接所述的频率校正电路，接收所述的输入信号、所述的频率校正电压、所述的指示信号以及所述的频带设定值，所述的锁相回路电路依据所述的频率校正电压以及所述的频带设定值产生所述的反馈输出信号，并依据所述的指示信号以在一正常操作周期中依据所述的输入信号以及所述的反馈输出信号的相位差来调整所述的频率校正电压，进以调整所述的反馈输出信号的相位；

其中，所述的频率校正电路包括：

一控制电路，在一计数时间周期中对所述的输入信号进行计数以产生一计数结果，并依据比较所述的计数结果以及所述的校正比较值来产生所述的频带设定值，所述的控制电路并产生所述的指示信号；以及

一电压产生电路，耦接所述的控制电路，用以产生所述的频率校正电压；

其中，所述的控制电路包括：

一时序控制电路，接收所述的输入信号以及所述的校正比较值，依据所述的输入信号以及所述的校正比较值来设定所述的计数时间周期；

一计数器，耦接所述的时序控制电路，接收所述的反馈输出信号并在所述的计数时间周期中对所述的反馈输出信号进行计数以产生所述的计数结果；

一比较器，耦接所述的计数器，比较所述的计数结果以及所述的校正比较值来产生一比较结果；以及

一逻辑运算电路，耦接所述的比较器以及所述的时序控制电路，依据所述的比较结果来产生所述的频带设定值。

2.如权利要求1所述的锁相回路装置，其特征在于，所述的校正周期在所述的正常操作周期之前。

3.如权利要求1所述的锁相回路装置，其特征在于，所述的逻辑运算电路包括：

一闩锁器，耦接所述的比较器，用以依据一闩锁信号来闩锁所述的比较结果；以及

一状态机电路，耦接所述的闩锁器以及所述的时序控制电路，依据被闩锁的所述的比较结果及一状态机时钟脉冲信号，并通过连续近似法来调整所述的频带设定值。

4.如权利要求3所述的锁相回路装置，其特征在于，所述的时序控制电路更依据所述的输入信号以及所述的校正比较值来产生一闩锁信号以及一状态机时钟脉冲信号。

5.如权利要求3所述的锁相回路装置，其特征在于，所述的状态机电路在完成所述的频带设定值的调整动作后，更产生所述的指示信号。

6.如权利要求1所述的锁相回路装置，其特征在于，所述的锁相回路装置更包括：

一开关，串接在所述的频率校正电路提供所述的频率校正电压至所述的锁相回路电路的路径间，

其中，所述的开关依据所述的指示信号以导通或断开。

7.如权利要求6所述的锁相回路装置，其特征在于，所述的开关在所述的校正周期中被导通，在所述的正常操作周期中被断开。

8.如权利要求1所述的锁相回路装置，其特征在于，所述的锁相回路电路包括：

一相位检测电路，接收所述的输入信号、所述的反馈输出信号以及所述的指示信号，所述的相位检测电路依据所述的指示信号在所述的正常操作周期中检测所述的输入信号以及所述的反馈输出信号的相位差；

一电荷泵电路，耦接所述的相位检测电路，依据所述的指示信号在所述的正常操作周期中依据所述的输入信号以及所述的反馈输出信号的相位差来调整所述的频率校正电压；

一电压控制振荡器，耦接所述的电荷泵电路，依据所述的频率校正电压以及所述的频带设定值来产生一输出信号；以及

一除频器，耦接所述的电压控制振荡器，针对所述的输出信号进行除频以产生所述的反馈输出信号。