CN103731110A - 一种运算放大器电路及其实现方法 - Google Patents

一种运算放大器电路及其实现方法 Download PDF

Info

Publication number
CN103731110A
CN103731110A CN201210390266.2A CN201210390266A CN103731110A CN 103731110 A CN103731110 A CN 103731110A CN 201210390266 A CN201210390266 A CN 201210390266A CN 103731110 A CN103731110 A CN 103731110A
Authority
CN
China
Prior art keywords
voltage
circuit
amplifying circuit
clamper
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210390266.2A
Other languages
English (en)
Other versions
CN103731110B (zh
Inventor
黄雷
吕洪涛
李艳芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Suzhou Co Ltd
Original Assignee
Fairchild Semiconductor Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Suzhou Co Ltd filed Critical Fairchild Semiconductor Suzhou Co Ltd
Priority to CN201210390266.2A priority Critical patent/CN103731110B/zh
Priority to US14/052,244 priority patent/US9154086B2/en
Publication of CN103731110A publication Critical patent/CN103731110A/zh
Application granted granted Critical
Publication of CN103731110B publication Critical patent/CN103731110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/441—Protection of an amplifier being implemented by clamping means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种运算放大器电路，在运算放大器电路中放大电路的供电端串接第一电压钳位电路，在放大电路的供电电压超过放大电路正常工作所允许的电压值时，所述第一电压钳位电路钳位所述供电电压；本发明同时还公开了一种运算放大器电路的实现方法，通过本发明的方案，能够防止运算放大器的供电电压过高，避免烧毁运算放大器中放大电路的器件。

Description

一种运算放大器电路及其实现方法
技术领域
本发明涉及运算放大技术，尤其涉及一种运算放大器电路及其实现方法。
背景技术
运算放大器电路是具有一定放大倍数的电路单元，在实际电路中，运算放大器电路通常结合反馈网络共同组成某种功能模块。运算放大器电路是一个从功能角度命名的电路单元，可以由分立的器件实现，也可以在半导体芯片中实现。随着半导体技术的发展，大部分的运算放大器电路是以单芯片的形式存在。
运算放大器电路正常工作时需要外围电路提供固定的供电电压，在外围电路出现故障，导致供电电压超过正常工作值时，运算放大器电路不能正常工作，并有可能烧毁内部器件。
发明内容
为解决现有技术中的问题，本发明提供一种运算放大器电路及其实现方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供的一种运算放大器电路，该运算放大器电路包括：第一电压钳位电路和放大电路；其中，
第一电压钳位电路，串接在放大电路的供电端，配置为在放大电路的供电电压超过放大电路正常工作所允许的电压值时，钳位所述供电电压。
本发明提供的一种运算放大器电路的实现方法，该方法包括：
在运算放大器电路中放大电路的供电端串接第一电压钳位电路，在放大电路的供电电压超过放大电路正常工作所允许的电压值时，所述第一电压钳位电路钳位所述供电电压。
本发明提供的运算放大器电路及其实现方法，在运算放大器电路中放大电路的供电端串接第一电压钳位电路，在放大电路的供电电压超过放大电路正常工作所允许的电压值时，所述第一电压钳位电路钳位所述供电电压；如此，能够防止运算放大器的供电电压过高，避免烧毁运算放大器中放大电路的器件。
附图说明
图1为本发明实现的运算放大器电路的结构示意图；
图2为本发明实现的第一电压钳位电路的连接示意图；
图3为本发明实现的第一电压钳位电路的封装示意图；
图4为本发明实现的一种运算放大器电路的内部连接示意图。
具体实施方式
本发明的基本思想是：在运算放大器电路中放大电路的供电端串接第一电压钳位电路，在放大电路的供电电压超过放大电路正常工作所允许的电压值时，所述第一电压钳位电路钳位所述供电电压。
下面通过附图及具体实施例对本发明做进一步的详细说明。
本发明实现一种运算放大器电路，如图1所示，该运算放大器电路包括：第一电压钳位电路11和放大电路12；其中，
第一电压钳位电路11，串接在放大电路12的供电端，配置为在放大电路12的供电电压VCC超过放大电路12正常工作所允许的电压值时，钳位所述供电电压VCC；
所述第一电压钳位电路11，具体配置为接入第一钳位控制电压CP1，在放大电路12的供电电压VCC超过放大电路12正常工作所允许的电压值时，通过第一钳位控制电压CP1钳位所述供电电压VCC；所述第一钳位控制电压CP1一般由外围电路提供，为放大电路12正常工作时允许的供电电压VCC的最大值；
所述第一电压钳位电路11，如图2所示，包括：第一N型金属氧化物半导体场效应晶体管(NMOS)N11和第一P型金属氧化物半导体场效应晶体管(PMOS)P11，其中，所述第一NMOS N11与第一PMOS P11共源共栅连接，所述第一NMOS N11与第一PMOS P11的栅极均接入第一钳位控制电压CP1，所述第一NMOS N11与第一PMOS P11的源极作为输出端VOUT连接放大电路12的供电端，所述第一NMOS N11的漏极接入供电电压VCC，所述第一PMOSP11的漏极可以作为接地端直接接地GND，也可以串联第二NMOS N12和第三NMOS N13后接地GND；
所述第一钳位控制电压CP1一般由外围电路提供，为放大电路12正常工作时的供电电压VCC的最大值；
当所述供电电压VCC不大于第一钳位控制电压CP1时，所述第一NMOS
N11导通，所述第一PMOS P11截止，输出端VOUT输出供电电压VCC；当所述供电电压VCC大于第一钳位控制电压CP1时，所述第一NMOS N11与第一PMOS P11不同时导通，输出端VOUT输出电压在第一钳位控制电压CP1减去第一NMOS N11的导通电压Vthn和第一钳位控制电压CP1加上第一PMOS P11的导通电压Vthp之间。
该运算放大器电路还包括：第二电压钳位电路13和/或第三电压钳位电路14；其中，
第二电压钳位电路13，至少有一个，串接在放大电路12的输入端，配置为在放大电路12的输入电压超过放大电路12允许输入的电压值时，钳位所述输入电压；
所述第二电压钳位电路13，具体配置为接入第二钳位控制电压，在放大电路12的输入电压超过放大电路12允许输入的电压值时，通过第二钳位控制电压钳位所述输入电压；所述第二钳位控制电压一般由外围电路提供，为放大电路12允许的输入电压的最大值；
第三电压钳位电路14，串接在放大电路12的输出端，配置为在放大电路12的输出电压超过放大电路12允许输出的电压值时，钳位所述输出电压；
所述第三电压钳位电路14，具体配置为接入第三钳位控制电压，在放大电路12的输出电压超过放大电路12允许输出的电压值时，通过第三钳位控制电压钳位所述输出电压；所述第三钳位控制电压一般由外围电路提供，为放大电路允许的输出电压的最大值；
所述第二电压钳位电路13的结构与所述第一电压钳位电路11相同，所述第二电压钳位电路13只是将述第一电压钳位电路11中接入供电电压改为接入输入电压，接入第一钳位控制电压改为接入第二钳位控制电压，输出端连接放大电路12的输入端；
所述第二钳位控制电压可以与第一钳位控制电压相同，也可以不同，根据具体电路需要进行设置；
所述第三电压钳位电路14的结构与所述第一电压钳位电路11相同，所述第三电压钳位电路14只是将述第一电压钳位电路11中接入供电电压改为接入输出电压，接入第一钳位控制电压改为接入第三钳位控制电压，输出端作为放大电路12的输出端；
所述第二钳位控制电压可以与第一钳位控制电压相同，也可以不同，根据具体电路需要进行设置。
这里，所述放大电路12是具有放大功能的电路单元，包括：通用运算放大电路、高输入阻抗差分放大电路、高压运算放大电路等；所述放大电路12中包括提供偏置电流的偏置电路，所述偏置电路包括电流镜电路和串叠式电路，所述电流镜电路由两个以上NMOS构成，各NMOS为高压NMOS。
图3为上述第一电压钳位电路11、或第二电压钳位电路13、或第三电压钳位电路14的封装图，包括接入钳位控制电压的VCLAMP引脚、接入被钳位电压的VIN引脚、用于接地的PWRN引脚和用于输出的VOUT引脚，其中，所述接入钳位控制电压的VCLAMP引脚可以接入第一钳位控制电压、或第二钳位控制电压、或第三钳位控制电压等，所述接入被钳位电压的VIN引脚可以接入供电电压VCC、或放大电路12的输入电压、或放大电路12的输出电压等需要被钳位的电压。
图4所示为本发明实现的一种运算放大器电路，该运算放大器电路由第一电压钳位电路11、两个第二电压钳位电路13A和13B、第三电压钳位电路14和放大电路12构成，其中，第一电压钳位电路11、两个第二电压钳位电路13A和13B、第三电压钳位电路14的封装图与图3所示相同，第一电压钳位电路11接入的第一钳位控制电压与两个第二电压钳位电路13A和13B接入的第二钳位控制电压相同，均在VCLAMP引脚接入电压CP，所述第一电压钳位电路11的VIN引脚通过电阻R11接入供电电压VCC，PWRN引脚接地GND；所述两个第二电压钳位电路13A和13B的VIN引脚分别接入传送给放大电路12的正输入电压Vinm和负输入电压Vinp，PWRN引脚接地GND，VOUT引脚分别连接放大电路12的正输入端和负输入端；所述第三电压钳位电路14的VIN引脚接入放大电路12的输出电压，VCLAMP引脚接入第三钳位控制电压CP mid2，VOUT引脚作为放大电路12的输出端，PWRN引脚接地GND；
所述放大电路12包括：第二PMOS P12、第三PMOS P13、第四PMOS P14、第五PMOS P15、第四NMOS N14、第五NMOS N15、第六NMOS N16、第七NMOS N17、第八NMOS N18、第九NMOS N19、第十NMOS N20、第十一NMOS N21；其中，第二PMOS P12、第三PMOS P13、第四PMOS P14为电流镜电路连接，第二PMOS P12、第三PMOS P13、第四PMOS P14的源极均连接第一电压钳位电路11的VOUT引脚，所述第二PMOS P12的漏极连接第四NMOS N14的漏极，所述第三PMOS P13的漏极连接第五NMOS N15的漏极；所述第四PMOS P14的漏极连接第五PMOS P15的源极，所述第四NMOS N14的栅极为放大电路12的正输入端，连接第二电压钳位电路13A的VOUT引脚，源极与第五NMOS N15的源极连接，并连接第七NMOS N17的漏极和第五PMOS P15的栅极；所述第五NMOS N15的栅极为放大电路12的负输入端，连接第二电压钳位电路13B的VOUT引脚，所述第五PMOS P15的漏极连接第三电压钳位电路14的VIN引脚；所述第六NMOS N16的漏极和栅极、以及第七NMOS N17的栅极、第八NMOS N18的栅极均接入偏置电压Vibias；所述第六NMOS N16的源极连接第九NMOS N19的漏极和栅极、以及第十一NMOSN21的栅极；所述第七NMOS N17的源极连接第十NMOS N20的漏极；所述第八NMOS N18的源极连接第十一NMOS N21的漏极，所述第八NMOS N18的漏极连接第三电压钳位电路14的VOUT引脚；所述第九NMOS N19、第十NMOS N20、第十一NMOS N21连接成串叠式电路；这里，所述第六NMOS N16、第七NMOS N17、第八NMOS N18、第九NMOS N19、第十NMOS N20、第十一NMOS N21构成偏置电路，所述第六NMOS N16、第七NMOS N17、第八NMOS N18构成偏置电路的电流镜电路，均为高压NMOS；
所述放大电路12还包括：第一二极管D11、第二二极管D12、第三二极管D13，所述第一二极管D11、第二二极管D12、第三二极管D13串接在第二PMOSP12的源极和第四NMOS N14的源极之间。
该运算放大器电路还包括第十二NMOS N22，栅极接入电压CP，漏极连接第一电压钳位电路11的VIN引脚，源极连接第一电压钳位电路11的VOUT引脚，所述第十二NMOS N22为高压NMOS。
图4所示的运算放大器电路中，所述第一电压钳位电路11用于在供电电压VCC大于电压CP时，将所述供电电压VCC钳位在电压CP左右，输出给放大电路12；所述第二电压钳位电路13A用于在正输入电压Vinm大于电压CP时，将所述正输入电压Vinm钳位在电压CP左右，输出给放大电路12的正输入端；所述第二电压钳位电路13B用于在负输入电压Vinp大于电压CP时，将所述负输入电压Vinp钳位在电压CP左右，输出给放大电路12的负输入端；所述第三电压钳位电路14用于在放大电路12的输出电压大于电压CP时，将放大电路12的输出电压钳位在电压CP左右输出。
本发明还提供一种运算放大器电路的实现方法，该方法包括：在运算放大器电路中放大电路的供电端串接第一电压钳位电路，在放大电路的供电电压超过放大电路正常工作所允许的电压值时，所述第一电压钳位电路钳位所述供电电压；
所述第一电压钳位电路钳位所述供电电压，具体为：第一钳位电路接入第一钳位控制电压，通过第一钳位控制电压钳位所述供电电压；
所述第一电压钳位电路包括共源共栅连接的第一NMOS和第一PMOS，所述第一NMOS和第一PMOS的栅极接入第一钳位控制电压，源极为输出端，并且所述第一NMOS的漏极接入供电电压；当所述供电电压不大于第一钳位控制电压时，所述第一NMOS导通，所述第一PMOS截止，输出端输出供电电压；当所述供电电压大于第一钳位控制电压时，所述第一NMOS与第一PMOS不同时导通，输出端输出电压在第一钳位控制电压减去第一NMOS的导通电压和第一钳位控制电压加上第一PMOS的导通电压之间；
所述第一钳位控制电压一般由外围电路提供，为放大电路正常工作时的供电电压的最大值；
该方法还包括：在放大电路的输入端串接第二电压钳位电路，在放大电路的输入电压超过放大电路允许输入的电压值时，所述第二电压钳位电路钳位所述输入电压；和/或，
在放大电路的输出端串接第三电压钳位电路，在放大电路的输出电压超过放大电路允许输出的电压值时，所述第三电压钳位电路钳位所述输出电压；
所述第二电压钳位电路钳位所述输入电压，具体为：所述第二电压钳位电路接入第二钳位控制电压，通过第二钳位控制电压钳位所述输入电压；
所述第三电压钳位电路钳位所述输出电压，具体为：所述第三电压钳位电路接入第三钳位控制电压，通过第三钳位控制电压钳位所述输出电压。
综上所述，本发明的运算放大器电路通过钳位电路防止运算放大器的供电电压过高，并还能够通过钳位电路防止运算放大器电路的输入电压、输出电压过高，充分保证了运算放大器电路的正常工作，所述钳位电路结构简单，设置灵活，易于实现运算放大器电路的集成。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (15)

1.一种运算放大器电路，其特征在于，该运算放大器电路包括：第一电压钳位电路和放大电路；其中，
第一电压钳位电路，串接在放大电路的供电端，配置为在放大电路的供电电压超过放大电路正常工作所允许的电压值时，钳位所述供电电压。
2.根据权利要求1所述的运算放大器电路，其特征在于，所述第一电压钳位电路，接入有第一钳位控制电压，配置为在放大电路的供电电压超过放大电路正常工作所允许的电压值时，通过第一钳位控制电压钳位所述供电电压。
3.根据权利要求2所述的运算放大器电路，其特征在于，所述第一电压钳位电路包括：第一N型金属氧化物半导体场效应晶体管(NMOS)和第一P型金属氧化物半导体场效应晶体管(PMOS)，其中，所述第一NMOS与第一PMOS共源共栅连接，所述第一NMOS与第一PMOS的栅极均接入第一钳位控制电压，所述第一NMOS与第一PMOS的源极作为输出端连接放大电路的供电端，所述第一NMOS的漏极接入供电电压，所述第一PMOS的漏极作为接地端直接接地或串联第二NMOS和第三NMOS后接地。
4.根据权利要求1、2或3所述的运算放大器电路，其特征在于，该运算放大器电路还包括：
第二电压钳位电路，串接在放大电路的输入端，配置为在放大电路的输入电压超过放大电路允许输入的电压值时，钳位所述输入电压。
5.根据权利要求1、2或3所述的运算放大器电路，其特征在于，该运算放大器电路还包括：
第三电压钳位电路，串接在放大电路的输出端，配置为在放大电路的输出电压超过放大电路允许输出的电压值时，钳位所述输出电压。
6.根据权利要求4所述的运算放大器电路，其特征在于，所述第二电压钳位电路，接入有第二钳位控制电压，配置为在放大电路的输入电压超过放大电路允许输入的电压值时，通过第二钳位控制电压钳位所述输入电压。
7.根据权利要求5所述的运算放大器电路，其特征在于，所述第三电压钳位电路，接入有第三钳位控制电压，配置为在放大电路的输出电压超过放大电路允许输出的电压值时，通过第三钳位控制电压钳位所述输出电压。
8.根据权利要求1、2或3所述的运算放大器电路，其特征在于，所述放大电路中包括提供偏置电流的偏置电路，所述偏置电路包括电流镜电路和串叠式电路，所述电流镜电路由两个以上NMOS构成，各NMOS为高压NMOS。
9.一种运算放大器电路的实现方法，其特征在于，该方法包括：
在运算放大器电路中放大电路的供电端串接第一电压钳位电路，在放大电路的供电电压超过放大电路正常工作所允许的电压值时，所述第一电压钳位电路钳位所述供电电压。
10.根据权利要求9所述的实现方法，其特征在于，所述第一电压钳位电路钳位所述供电电压为：第一钳位电路接入第一钳位控制电压，通过第一钳位控制电压钳位所述供电电压。
11.根据权利要求10所述的实现方法，其特征在于，所述第一电压钳位电路包括共源共栅连接的第一NMOS和第一PMOS，所述第一NMOS和第一PMOS的栅极接入第一钳位控制电压，源极为输出端，并且所述第一NMOS的漏极接入供电电压；当所述供电电压不大于第一钳位控制电压时，所述第一NMOS导通，所述第一PMOS截止，输出端输出供电电压；当所述供电电压大于第一钳位控制电压时，所述第一NMOS与第一PMOS不同时导通，输出端输出电压在第一钳位控制电压减去第一NMOS的导通电压和第一钳位控制电压加上第一PMOS的导通电压之间。
12.根据权利要求9所述的实现方法，其特征在于，该方法还包括：在放大电路的输入端串接第二电压钳位电路，在放大电路的输入电压超过放大电路允许输入的电压值时，所述第二电压钳位电路钳位所述输入电压。
13.根据权利要求9或12所述的实现方法，其特征在于，该方法还包括：在放大电路的输出端串接第三电压钳位电路，在放大电路的输出电压超过放大电路允许输出的电压值时，所述第三电压钳位电路钳位所述输出电压。
14.根据权利要求12所述的实现方法，其特征在于，所述第二电压钳位电路钳位所述输入电压为：所述第二电压钳位电路接入第二钳位控制电压，通过第二钳位控制电压钳位所述输入电压。
15.根据权利要求13所述的实现方法，其特征在于，所述第三电压钳位电路钳位所述输出电压为：所述第三电压钳位电路接入第三钳位控制电压，通过第三钳位控制电压钳位所述输出电压。
CN201210390266.2A 2012-10-11 2012-10-11 一种运算放大器电路及其实现方法 Active CN103731110B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210390266.2A CN103731110B (zh) 2012-10-11 2012-10-11 一种运算放大器电路及其实现方法
US14/052,244 US9154086B2 (en) 2012-10-11 2013-10-11 Operational amplifier circuit and method implementing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210390266.2A CN103731110B (zh) 2012-10-11 2012-10-11 一种运算放大器电路及其实现方法

Publications (2)

Publication Number Publication Date
CN103731110A true CN103731110A (zh) 2014-04-16
CN103731110B CN103731110B (zh) 2017-05-10

Family

ID=50455069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210390266.2A Active CN103731110B (zh) 2012-10-11 2012-10-11 一种运算放大器电路及其实现方法

Country Status (2)

Country Link
US (1) US9154086B2 (zh)
CN (1) CN103731110B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023280137A1 (zh) * 2021-07-09 2023-01-12 华为技术有限公司 跨阻放大器及跨阻放大器的控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759532A (zh) * 2003-02-19 2006-04-12 努吉拉有限公司 高效放大
US20070263420A1 (en) * 2006-05-09 2007-11-15 Satoru Nate Charging circuit
CN101800519A (zh) * 2009-02-09 2010-08-11 普诚科技股份有限公司 运算放大器及降低运算放大器的偏移电压的方法
CN102195579A (zh) * 2010-03-12 2011-09-21 马克西姆综合产品公司 一种带钳位的开关电容放大电路
CN102403968A (zh) * 2010-08-27 2012-04-04 瑞萨电子株式会社 输出电路
CN202889292U (zh) * 2012-10-11 2013-04-17 快捷半导体(苏州)有限公司 一种运算放大器电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4531173A (en) * 1983-11-02 1985-07-23 Motorola, Inc. Protective power foldback circuit for a power semiconductor
FR2744860B1 (fr) 1996-02-08 1998-04-30 Sgs Thomson Microelectronics Amplificateur de puissance a limitation de tension surelevee
US5973561A (en) 1997-06-03 1999-10-26 Texas Instruments Incorporated Differential clamp for amplifier circuits
US6509794B1 (en) 2000-08-08 2003-01-21 Fairchild Semiconductor Corporation Systems for rail-to-rail dynamically controlled amplifiers and input stages
ATE347192T1 (de) * 2003-12-12 2006-12-15 Freescale Semiconductor Inc Leistungsverstärkermodul und tdma-radio
US6995605B2 (en) * 2004-03-31 2006-02-07 Intel Corporation Resonance suppression circuit
US7863875B1 (en) 2008-04-23 2011-01-04 Fairchild Semiconductor Corporation Non-linear control techniques for improving transient response to load current step change
CN107395162B (zh) 2012-03-15 2020-05-01 飞兆半导体公司 箝位电路及箝位电压的方法
US8665021B2 (en) * 2012-07-17 2014-03-04 Analog Devices, Inc. Apparatus and methods for amplifier power supply control

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759532A (zh) * 2003-02-19 2006-04-12 努吉拉有限公司 高效放大
US20070263420A1 (en) * 2006-05-09 2007-11-15 Satoru Nate Charging circuit
CN101800519A (zh) * 2009-02-09 2010-08-11 普诚科技股份有限公司 运算放大器及降低运算放大器的偏移电压的方法
CN102195579A (zh) * 2010-03-12 2011-09-21 马克西姆综合产品公司 一种带钳位的开关电容放大电路
CN102403968A (zh) * 2010-08-27 2012-04-04 瑞萨电子株式会社 输出电路
CN202889292U (zh) * 2012-10-11 2013-04-17 快捷半导体(苏州)有限公司 一种运算放大器电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023280137A1 (zh) * 2021-07-09 2023-01-12 华为技术有限公司 跨阻放大器及跨阻放大器的控制方法

Also Published As

Publication number Publication date
US9154086B2 (en) 2015-10-06
US20140104003A1 (en) 2014-04-17
CN103731110B (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN101739054B (zh) 主动式电流限制电路及使用该电路的电源调节器
CN104423408B (zh) 稳压器
CN104393760B (zh) 具有短路保护功能的正负输出低压差调整电路
CN105717354A (zh) 一种功率检测电路及检测方法
CN103036516A (zh) 低电源电压高共模抑制比运算放大器
CN103956983B (zh) 一种具有嵌位功能的误差放大器
CN202889292U (zh) 一种运算放大器电路
CN103731110A (zh) 一种运算放大器电路及其实现方法
US8604878B2 (en) Folded cascode amplifier with an enhanced slew rate
CN101860334A (zh) 一种分隔直流交流通路的循环电流跨导运算放大器
CN104218529A (zh) 电源转换电路及电子装置
CN202331254U (zh) 设有过流保护电路模块的电流-电压转换电路
CN204651318U (zh) 一种新型esd保护电路
CN203104364U (zh) 一种低噪声放大电路及具有该电路的低噪声放大器
CN107395146B (zh) 一种恒定跨导放大器电路
CN104122971A (zh) 电源电路
CN208581212U (zh) 一款放大器负压端口保护电路
CN103546126B (zh) 一种低噪声延迟电路
CN203180852U (zh) 一种集成功率放大器级间信号耦合电路
CN103326676B (zh) 功率放大器
CN104124663A (zh) 电压保护电路
CN104638606A (zh) 电压保护电路
CN102685641A (zh) 微麦克风读出电路及读出方法
CN102244375B (zh) 一种通信电子系统的低温保护装置
CN102354243A (zh) 集成式线性稳压器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant