CN208581212U - 一款放大器负压端口保护电路 - Google Patents

Abstract

本实用新型涉及一款放大器负压端口保护电路，包括：电源负极VSS端通过两个分压电阻R3和R4接地，放大器的负极电压V‑接在两个所分压电阻R3和R4之间；电源负极VSS端与稳压二极管U1连接，并通过上拉电阻R1与电源正极VDD连接，形成稳压电路；稳压二极管U1的第二端口与通过第三个分压电阻R2连接到第一级NPN型三极管U2，此三极管的作用相当于一个非门；使能端EN与第一级与门U7连接，用以防止使能端信号波动大造成的影响，三极管U2与三极管U3的连接形成或非门电路。本实用新型具有保护负压的作用。

Description

一款放大器负压端口保护电路

技术领域

本实用新型属于射频的领域，是一种通过对放大器的电压端进行电路设计，从而对放大器的负压进行保护作用。

背景技术

MOS管的引脚不能悬空，这是由MOS管的特性决定的，MOS管输入阻抗很大(栅极与源极之间有一层氧化层)，输入阻抗大，对微弱信号的捕捉能力就很强(简单地把干扰源等效为一个理想电压源和一个内阻的串联，根据分压原理可知输入电阻越大，输入的分压越大)，所以悬空时很容易受周围信号的干扰。一般情况下，需要将低电平端口与地连接。

现在几乎所有的放大器都是由MOS管组成，因此这些放大器也具有MOS管引脚不能悬空的特性。但是在一些情况下，MOS管的低电平端口不与地相连，而是需要加负电。此时，这些放大器是由两种电压来控制，一种是负电压，另一种是正电压，并且只有在对器件的负压端口进行供电时，才能对器件进行正压加电。所以，设计一个电路来实现这种功能，即负压保护电路。

实用新型内容

本专利的目的是提供一种能够对放大器的负压端口进行保护的电路，只有在放大器件端口加入负极电压后才能加入正极电压。技术方案如下：

一款放大器负压端口保护电路，包括：

电源负极VSS端通过两个分压电阻R3和R4接地，放大器的负极电压V-接在两个所分压电阻R3和R4之间；电源负极VSS端与稳压二极管U1连接，并通过上拉电阻R1与电源正极VDD连接，形成稳压电路；稳压二极管U1的第二端口与通过第三个分压电阻R2连接到第一级NPN型三极管U2，此三极管的作用相当于一个非门；

使能端EN与第一级与门U7连接，用以防止使能端信号波动大造成的影响，第一级与门U7的输出端通过电阻R11再与第二级NPN型三极管U6连接，三极管U6的集电极通过上拉电阻R10与VDD连接，而且三极管U6的集电极同时通过电阻R9和第三级NPN型三极管U3连接，三极管U2与三极管U3的连接形成或非门电路；

三极管U2与三极管U3相连的集电极与通过上拉电阻R5连接到电源VDD连接；三极管U2的集电极与三极管U3集电极相连后通过第四个分压电阻R6连接到第四极NPN型三极管U4的基极，三极管U4的集电极通过上拉电阻R7连接到电源VDD上；所有的三极管U2、U3、U4、U6的发射极都与地连接；

三极管U4的集电极通过分压电阻R8和PMOS管U5的栅极连接，此处有一个电容C1将PMOS管U5的栅极与源极相连接，PMOS管U5源极与电源VDD连接，当V_GS<0V且满足开启电压时，此PMOS管导通，漏极输出的高电平接到放大器的正极电压V+。

附图说明

图1电路模型图

图2负压保护电路原理图

图3负压保护电路节点标记图

具体实施方式

下面结合附图和实施例对本实用新型进行说明。

电路模型如图1所示，有两部分组成，第一部分是负压保护电路，第二部分是放大器，其中负压保护电路是此专利的重要技术特征。

负压保护电路的原理图如图2所示，此图的元器件明细如表1所示，实验是在频率为4GHz-6GHz频率范围内的应用。

表1器件明细

在电路图中，负极电压VSS端与电阻(R3)第一端口连接，电阻(R3)第二端口与电阻(R4)的第一端口连接，其中电阻(R4)的第二端口与地连接，电阻(R3)与电阻(R4)构成了分压电阻，通过调整两电阻的阻值，可以在电阻(R3)第二端口处输出需要的负极电压(V-)。

负极电压VSS端与第一稳压二极管(U1)连接，并通过上拉电阻(R1)与正极电压VDD连接，形成稳压电路。稳压二极管(U1)的第二端口与一个分压电阻(R2)连接，再与第一级NPN型三极管(U2)相连接，此三极管的作用相当于一个非门。

使能端(EN)与第一级与门(U7)连接，作用是起缓冲作用，因为使能端(EN)的电压不稳定，通过与门，可以防止使能端信号波动大对后面电路造成影响。与门(U7)通过电阻(R11)再与第二级NPN型三极管(U6)连接，此时三极管(U6)的集电极通过上拉电阻(R10)与VDD连接。而且三极管(U6)的集电极同时通过电阻(R9)和第三级NPN型三极管(U3)连接。三极管(U2)与三极管(U3)的连接形成或非门电路。

三极管(U2)与三极管(U3)相连的集电极与一个上拉电阻(R5)连接，通过电阻(R5)与电源VDD连接，起到上拉电压的作用。三极管(U2)与三极管(U3)相连的集电极与分压电阻(R6)连接，然后和NPN型三极管(U4)连接。三极管(U4)的集电极通过上拉电阻(R7)连接到电源VDD上。所有的三极管(U2、U3、U4、U6)的发射极都与地相连接。

最后三极管(U4)的集电极通过分压电阻(R8)和PMOS管(U5)的栅极连接，此处有一个电容(C1)将PMOS管(U5)的栅极与源极相连接，PMOS管(U5)源极与电源VDD连接，当VGS<0V且满足开启电压时，此PMOS管导通，漏极输出高电平(V+)。

负压保护电路节点标记图如图3所示，此电路工作时的真值表如表2所示。设输入端：EN加正电时，A1逻辑电平为1，EN不加电时，A1逻辑电平为0；A2加负电时，A2逻辑电平为1，A2不加电时，A2逻辑电平为0；A3加正电时，A3逻辑电平为1，A3不加电时，A3逻辑电平为0。设输出端：G端输出负电压时，G逻辑电平为1，G端没有电压时，G逻辑电平为0；其余端口都是输出正电时，逻辑电平为1，没有电压时，逻辑电平为0。

表2电路工作时的真值表

从真值表中可以发现，A3＝0时，整个真值表表现为“*”的符号，这是因为此处电压为0V时，整个电路不能工作,此时研究电路没有意义。只有当正极电压VDD加上时，整个电路才能进行工作。当负电压VSS加上时，G端口有负压输出。只有负电压VSS和使能端EN同时加上时，H端才有正电压输出。

在整个电路工作过程中，G端没有延时，它与A1端是同步的。但是H端有延时，这是因为它与输入端A1端口和A2端口之间有多级电路，造成延时。这种设计进一步保证了G端先输出负电压，H端才能输出正电压，从而达到了保护负压的效果。

保护电路的G端与放大器的输入端V-端相连接，保护电路的H端与放大器的输入端V+端相连接。当负电压加上之后，正电压才能加上，保证了放大器正常工作。

通过用分立元器件设计出一个负压保护电路的优点：

(1)成本低，分立元器件价格便宜；

(2)如果中间级有器件损坏，方便进行拆换；

(3)使用方便，在工程中，这些分立元器件存货很多，方便搭建电路；

(4)电路结构明显，可以清楚地知道电路的走线，且适用性广泛，当电压发生变化时，只需要改变相应器件的值即可。

Claims (1)

1.一款放大器负压端口保护电路，包括：

电源负极VSS端通过两个分压电阻R3和R4接地，放大器的负极电压V-接在两个所分压电阻R3和R4之间；电源负极VSS端与稳压二极管U1连接，并通过上拉电阻R1与电源正极VDD连接，形成稳压电路；稳压二极管U1的第二端口与通过第三个分压电阻R2连接到第一级NPN型三极管U2，此三极管的作用相当于一个非门；

使能端EN与第一级与门U7连接，用以防止使能端信号波动大造成的影响，第一级与门U7的输出端通过电阻R11再与第二级NPN型三极管U6连接，三极管U6的集电极通过上拉电阻R10与VDD连接，而且三极管U6的集电极同时通过电阻R9和第三级NPN型三极管U3连接，三极管U2与三极管U3的连接形成或非门电路；

三极管U2与三极管U3相连的集电极与通过上拉电阻R5连接到电源VDD连接；三极管U2的集电极与三极管U3集电极相连后通过第四个分压电阻R6连接到第四极NPN型三极管U4的基极，三极管U4的集电极通过上拉电阻R7连接到电源VDD上；所有的三极管U2、U3、U4、U6的发射极都与地连接；

三极管U4的集电极通过分压电阻R8和PMOS管U5的栅极连接，此处有一个电容C1将PMOS管U5的栅极与源极相连接，PMOS管U5源极与电源VDD连接，当V_GS<0V且满足开启电压时，此PMOS管导通，漏极输出的高电平接到放大器的正极电压V+。