CN103715681A - 一种静电放电保护电路及显示装置 - Google Patents

一种静电放电保护电路及显示装置 Download PDF

Info

Publication number
CN103715681A
CN103715681A CN201310744254.XA CN201310744254A CN103715681A CN 103715681 A CN103715681 A CN 103715681A CN 201310744254 A CN201310744254 A CN 201310744254A CN 103715681 A CN103715681 A CN 103715681A
Authority
CN
China
Prior art keywords
film transistor
signal transmission
transmission line
electrode
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310744254.XA
Other languages
English (en)
Other versions
CN103715681B (zh
Inventor
张保侠
曹昆
宋丹娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310744254.XA priority Critical patent/CN103715681B/zh
Publication of CN103715681A publication Critical patent/CN103715681A/zh
Priority to PCT/CN2014/075686 priority patent/WO2015100882A1/zh
Application granted granted Critical
Publication of CN103715681B publication Critical patent/CN103715681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种静电放电保护电路及显示装置，涉及显示领域。所述静电放电保护电路，包括薄膜晶体管，其第一电极与待保护的第一信号传输线电连接，所述薄膜晶体管的第二电极的末端与提供保护的第二信号传输线之间间隔一保护距离，所述保护距离使得由于第一信号传输线上积累静电荷导致所述第二电极上的电压超出所述第一信号传输线上传输的电信号所处的电压区间时，所述第二电极能够通过静电击穿方式形成与所述第二信号传输线的电连接，从而通过处于导通状态的薄膜晶体管将所述第一信号传输线上的静电荷释放到所述第二信号传输线；所述第一电极为源极和漏极中的一个，所述第二电极为源极和漏极中的另一个。本发明适用于显示装置的静电放电保护。

Description

一种静电放电保护电路及显示装置
技术领域
本发明涉及显示领域，特别是一种静电放电保护电路及显示装置。
背景技术
静电放电(Electro-Static Discharge，ESD)保护电路分布于面板（Panel）的四周，是显示装置的重要组成部分，可以保证显示装置在生产、运输及工作过程中免受静电伤害。
图1为现有技术中显示装置内部阵列及周边ESD保护电路的结构示意图。参见图1所示，在正常工作时，ESD保护电路不工作；当有ESD发生时，数据（Vdata）线11或栅（Vgate）线12瞬间聚集的大量电荷会通过ESD保护电路13迅速向栅极高电平（VGH）线14或栅极低电平（VGL）线15释放。
以数据线方向的ESD保护电路为例，图2为现有技术中数据（Vdata）线11方向的ESD保护电路的结构示意图，参见图2所示，图1中的ESD保护电路13包括两个薄膜晶体管M1和M2。薄膜晶体管M1的栅极与数据线11电连接，漏极与数据线11电连接，源极与栅极高电平线14电连接；薄膜晶体管M2的栅极与栅极低电平线15电连接，漏极与栅极低电平线15电连接，源极与数据线11电连接。
在正常工作时，数据线11的电平在栅极高电平线14上的电平和栅极低电平线15上的电平之间，此时数据线11不会有电流流向栅极高电平线14或栅极低电平线15（即此时的ESD保护电路不工作）；在发生ESD时，当数据线11上瞬间有大量正电荷积累时，数据线11上的电平高于栅极高电平线14上的电平，薄膜晶体管M1反向导通，将数据线11上的正电荷释放到栅极高电平线14上；同理，当数据线11上瞬间有大量负电荷积累时，数据线11上的电平低于栅极低电平线15上的电平，薄膜晶体管M2导通，将数据线11上的负电荷释放到栅极低电平线15上，以保证显示装置内部阵列不受静电伤害。
同样的，对于栅（Vgate）线方向的ESD保护电路来说，当栅线12上有大量正电荷累积或者负电荷累积时，同样会使M1或者M2导通，使得栅线12由于M1或者M2的导通从而将栅线12中积累的正电荷或者负电荷释放到栅极高电平线14或者栅极低电平线15上，以保证显示装置内部阵列不受静电伤害。
如上所述，正常情况下ESD保护电路只在超出工作电压范围的静电进入面板（Panel）时起作用，而在像素电路的正常工作电压的范围内是不工作的。但是例外的情况下，ESD保护电路中的薄膜晶体管（TFT）由于工艺制程等一系列的原因会产生阈值电压漂移（Vth shift）的情况，在这种情况下，即使是在没有静电进入Panel，在像素电路的正常工作电压范围内，ESD保护电路也会进入工作状态，这样就会导致输入面板的信号（Vdata或Vgate）产生失真，影响画面显示效果。
发明内容
本发明实施例提供一种静电放电保护电路及显示装置，能够避免静电放电保护电路在薄膜晶体管的阈值电压漂移的情况下，与像素电路同时工作，对输入面板的信号(Vdata或Vgate)产生影响，从而保证了画面显示效果的稳定性。
为解决上述技术问题，本发明的实施例静电放电保护电路采用的技术方案为：
一种静电放电保护电路，包括薄膜晶体管，所述薄膜晶体管的第一电极与待保护的第一信号传输线电连接，所述薄膜晶体管的第二电极的末端与提供保护的第二信号传输线之间间隔一保护距离，所述保护距离使得由于第一信号传输线上积累静电荷导致所述第二电极上的电压超出所述第一信号传输线上传输的电信号所处的电压区间时，所述第二电极能够通过静电击穿方式形成与所述第二信号传输线的电连接，从而通过处于导通状态的所述薄膜晶体管将所述第一信号传输线上的静电荷释放到所述第二信号传输线。
所述第一电极为源极和漏极中的一个，所述第二电极为源极和漏极中的另一个。
可选的，所述待保护的第一信号传输线为数据线或栅线。
可选的，所述薄膜晶体管包括：第一薄膜晶体管和第二薄膜晶体管，所述第二信号传输线包括：栅极高电平线和栅极低电平线；
所述第一薄膜晶体管的栅极和漏极与所述第一信号传输线连接，所述第一薄膜晶体管的源极的末端与所述栅极高电平线之间间隔第一保护距离；
所述第二薄膜晶体管的栅极和所述栅极低电平线连接，所述第二薄膜晶体管的源极与所述第一信号传输线连接，所述第二薄膜晶体管的漏极与所述栅极低电平线之间间隔第二保护距离。
可选的，所述薄膜晶体管的第二电极具有一尖端结构。
可选的，所述尖端结构为锐角结构或者尾端变细的结构。
可选的，所述第二信号传输线具有一缺口，所述薄膜晶体管的第二电极的末端在所述第二信号传输线所在平面上的正投影的至少一部分位于所述缺口内。
可选的，所述缺口为弧型或U型缺口。
可选的，所述薄膜晶体管的第二电极的末端在所述第二信号传输线所在平面上的正投影的至少一部分位于所述第二信号传输线所在区域内部。
可选的，所述薄膜晶体管的第二电极的末端在所述第二信号传输线所在平面上的正投影位于所述第二信号传输线所在区域外部。
本发明的实施例还提供一种显示装置，包括前述任一项所述的静电放电保护电路。
本发明的上述技术方案的有益效果如下：
上述方案中，通过将静电放电保护电路的薄膜晶体管的第二电极的末端与提供保护的第二信号传输线之间间隔一保护距离，所述保护距离使得由于第一信号传输线上积累静电荷导致所述第二电极上的电压超出所述第一信号传输线上传输的电信号所处的电压区间时，所述第二电极能够通过静电击穿方式形成与所述第二信号传输线的电连接，从而通过处于导通状态的所述薄膜晶体管将所述第一信号传输线上的静电荷释放到所述第二信号传输线，保护电路才开始工作。由此能够避免静电放电保护电路在薄膜晶体管的阈值电压漂移的情况下，与像素电路同时工作，对输入面板的信号(Vdata或Vgate)产生影响，从而保证了画面显示效果的稳定性。
附图说明
图1为现有技术中显示装置内部阵列及周边ESD保护电路的结构示意图；
图2为现有技术中数据线方向的ESD保护电路的结构示意图；
图3为本发明提供的ESD保护电路的一具体实施例的电路示意图；
图4为图3所示电路的具体结构示意图；
图5为图3或图4中第一薄膜晶体管的源极与栅极高电平线连接处A的一实施例局部放大示意图或者第二薄膜晶体管的漏极与栅极低电平线连接处B的一实施例局部放大示意图；
图6为图3或图4中第一薄膜晶体管的源极与栅极高电平线连接处A，或者第二薄膜晶体管的漏极与栅极低电平线连接处B的另一实施例局部放大示意图；
图7为图3或图4中第一薄膜晶体管的源极与栅极高电平线连接处A，或者第二薄膜晶体管的漏极与栅极低电平线连接处B的又一实施例局部放大示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例提供一种静电放电保护电路，包括薄膜晶体管，所述薄膜晶体管的第一电极与待保护的第一信号传输线电连接，所述薄膜晶体管的第二电极的末端与提供保护的第二信号传输线之间间隔一保护距离，所述保护距离使得由于第一信号传输线上积累静电荷导致所述第二电极上的电压超出所述第一信号传输线上传输的电信号所处的电压区间时，所述第二电极能够通过静电击穿方式形成与所述第二信号传输线的电连接，从而通过处于导通状态的所述薄膜晶体管将所述第一信号传输线上的静电荷释放到所述第二信号传输线。
所述第一电极为源极和漏极中的一个，所述第二电极为源极和漏极中的另一个。
其中，上述待保护的第一信号传输线为数据线或栅线。
本发明具体实施例中，上述的静电放电保护电路具备如下的特征：
1、放电端与提供保护的信号传输线之间间隔一保护距离，因此，待保护的信号传输线正常工作时，由于保护距离的存在，无法导通待保护的信号传输线和提供保护的信号传输线，ESD保护电路不导通，因此提供保护的信号传输线上的信号不会对待保护的信号传输线上的信号产生影响。不会产生现有技术中由于在待保护的信号传输线正常工作时，静电保护电路与像素电路同时工作，使输入面板的信号失真的现象。
换句话说，本发明实施例中，由于上述保护距离的设置，即使阈值电压漂移，导致正常工作时薄膜晶体管导通，但该保护距离能够阻止第二电极与所述第二信号传输线形成电连接，静电放电保护电路不能形成回路，不能工作。进而避免静电放电保护电路在薄膜晶体管的阈值电压漂移的情况下，与像素电路同时工作，对输入面板的信号(Vdata或Vgate)产生影响，从而保证了画面显示效果的稳定性。
2、放电端与提供保护的信号传输线之间间隔一保护距离，当待保护的信号传输线由于积累静电荷导致放电端的电压超出所述第一信号传输线上传输的电信号所处的电压区间时，放电端能够通过静电击穿方式形成与提供保护的信号传输线的电连接，将静电荷释放到提供保护的第二信号传输线。
也就是说，本发明实施例的保护有两层含义：
1、在正常状态下，保护待保护的信号传输线的信号不受影响；
2、在ESD发生时，放电端能够通过静电击穿方式形成与提供保护的信号传输线的电连接，将静电荷释放到提供保护的第二信号传输线，对待保护的信号传输线形成保护。
在本发明的具体实施例中，该静电放电保护电路可以单独用于正性静电的保护，也可以单独用于负性静电的保护，但考虑到一般情况下，正负静电的情形都会存在，因此，本发明实施例也可以同时用于正性静电和负性静电的保护。下面对同时用于正性静电和负性静电的保护的一种具体实现方式说明如下。
同时用于正性静电和负性静电的保护时，如图3和4所示，上述薄膜晶体管包括：第一薄膜晶体管M1和第二薄膜晶体管M2，所述第二信号传输线包括：栅极高电平线14和栅极低电平线15；
所述第一薄膜晶体管M1的栅极和漏极与所述第一信号传输线（数据线11或者栅线12）连接，所述第一薄膜晶体管M1的源极的末端与所述栅极高电平线14之间间隔第一保护距离；
所述第二薄膜晶体管M2的栅极和所述栅极低电平线15连接，所述第二薄膜晶体管M2的源极与所述第一信号传输线（数据线11或者栅线12）连接，所述第二薄膜晶体管M2的漏极与所述栅极低电平线15之间间隔第二保护距离。
上述的结构形式下，当产生正性静电导致第一薄膜晶体管M1的源极末端上的电压超出第一信号传输线上传输的电信号所处电压区间的上限时，第一薄膜晶体管M1导通，此时第一薄膜晶体管M1的源极末端才能通过静电击穿方式形成与栅极高电平线14之间的电连接，将静电释放到栅极高电平线14，而静电释放后，第一薄膜晶体管M1的源极末端的电压重新回到电压区间内，源极末端断开与栅极高电平线14之间的电连接。
上述的结构形式下，当产生负性静电导致第二薄膜晶体管M2的漏极末端上的电压低于第一信号传输线上传输的电信号所处电压区间的下限时，第二薄膜晶体管M2导通，此时第二薄膜晶体管M2的漏极末端才能通过静电击穿方式形成与栅极低电平线15之间的电连接，将静电释放到栅极高电平线14，而静电释放后，第二薄膜晶体管M2的漏极末端的电压重新回到电压区间内，漏极末端断开与栅极低电平线15之间的电连接。具体的，如图4所示，本发明实施例中，所述第一薄膜晶体管M1的源极M1s的末端M1so与栅极高电平线14间隔第一保护距离，所述第二薄膜晶体管M2的漏极M2d的末端M2do与栅极低电平线15间隔第二保护距离。这样，在所述第一薄膜晶体管M1的源极与栅极高电平线14不直接接触且间隔第一保护距离的情况下，只有当数据线11或者栅线12上的超出工作电压范围的正电荷导入将第一薄膜晶体管M1打开时，第一薄膜晶体管M1的源极M1s的末端M1so累积大量正电荷，与栅极高电平线14产生静电击穿，第一薄膜晶体管M1的源极与栅极高电平线14导通，ESD保护电路才开始工作，将数据线11上或者栅线12上的正电荷释放到栅极高电平线14上；
同样的，在所述第二薄膜晶体管M2的漏极与栅极低电平线15间隔第二保护距离的情况下，只有当数据线11或者栅线12上的超出工作电压范围的负电荷导入将第二薄膜晶体管M2打开时，第二薄膜晶体管M2的漏极M2d的末端M2do累积大量负电荷，与栅极低电平线15产生静电击穿，第二薄膜晶体管M2的漏极与栅极低电平线15导通，ESD保护电路才开始工作，将数据线11或者栅线12上的负电荷释放到栅极低电平线15上，由此能够避免静电放电保护电路在薄膜晶体管的阈值电压漂移的情况下，与像素电路同时工作，对数据线11的信号或者栅线12的信号的产生的影响，从而保证了画面显示效果的稳定性。
参看图5至图7，为了便于快速并有效放电，上述保护电路中，所述薄膜晶体管的第二电极具有一尖端结构。
所述尖端结构为锐角结构或者尾端变细的结构，一种通常的结构即第二电极的末端呈针状。
具体的，所述第一薄膜晶体管M1的源极M1s的末端M1so处呈针状，和/或所述第二薄膜晶体管M2的漏极M2d的末端M2do处呈针状。
同时，为了提高放电效率，本发明实施例中，可以在所述第二信号传输线上设置一缺口，所述薄膜晶体管的第二电极的末端在所述第二信号传输线所在平面的正投影的至少一部分位于所述缺口内。
参见图5，当第二电极的末端M1so/M2do在所述第二信号传输线所在平面的正投影的至少一部分位于所述缺口内时，此时尖端结构能够向缺口的各个部分进行放电，因此提高了放电效率，加快了放电速度。
具体的，如图5所示，栅极高电平线14具有一缺口，所述第一薄膜晶体管M1的源极M1s的末端M1so呈针状，该末端M1so在所述栅极高电平线14所在平面上的正投影的至少一部分位于栅极高电平线14的缺口内；所述缺口优选呈弧形结构（如半椭圆形结构）或者呈U型结构。
上述结构下，当数据线11或者栅线12累积大量的正电荷时，此时，数据线11或者栅线12的电平已不在其工作电压范围内，所述第一薄膜晶体管M1被反向导通，第一薄膜晶体管M1的源极M1s的末端M1so通过释放数据线11或者栅线12传导过来的正电荷，与栅极高电平线14导通，ESD电路才开始工作，在数据线11或者栅线12的电平在其工作电压范围内时，ESD电路由于不能形成放电回路而不能工作。这样就避免了静电放电保护电路在薄膜晶体管的阈值电压漂移的情况下，与像素电路同时工作，对数据线11的信号或者栅线12的信号的产生的影响，从而保证了画面显示效果的稳定性。
同样的，栅极低电平线15也可以具有一缺口，所述第一薄膜晶体管M2的漏极M2d的末端M2do呈针状，该末端M2do在所述栅极低电平线15所在平面上的正投影的至少一部分位于栅极低电平线15的缺口内；所述缺口优选呈半椭圆形结构或者呈U型结构。这样，当数据线11或者栅线12累积大量的负电荷时，此时，数据线11或者栅线12的电平已不在其工作电压范围内，所述第二薄膜晶体管M2被导通，第二薄膜晶体管M2的漏极M2d的末端M2do通过静电击穿的方式释放数据线11或者栅线12传导过来的负电荷，与栅极低电平线15导通，ESD电路才开始工作，在数据线11或者栅线12的电平在其工作电压范围内时，ESD电路由于不能形成放电回路而不能工作。这样避免静电放电保护电路在薄膜晶体管的阈值电压漂移的情况下，与像素电路同时工作，对数据线11的信号或者栅线12的信号的产生的影响，从而保证了画面显示效果的稳定性。
当然，本发明实施例中，第二电极的末端与第二信号传输线也可以是其它的相对位置关系，说明如下：
如图6所示，所述薄膜晶体管的第二电极的末端在所述第二信号传输线所在平面上的正投影的至少一部分位于所述第二信号传输线所在区域内部。
具体的，第一薄膜晶体管M1的源极M1s的末端M1so呈针状，该末端M1so在栅极高电平线14所在平面的正投影的至少一部分位于所述栅极高电平线14所在区域内部；当数据线11或者栅线12上超出工作电压范围的正电荷导入将第一薄膜晶体管M1打开时，第一薄膜晶体管M1的源极M1s的末端M1so累积大量正电荷，同样与栅极高电平线14产生静电击穿，并电连接，第一薄膜晶体管M1的源极与栅极高电平线14导通，ESD保护电路才开始工作，将数据线11或者栅线12上的正电荷释放到栅极高电平线14上，当数据线11或者栅线12的电平在其工作电压范围内时，ESD电路由于不能形成放电回路而不能工作。由此能够减轻静电放电保护电路在薄膜晶体管的阈值电压漂移的情况下，与像素电路同时工作，对数据线的信号或者栅线上的信号产生的影响，从而提高了画面显示效果的稳定性。
同样的，第二薄膜晶体管M2的漏极M2d的末端M2do呈针状，该末端M2do在栅极低电平线15所在平面的正投影的至少一部分位于所述栅极低电平线15所在区域内部；当数据线11或者栅线12上超出工作电压范围的负电荷导入将第二薄膜晶体管M2打开时，第二薄膜晶体管M2的漏极M2d的末端M2do累积大量负电荷，同样与栅极高低平线15产生静电击穿，并电连接，第二薄膜晶体管M2的漏极M2d与栅极低电平线15导通，ESD保护电路才开始工作，将数据线11或者栅线12上的负电荷释放到栅极高电平线14上，当数据线11或者栅线12的电平在其工作电压范围内时，ESD电路由于不能形成放电回路而不能工作。由此能够减轻静电放电保护电路在薄膜晶体管的阈值电压漂移的情况下，与像素电路同时工作，对数据线上的信号或者栅线上的信号产生影响，从而提高了画面显示效果的稳定性。
如图7所示，在另一实施例中，可选的，所述薄膜晶体管的第二电极的末端在所述第二信号传输线所在平面的正投影位于所述第二信号传输线所在区域外部。
具体的，第一薄膜晶体管M1的源极M1s的末端M1so呈针状，该末端M1so在栅极高电平线14所在平面的正投影位于所述栅极高电平线14所在区域外部；当数据线11或者栅线12上超出工作电压范围的正电荷导入将第一薄膜晶体管M1打开时，第一薄膜晶体管M1的源极M1s的末端M1so累积大量正电荷，同样与栅极高电平线14产生静电击穿，并电连接，第一薄膜晶体管M1的源极与栅极高电平线14导通，ESD保护电路才开始工作，将数据线11上的正电荷释放到栅极高电平线14上，当数据线11或者栅线12的电平在其工作电压范围内时，ESD电路由于不能形成放电回路而不能工作。由此能够减轻静电放电保护电路在薄膜晶体管的阈值电压漂移的情况下，与像素电路同时工作，对数据线上的信号或者栅线上的信号产生的影响，从而提高了画面显示效果的稳定性。
同样的，第二薄膜晶体管M2的漏极M2d的末端M2do呈针状，该末端M2do在栅极低电平线15所在平面的正投影位于所述栅极低电平线15所在区域外部；当数据线11或者栅线12上超出工作电压范围的负电荷导入将第二薄膜晶体管M2打开时，第二薄膜晶体管M2的漏极M2d的末端M2do累积大量负电荷，同样与栅极高低平线15产生静电击穿，并电连接，第二薄膜晶体管M2的漏极M2d与栅极低电平线15导通，ESD保护电路才开始工作，将数据线11或者栅线12上的负电荷释放到栅极高电平线14上，当数据线11或者栅线12的电平在其工作电压范围内时，ESD电路由于不能形成放电回路而不能工作。由此能够减轻静电放电保护电路在薄膜晶体管的阈值电压漂移的情况下，与像素电路同时工作，对数据线上的信号或者栅线上的信号产生的影响，从而提高了画面显示效果的稳定性
通过上述的说明，本领域技术人员可以理解第二信号传输线和薄膜晶体管的第二电极之间可以以各种结构进行配合，如图5-7所示。
当存在两个晶体管时，两个晶体管各自的第二电极和各自对应的第二信号传输线之间的结构形式可以相同，如都采用图5、图6或图7所示的结构，但应当理解的是，两个晶体管各自的第二电极和各自对应的第二信号传输线之间的结构形式也可以不同，如第一个晶体管采用图5所示的结构，而第二个晶体管采用图6或图7所示的结构，在此不一一列举。
本发明一实施例还提供一种显示装置，包括前述任一实施例所述的静电放电保护电路。
该静电放电保护电路用于正负静电的同时保护时，包括第一薄膜晶体管M1和第二薄膜晶体管M2，所述第二信号传输线包括：栅极高电平线14和栅极低电平线15；
所述第一薄膜晶体管M1的栅极和漏极与所述第一信号传输线（数据线11或者栅线12）连接，所述第一薄膜晶体管M1的源极的末端与所述栅极高电平线14之间间隔第一保护距离；
所述第二薄膜晶体管M2的栅极和所述栅极低电平线15连接，所述第二薄膜晶体管M2的源极与所述第一信号传输线（数据线11或者栅线12）连接，所述第二薄膜晶体管M2的漏极与所述栅极低电平线15之间间隔第二保护距离。
这样，在所述第一薄膜晶体管M1的源极与栅极高电平线14不直接接触且具有第一保护距离的情况下，只有当超出工作电压范围的正电荷导入将第一薄膜晶体管M1打开时，第一薄膜晶体管M1的源极的末端累积大量正电荷，与栅极高电平线产生静电击穿，第一薄膜晶体管M1的源极与栅极高电平线14导通，ESD保护电路才开始工作，将数据线线11或者栅线12上的正电荷释放到栅极高电平线14上，当数据线11或者栅线12的电平在其工作电压范围内时，由于第一保护距离的存在，ESD电路不能形成放电回路而不能工作；同理，在所述第二薄膜晶体管M2的漏极与栅极低电平线15不直接接触且具有一保护距离的情况下，只有当超出工作电压范围负电荷导入将第二薄膜晶体管M2打开时，第二薄膜晶体管M2的漏极的末端累积大量负电荷，与栅极低电平线15产生静电击穿，第二薄膜晶体管M2的漏极与栅极低电平线15导通，ESD保护电路才开始工作，将数据线11或者栅线12上的负电荷释放到栅极低电平线15上，当数据线11或者栅线12的电平在其工作电压范围内时，由于第一保护距离的存在，ESD电路不能形成放电回路而不能工作。由此能够避免静电放电保护电路在薄膜晶体管的阈值电压漂移的情况下，与像素电路同时工作，对数据线上的信号或者栅线上的信号产生的影响，从而保证了画面显示效果的稳定性。本发明实施例所述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种静电放电保护电路，其特征在于，包括薄膜晶体管，所述薄膜晶体管的第一电极与待保护的第一信号传输线电连接，所述薄膜晶体管的第二电极的末端与提供保护的第二信号传输线之间间隔一保护距离，所述保护距离使得由于第一信号传输线上积累静电荷导致所述第二电极上的电压超出所述第一信号传输线上传输的电信号所处的电压区间时，所述第二电极能够通过静电击穿方式形成与所述第二信号传输线的电连接，从而通过处于导通状态的薄膜晶体管将所述第一信号传输线上的静电荷释放到所述第二信号传输线；
所述第一电极为源极和漏极中的一个，所述第二电极为源极和漏极中的另一个。
2.根据权利要求1所述的静电放电保护电路，其特征在于，所述待保护的第一信号传输线为数据线或栅线。
3.根据权利要求2所述的静电放电保护电路，其特征在于，所述薄膜晶体管包括：第一薄膜晶体管和第二薄膜晶体管，所述第二信号传输线包括：栅极高电平线和栅极低电平线；
所述第一薄膜晶体管的栅极和漏极与所述第一信号传输线连接，所述第一薄膜晶体管的源极的末端与所述栅极高电平线之间间隔第一保护距离；
所述第二薄膜晶体管的栅极和所述栅极低电平线连接，所述第二薄膜晶体管的源极与所述第一信号传输线连接，所述第二薄膜晶体管的漏极与所述栅极低电平线之间间隔第二保护距离。
4.根据权利要求1所述的静电放电保护电路，其特征在于，所述薄膜晶体管的第二电极具有一尖端结构。
5.根据权利要求4所述的静电放电保护电路，其特征在于，所述尖端结构为锐角结构或者尾端变细的结构。
6.根据权利要求1-5中任意一项所述的静电放电保护电路，其特征在于，所述第二信号传输线具有一缺口，所述薄膜晶体管的第二电极的末端在所述第二信号传输线所在平面上的正投影的至少一部分位于所述缺口内。
7.根据权利要求6所述的静电放电保护电路，其特征在于，所述缺口为弧型或U型缺口。
8.根据权利要求1-5中任意一项所述的静电放电保护电路，其特征在于，所述薄膜晶体管的第二电极的末端在所述第二信号传输线所在平面上的正投影的至少一部分位于所述第二信号传输线所在区域内部。
9.根据权利要求1-5中任意一项所述的静电放电保护电路，其特征在于，所述薄膜晶体管的第二电极的末端在所述第二信号传输线所在平面上的正投影位于所述第二信号传输线所在区域外部。
10.一种显示装置，其特征在于，包括前述权利要求1-9任一项所述的静电放电保护电路。
CN201310744254.XA 2013-12-30 2013-12-30 一种静电放电保护电路及显示装置 Active CN103715681B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310744254.XA CN103715681B (zh) 2013-12-30 2013-12-30 一种静电放电保护电路及显示装置
PCT/CN2014/075686 WO2015100882A1 (zh) 2013-12-30 2014-04-18 一种静电放电保护电路及其制造方法、显示装置及电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310744254.XA CN103715681B (zh) 2013-12-30 2013-12-30 一种静电放电保护电路及显示装置

Publications (2)

Publication Number Publication Date
CN103715681A true CN103715681A (zh) 2014-04-09
CN103715681B CN103715681B (zh) 2016-06-22

Family

ID=50408417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310744254.XA Active CN103715681B (zh) 2013-12-30 2013-12-30 一种静电放电保护电路及显示装置

Country Status (2)

Country Link
CN (1) CN103715681B (zh)
WO (1) WO2015100882A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015100882A1 (zh) * 2013-12-30 2015-07-09 京东方科技集团股份有限公司 一种静电放电保护电路及其制造方法、显示装置及电子产品
CN106338870A (zh) * 2016-11-10 2017-01-18 深圳市华星光电技术有限公司 一种静电防护电路及液晶显示器
WO2021120292A1 (zh) * 2019-12-17 2021-06-24 Tcl华星光电技术有限公司 源极驱动器及显示装置
WO2022068383A1 (zh) * 2020-09-30 2022-04-07 京东方科技集团股份有限公司 显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070146564A1 (en) * 2005-12-23 2007-06-28 Innolux Display Corp. ESD protection circuit and driving circuit for LCD
CN101399432A (zh) * 2007-09-28 2009-04-01 修谷鲁电子机器股份有限公司 电极单元和离子发生器
CN101441372A (zh) * 2007-11-23 2009-05-27 上海广电Nec液晶显示器有限公司 液晶显示器的静电放电保护装置及其制造方法
CN201828746U (zh) * 2010-09-28 2011-05-11 北京京东方光电科技有限公司 液晶显示基板和液晶显示器
CN102331644A (zh) * 2011-06-17 2012-01-25 深圳市华星光电技术有限公司 液晶显示器的静电放电保护装置
CN103268876A (zh) * 2012-09-27 2013-08-28 厦门天马微电子有限公司 静电释放保护电路、显示面板和显示装置
CN103327733A (zh) * 2013-06-28 2013-09-25 青岛歌尔声学科技有限公司 印刷电路板的静电防护方法、印刷电路板和电子产品

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715681B (zh) * 2013-12-30 2016-06-22 京东方科技集团股份有限公司 一种静电放电保护电路及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070146564A1 (en) * 2005-12-23 2007-06-28 Innolux Display Corp. ESD protection circuit and driving circuit for LCD
CN101399432A (zh) * 2007-09-28 2009-04-01 修谷鲁电子机器股份有限公司 电极单元和离子发生器
CN101441372A (zh) * 2007-11-23 2009-05-27 上海广电Nec液晶显示器有限公司 液晶显示器的静电放电保护装置及其制造方法
CN201828746U (zh) * 2010-09-28 2011-05-11 北京京东方光电科技有限公司 液晶显示基板和液晶显示器
CN102331644A (zh) * 2011-06-17 2012-01-25 深圳市华星光电技术有限公司 液晶显示器的静电放电保护装置
CN103268876A (zh) * 2012-09-27 2013-08-28 厦门天马微电子有限公司 静电释放保护电路、显示面板和显示装置
CN103327733A (zh) * 2013-06-28 2013-09-25 青岛歌尔声学科技有限公司 印刷电路板的静电防护方法、印刷电路板和电子产品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015100882A1 (zh) * 2013-12-30 2015-07-09 京东方科技集团股份有限公司 一种静电放电保护电路及其制造方法、显示装置及电子产品
CN106338870A (zh) * 2016-11-10 2017-01-18 深圳市华星光电技术有限公司 一种静电防护电路及液晶显示器
WO2021120292A1 (zh) * 2019-12-17 2021-06-24 Tcl华星光电技术有限公司 源极驱动器及显示装置
WO2022068383A1 (zh) * 2020-09-30 2022-04-07 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN103715681B (zh) 2016-06-22
WO2015100882A1 (zh) 2015-07-09

Similar Documents

Publication Publication Date Title
US9470943B2 (en) Array substrate, display panel and display device
US9946349B2 (en) Shift register, driving method, gate driving circuit and display device
US20200343270A1 (en) Array substrate and display panel
US9220161B2 (en) Array substrate and panel
CN202736443U (zh) 一种显示器、阵列基板及阵列基板的测试电路
US9225166B2 (en) Electro-static discharge protective circuit and display substrate and display device having the same
CN103227173B (zh) 阵列基板及其制造方法、显示装置
US20180233498A1 (en) Substrate and display device containing the same
CN103294251A (zh) 一种触摸屏的esd保护装置
CN105185332A (zh) 液晶显示面板及其驱动电路、制造方法
CN103944154A (zh) 一种静电保护电路及液晶显示器
CN102651547A (zh) 一种静电放电保护电路及包括该保护电路的显示装置
CN103715681B (zh) 一种静电放电保护电路及显示装置
CN109192120B (zh) 一种显示面板及显示装置
CN103515941A (zh) 静电放电保护电路、阵列基板和显示装置
CN103869516B (zh) 显示面板放电电路及显示装置
CN108269801B (zh) 静电保护电路
CN108732839B (zh) 静电防护电路、静电防护模块以及液晶显示装置
CN103199513B (zh) 静电保护电路、显示装置和静电保护方法
CN108761940B (zh) 静电防护电路、静电防护模块及液晶显示装置
EP3346327A1 (en) Array substrate and display component
CN101667727A (zh) 接口静电保护电路
US20190385998A1 (en) Esd protection circuit, display panel, and display device
CN103632644A (zh) 显示面板
KR20190002454A (ko) 보호 회로, 어레이 기판 및 디스플레이 패널

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant