CN103713171B - 一种具有延迟触发功能的示波器 - Google Patents

Abstract

本发明提供了一种具有延迟触发功能的示波器，包括：数据采样单元，用于对两路被测信号进行采样，产生第一采样数据和第二采样数据；数字比较单元，用于对第一采样数据和第二采样数据进行电平比较处理，产生第一比较信号和第二比较信号；设置单元，用于设置延迟顺序、边沿类型和延迟时间范围；触发控制单元，用于依据时钟、延迟顺序和边沿类型，由第一比较信号和第二比较信号获取两路被测信号之间的延迟时间；并在延迟时间处于延迟时间范围时，产生触发信号。本发明能够依据任意被两路测信号之间的时间关系，来实现触发，由于延迟时间是从数字化的第一比较信号和第二比较信号获取的，因此，本发明是利用了数字的方式，实现了延迟触发。

Description

一种具有延迟触发功能的示波器

技术领域

本发明涉及测试测量技术领域，特别是涉及一种具有延迟触发功能的示波器。

背景技术

示波器是一种用途十分广泛的电子测量仪器，它能把人眼看不见的电信号转换成人眼可见的波形图像，便于人们研究各种电信号的变化过程。传统的模拟示波器采用模拟电路（示波管），其电子枪向屏幕发射电子，发射的电子经聚焦形成电子束，并打到内表面涂有荧光物质的屏幕上，这样电子束打中的点就会发出光，从而描绘出波形曲线。数字存储示波器（Digital Storage oscilloscopes，DSO），简称数字示波器，是通过模数转换器把被测量信号转换为数字信息并进行存储，并利用存储的数据重建波形信号并在示波器的屏幕上进行显示。

触发是示波器的核心功能之一，所谓触发，是指按照需求设置一定的触发条件。当被测信号中的波形满足该触发条件时，示波器即时捕获该波形及其相应的部分，并显示在屏幕上。目前的数字示波器已经出现了数字触发，即，触发信号的处理以及触发方式的扩展可以由数字部分完成。

例如，中国专利CN 200710089788.8“改进型数字触发器”，公开了一种数字触发器100，该数字触发器100可用于数字示波器。参照图1，数字触发器100的数据采样单元101对被测信号a进行数据采样，获得数字化的采样数据b；数字比较单元102将采样数据b与比较电平进行比较，得到比较信号c；触发控制单元103根据用户设置的触发类型对比较信号c进行逻辑处理，在识别到触发事件时产生触发信号d；进一步，数字示波器的采样存储单元可以依据触发信号d对采样数据b进行存储，产生波形显示数据，以供波形显示单元进行波形显示。通常，数字示波器还包括连接在数据采样单元101之前的模拟前端电路，用于实现对被测信号a的偏移调整、增益控制和带宽限制等等一系列的功能，使被测信号a调理为合适的幅度范围。模拟前端电路构成数字示波器的模拟部分；数字比较单元102、触发控制单元103和采样存储单元构成数字示波器的数字部分。

一般的，触发控制单元103可用于实现多种触发类型的逻辑处理，触发类型可以是边沿触发、脉宽触发、斜率触发等等。如果是边沿触发，则在比较信号的上升沿和/或下降沿产生一触发信号；如果是脉宽触发，则在比较信号的正脉宽或负脉宽处于预设脉宽范围内时产生一触发信号；如果是斜率触发，则在比较信号的正斜率时间或负斜率时间满足预设时间范围时产生一触发信号。现有的触发类型有多种，此处不再赘述，但是，现有的示波器，均不能根据任意两路被测信号之间的时间关系，来实现触发。

发明内容

本发明所要解决的技术问题是提供一种延迟触发功能的示波器，能够依据任意被两路测信号之间的时间关系，来实现触发。

为了解决上述问题，本发明公开了一种具有延迟触发功能的示波器，包括：

数据采样单元，用于依据采样时钟，分别对两路被测信号进行采样，产生对应的第一采样数据和第二采样数据；

数字比较单元，用于分别对所述第一采样数据和第二采样数据进行电平比较处理，产生对应的第一比较信号和第二比较信号；

触发控制单元，用于依据所述第一比较信号和所述第二比较信号，产生触发信号；

采样存储单元，用于依据所述触发信号对所述第一采样数据和所述第二采样数据进行存储，产生波形显示数据；

还包括：设置单元，用于设置延迟顺序、边沿类型和延迟时间范围；

则所述触发控制单元用于依据一个时钟、所述延迟顺序和边沿类型，由所述第一比较信号和第二比较信号获取所述两路被测信号之间的延迟时间；并在所述延迟时间处于所述延迟时间范围时，产生所述触发信号。

本发明可以由所述第一比较信号和第二比较信号获取所述两路被测信号之间的延迟时间；并在所述延迟时间处于所述延迟时间范围时，产生所述触发信号，因此，能够利用任意被两路测信号之间的时间关系，来实现触发。在本发明中，由于延迟时间是从数字化的第一比较信号和第二比较信号中获取的，因此，本发明是利用了数字的方式，实现了延迟触发。本发明所提出的具有延迟触发功能的示波器，一般应用于数据分析测试中，可以适用于各种类型的被测信号，例如，可以适用于SPI的时钟和片选信号之间的延迟时间、或者数据与时钟之间的延迟时间等等，以分析不同信号之间的时序是否满足设计要求。

作为一个举例说明，在本发明实施例中，所述触发控制单元依据所述时钟、所述延迟顺序和边沿类型，获取时间顺序上相邻的、第一比较信号的第一边沿与第二比较信号的第二边沿之间的时间间隔，得到所述两路被测信号之间的延迟时间；其中，所述第一边沿为上升沿和下降沿中的一种；所述第二边沿为上升沿和下降沿中的一种。

作为一个示例，在本举例说明中，所述触发控制单元依据时钟、所述延迟顺序和边沿类型，获取时间顺序上相邻的、第一比较信号的上升沿与第二比较信号的上升沿之间的时间间隔，得到两路被测信号之间的延迟时间。

作为一个变型，在上述示例中，所述触发控制单元包括：

第一信号选择单元，用于当所述边沿类型为上升沿到上升沿的延迟时，依据所述延迟顺序选择所述第一比较信号和第二比较信号中的一个作为第一边沿信号输出；选择所述第一比较信号和第二比较信号中的另一个作为第二边沿信号输出；

延迟处理子单元，用于在所述第一边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第一脉冲信号；在所述第二边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第二脉冲信号；

延迟计数子单元，用于依据所述时钟，获取时间顺序上相邻的、第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的时间间隔，得到所述延迟时间；

延迟比较子单元，用于将所述延迟时间与所述延迟时间范围进行比较，当所述延迟时间处于所述延迟时间范围时，在所述第二脉冲信号的正脉冲的上升沿，产生所述触发信号。

作为一个示例，在本举例说明中，所述触发控制单元依据所述时钟、所述延迟顺序和边沿类型，对第一比较信号和第二比较信号中的一个进行反相处理，得到一个边沿信号，并获取时间顺序上相邻的、第一比较信号和第二比较信号中的另一个的上升沿与所述边沿信号的上升沿之间的时间间隔，得到所述两路被测信号之间的延迟时间。

作为一个变型，在上述示例中，所述触发控制单元包括：

第二信号选择单元，用于当所述边沿类型为上升沿到下降沿的延迟时，依据所述延迟顺序选择所述第一比较信号和第二比较信号中的一个，作为第一边沿信号输出，选择所述第一比较信号和第二比较信号中的另一个，并进行反相处理后作为第二边沿信号输出；当所述边沿类型为下降沿到上升沿的延迟时，依据所述延迟顺序选择所述第一比较信号和第二比较信号中的一个，并进行反相处理后作为第一边沿信号输出，选择所述第一比较信号和第二比较信号中的另一个，作为第二边沿信号输出；

延迟处理子单元，用于在所述第一边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第一脉冲信号；在所述第二边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第二脉冲信号；

延迟计数子单元，用于依据所述时钟，获取时间顺序上相邻的、第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的时间间隔，得到所述延迟时间；

延迟比较子单元，用于将所述延迟时间与所述延迟时间范围进行比较，当所述延迟时间处于所述延迟时间范围时，在所述第二脉冲信号的正脉冲的上升沿，产生所述触发信号。

作为一个示例，在本举例说明中，所述触发控制单元依据所述时钟、所述延迟顺序和边沿类型，分别对所述第一比较信号和第二比较信号进行反相处理，得到第一边沿信号和第二边沿信号，并获取时间顺序上相邻的、第一边沿信号的上升沿与第二边沿信号的上升沿之间的时间间隔，得到所述两路被测信号之间的延迟时间。

作为一个变型，在上述示例中，所述触发控制单元包括：

第三信号选择单元，用于当所述边沿类型为下降沿到下降沿的延迟时，依据所述延迟顺序选择所述第一比较信号和第二比较信号中的一个，并进行反相处理后作为第一比较信号输出；选择所述第一比较信号和第二比较信号中的另一个，并进行反相处理后作为第二比较信号输出；

延迟处理子单元，用于在所述第一边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第一脉冲信号；在所述第二边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第二脉冲信号；

延迟计数子单元，用于获取时间顺序上相邻的、第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的脉冲时间间隔，得到所述延迟时间；

延迟比较子单元，用于将所述延迟时间与所述延迟时间范围进行比较，当所述延迟时间处于所述延迟时间范围时，在所述第二脉冲信号的正脉冲的上升沿，产生所述触发信号。

通过上述三个示例，可以看出，本发明既能够实现上升沿到上升沿的触发，也能够实现上升沿到下降沿的触发、下降沿到上升沿的触发，还能够实现下降沿到下降沿的触发，触发方式多样化，可以满足不同用户的需求。

作为一个实例，所述数据采样单元产生一路第一采样数据和一路第二采样数据；所述数字比较单元产生对应的一路第一比较信号和一路第二比较信号；所述触发控制单元依据所述采样时钟、所述延迟顺序和边沿类型，由所述第一比较信号和第二比较信号获取所述两路被测信号之间的延迟时间。

所述延迟处理子单元在所述第一边沿信号的上升沿产生一个脉宽为采样时钟周期的正脉冲；在所述第二边沿信号的上升沿产生一个脉宽为采样时钟周期的正脉冲；所述延迟计数子单元依据所述采样时钟，获取时间顺序上相邻的、第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的脉冲时间间隔，得到所述延迟时间。

优选的，所述延迟计数子单元包括：

第一次数累加器，用于在所述第一脉冲信号为低电平时，对所述采样时钟的数据变化次数进行累加；在所述第二脉冲信号的正脉冲的上升沿，将累加结果作为第一计数值输出；在所述第一脉冲信号的正脉冲的上升沿，对累加结果清零复位；第一时间获取模块，用于依据采样时钟的周期，将所述第一计数值转换为所述延迟时间。

作为另一个实例，所述数据采样单元依据采样时钟，分别对两路被测信号进行采样，产生并行的n路第一采样数据、并行的n路第二采样数据和一个触发时钟；所述数字比较单元分别对所述n路第一采样数据和n路第二采样数据进行电平比较处理，产生并行的n路第一比较信号和并行的n路第二比较信号；所述触发控制单元依据所述触发时钟、所述延迟顺序和边沿类型，由所述并行的n路第一比较信号和并行的n路第二比较信号获取所述两路被测信号之间的延迟时间。

所述第一边沿信号为n路第一边沿信号；所述第二边沿信号为n路第二边沿信号；

所述延迟处理子单元针对所述n路第一边沿信号中的数据，按照采样的时间顺序查找数据变化，将数据变化“01”作为所述n路第一边沿信号的上升沿，并在所述n路第一边沿信号的上升沿产生一个脉宽为触发时钟周期的正脉冲，得到一个具有正脉冲的第一脉冲信号，以及在数据变化“01”时获取与其对应的起始时刻；同时，针对所述n路第二边沿信号中的数据，按照采样的时间顺序查找数据变化，将数据变化“01”作为所述n路第二边沿信号的上升沿，并在所述n路第二边沿信号的上升沿产生一个脉宽为触发时钟周期的正脉冲，得到一个具有正脉冲的第二脉冲信号，以及在数据变化“01”时获取与其对应的结束时刻；

所述延迟计数子单元依据所述触发时钟，获取时间顺序上相邻的、第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的脉冲时间间隔；并依据所述脉冲时间间隔、所述起始时刻、所述结束时刻，获得所述延迟时间。

优选的，所述延迟计数子单元包括：

第二次数累加器，用于在所述第一脉冲信号为低电平时，对所述触发时钟的数据变化次数进行累加；在所述第二脉冲信号的正脉冲的上升沿，将累加结果作为第二计数值输出；在所述第一脉冲信号的正脉冲的上升沿，对累加结果清零复位；

第二时间获取模块，用于依据触发时钟的周期，将所述第二计数值转换为所述第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的脉冲时间间隔；并依据所述脉冲时间间隔、所述周期起始时刻、所述周期结束时刻，获得所述延迟时间。

通过上述两个实例可以看出，本发明根据采样方式的不同，既可以针对一路第一采样数据和一路第二采样数据实现延迟触发，又可以针对多路并行的第一采样数据和多路并行的第二采样数据实现延迟触发，并且在多路并行的情况下，考虑到了起始时刻和结束时刻，获取的延迟时间精确，触发的精确度也得到了提高。

附图说明

图1是现有技术公开的一种用于数字示波器的数字触发器的结构示意图；

图2是本发明一种具有延迟触发功能的示波器实施例的结构示意图；

图3（a）是本发明触发控制单元的一种结构示意图；

图3（b）是本发明触发控制单元的又一种结构示意图；

图3（c）是本发明触发控制单元的另一种结构示意图；

图4是本发明示波器实施例中的一种信号时序示意图；

图5是本发明延迟计数子单元的一种结构示意图；

图6是本发明示波器实施例中的另一种信号时序示意图；

图7是本发明延迟计数子单元的另一种结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图2，示出了本发明一种具有延迟触发功能的示波器实施例的结构示意图，本实施例提出的示波器200，包括：

数据采样单元201，其依据采样时钟f1，分别对两路被测信号a1和a2进行采样，产生对应的第一采样数据b1和第二采样数据b2；

数字比较单元202，其分别对第一采样数据b1和第二采样数据b2进行电平比较处理，产生对应的第一比较信号c1和第二比较信号c2；

设置单元203，用于设置触发参数h，其包括延迟顺序、边沿类型和延迟时间范围；

触发控制单元204，其依据第一比较信号c1和第二比较信号c2进行触发逻辑处理，产生触发信号d；其中，当用户设置的触发类型为延迟触发时，其依据一个时钟f、所述延迟顺序和边沿类型，由第一比较信号c1和第二比较信号c2获取所述两路被测信号a1和a2之间的延迟时间；并在所述延迟时间处于所述延迟时间范围时，产生触发信号d；

采样存储单元205，其依据触发信号d对第一采样数据b1和第二采样数据b2进行存储，产生波形显示数据e。

本发明实施例所述的两路被测信号a1和a2由示波器200的通道输入至数据采样单元201中，数据采样单元201中包括至少两个模数转换器ADC，其依据时钟f以一定的采样率分别对被测信号a1和a2进行模拟到数字的转换，实现数据采样，对被测信号a1采样得到第一采样数据b1，对被测信号a2采样得到第二采样数据b2；之后，将采样得到的第一采样数据b1和第二采样数据b2传送至采样存储单元205中。一般的，在数据采样单元201之前还会有一个模拟前端电路，用于实现对被测信号a1和a2的偏移调整、增益控制和带宽限制等等一系列的功能，使被测信号a1和a2调理为合适的幅度范围，以供数据采样单元201的接收。模拟前端电路的具体实现可以采用多种设计方案，此处不在赘述。

需要说明的是，本发明的示波器200不限于两个通道，其可以具备四个通道或者更多个通道，每一个通道对应一路被测信号，数据采样单元201可以分别对多个通道的多路被测信号进行数字采样，产生与不同通道对应的采样数据；相应的，数字比较单元202分别对所述采样数据进行电平比较处理，产生与不同通道对应的比较信号，由于本发明是用于两路被测信号之间的延迟关系的触发，因此，数字比较单元202还可以包括一个通道选择器，用于选择延迟触发的数据源，即触发通道，选择与两个触发通道对应的比较信号，将其作为第一比较信号c1和第二比较信号c2输入至触发控制单元203中。

可以理解的是，对于具有逻辑分析仪的示波器，逻辑分析仪输出的两路数字信号可以直接输入到数字比较单元202中，进行电平比较处理，产生对应的第一比较信号c1和第二比较信号c2，此时，无需数据采样单元201的采样过程。

在本实施例中，数字比较单元202由至少两个数字比较器构成，分别对第一采样数据b1和第二采样数据b2进行电平比较处理。作为一个举例说明，在本发明实施例中，数字比较器可以是粘滞比较器，每一个粘滞比较器可以是8bit比较精度，用户可以设置比较电平及粘滞范围，用以减少信号噪声带来的影响。比较电平和粘滞范围组合后可以得到两个物理比较电平，称为上电平和下电平。以第一采样数据b1的电平比较处理为例，如果粘滞比较器输入的第一采样数据b1（8bit）大于上电平，则粘滞比较器输出逻辑“1”（1bit）；如果输入的第一采样数据b1小于下电平，则粘滞比较器输出逻辑“0”（1bit）。作为另一个举例说明，在本发明实施例中，数字比较器可以是普通比较器，其具有一个比较电平，如果输入数字比较器的第一采样数据b1大于所述比较电平，则数字比较器输出逻辑“1”；如果输入数字比较器的第一采样数据b1小于所述比较电平，则数字比较器输出逻辑“0”。第二采样数据b2的电平比较处理方法与第一采样数据b1类似。可以看出，第一比较信号c1和第二比较信号c2均是由数据“1”和数据“0”构成的高低电平信号。结合图4，可以看到正弦波形的被测信号a1通过采样和电平比较处理后，得到由数据“1”和数据“0”构成的具有高低电平的第一比较信号c1，第一比较信号c1由数据“0”到数据“1”跳变时，形成第一比较信号c1的上升沿；第一比较信号c1由数据“1”到数据“0”跳变时，形成第一比较信号c1的下降沿。如图4所示，在第一比较信号c1中，x标示出上升沿的位置，y标示出下降沿的位置。由被测信号a2得到第二比较信号c2的过程与获得第一比较信号c1的过程类似，可相互参见，此处不再赘述。

在本发明实施例中，设置单元203用于设置触发条件，其包括延迟顺序、边沿类型和延迟时间范围。由于延迟时间是有关于两路被测信号a1和a2之间的延迟时间，因此，需要设置延迟顺序，用以确定获取延时时间所采用的被测信号a1和a2的先后顺序，延迟顺序可以是被测信号a1到被测信号a2的延迟，或者是被测信号a2到被测信号a1的延迟。由于延迟时间是由第一比较信号c1和第二比较信号c2的边沿确定的，因此，还需要设置边沿类型，其可以是上升沿到上升沿的延迟，也可以是上升沿到下降沿的延迟，也可以是下降沿到上升沿的延迟，还可以是下降沿到下降沿的延迟。可以理解的是，针对边沿类型的设置方法，可以仅单独设置与被测信号a1对应的边沿是上升沿还是下降沿，仅单独设置与被测信号a2对应的边沿是上升沿还是下降沿，根据延迟顺序确定具体是哪一种边沿到哪一种边沿的延迟。另外，设置单元203还需要设置延迟时间范围，用以和触发控制单元204所获取的延迟时间进行比较，根据比较结果产生触发信号d。

作为一个举例说明，在本发明实施例中，设置单元203可以包括显示模块、用户输入接口和参数设置模块，其中，显示模块展现延迟顺序和边沿类型的候选项；用户输入接口接收用户针对所述候选项的选择信息；参数设置模块根据所述选择信息设置延迟顺序和边沿类型。用户输入接口还可以接收用户输入的至少一个时间阈值和时间范围模式，一般的，最多设置两个时间阈值，则参数设置模块根据所述时间阈值和时间范围模式自动生成所述延迟时间范围。所述时间范围模式为：大于一个时间阈值、小于一个时间阈值、小于一个时间阈值或大于另一个时间阈值、或者大于一个时间阈值且小于另一个时间阈值。可以看出，用户所输入的一个或者两个时间阈值，即为延迟时间范围的端点值。可以理解的是，前面所述的比较电平、粘滞范围，也是由设置单元203所设置的。作为另一个举例说明，在本发明实施例中，用户可以不通过用户输入接口输入延迟顺序、边沿类型和延迟时间范围，当启动延迟触发功能时，设置单元203直接依据系统默认值对延迟顺序、边沿类型和延迟时间范围中的至少一个进行默认配置。

在本发明实施例中，数字比较单元202、触发控制单元203和采样存储单元205可由FPGA构成，触发控制单元203根据设置的触发类型和触发条件，对第一比较信号c1和第二比较信号c2中的至少一个执行触发判断、解码等触发逻辑处理，例如，执行脉宽计算、边沿判决、或者各种协议解码（如RS232、SPI、CAN解码）等，当判断满足触发条件时，产生触发信号d，用于采样存储单元204对采样数据b进行存储。当用户选择的触发类型为延迟触发时，触发控制单元203依据所述延迟顺序和边沿类型，由第一比较信号c1和第二比较信号c2获取被测信号a1和a2之间的延迟时间，在所述延迟时间处于所述延迟时间范围时，产生触发信号d。

在本发明实施例中，可以由第一比较信号c1和第二比较信号c2获取两路被测信号a1和a2之间的延迟时间；并在所述延迟时间处于延迟时间范围时产生所述触发信号，因此，能够利用任意被两路测信号之间的时间关系，来实现触发。由于延迟时间是从数字化的第一比较信号c1和第二比较信号c2中获取的，因此，本发明是利用了数字的方式，实现了延迟触发。本发明实施例所提出的具有延迟触发功能的示波器，一般应用于数据分析测试中，可以适用于各种类型的被测信号，例如，可以适用于SPI的时钟和片选信号之间的延迟时间、或者数据与时钟之间的延迟时间等等，以分析不同信号之间的时序是否满足设计要求。

作为一个举例说明，在本发明实施例中，触发控制单元204依据时钟f、所述延迟顺序和边沿类型，获取时间顺序上相邻的第一比较信号c1的第一边沿与第二比较信号c2的第二边沿之间的时间间隔，得到所述两路被测信号之间的延迟时间；其中，所述第一边沿为上升沿和下降沿中的一种；所述第二边沿为上升沿和下降沿中的一种。

在本举例说明中，触发控制单元204根据所述延迟顺序，确定比较信号边沿的先后顺序，如果延迟顺序是被测信号a1到被测信号a2的延迟，则获取第一比较信号c1的第一边沿到第二比较信号c2的第二边沿之间的时间间隔（第一边沿在第二边沿之前）；如果延迟顺序是被测信号a2到被测信号a1的延迟，则获取第二比较信号c2的第二边沿到第一比较信号c1的第一边沿之间的时间间隔（第二边沿在第一边沿之前）。同时，触发控制单元204根据边沿类型，确定第一边沿是上升沿还是下降沿，确定第二边沿是上升沿还是下降沿。其中，第一边沿和第二边沿是在时间顺序上相邻的两个边沿。触发控制单元204依据时钟f进行时间计算，获取第一边沿与第二边沿之间的时间间隔，将该时间间隔作为所述两路被测信号a1和a2之间的延迟时间。

作为一个示例，在本举例说明中，当设置的延迟边沿为上升沿到上升沿的延迟时，触发控制单元204获取时间顺序上相邻的、第一比较信号c1的第一边沿与第二比较信号c2的第二边沿之间的时间间隔具体为：依据时钟f、所述延迟顺序和边沿类型，获取时间顺序上相邻的、第一比较信号的上升沿与第二比较信号c2的上升沿之间的时间间隔，得到两路被测信号a1和a2之间的延迟时间。在本示例中，触发控制单元204直接将第一比较信号c1的上升沿和第二比较信号c2的上升沿之间的时间间隔作为延迟时间。

作为一个变型，如图3（a）所示，在上述示例中，触发控制单元204包括：

第一信号选择单元301，用于当边沿类型h1为上升沿到上升沿的延迟时，依据延迟顺序h2选择第一比较信号c1和第二比较信号c2中的一个作为第一边沿信号g1输出；选择第一比较信号c1和第二比较信号c2中的另一个作为第二边沿信号g2输出；

延迟处理子单元302，用于在第一边沿信号g1的上升沿产生一个正脉冲，得到一个具有正脉冲的第一脉冲信号k；在第二边沿信号g2的上升沿产生一个正脉冲，得到一个具有正脉冲的第二脉冲信号r；

延迟计数子单元303，用于依据时钟f，获取时间顺序上相邻的、第一脉冲信号k的正脉冲到第二脉冲信号r的正脉冲之间的时间间隔，得到延迟时间t；

延迟比较子单元304，用于将所述延迟时间t与延迟时间范围h3进行比较，当延迟时间t处于延迟时间范围h3时，在第二脉冲信号r的正脉冲的上升沿，产生触发信号d。

下面结合图4，对触发控制单元204的工作过程进行具体说明。首先需要说明的是，在本发明所有具体实施方式中，始终计算第一边沿信号g1的边沿到第二边沿信号g2的边沿之间的时间间隔，即第一边沿信号g1的边沿在前，第二边沿信号g2的边沿在后。在本变型中，所设置的延迟顺序为被测信号a2到被测信号a1的延迟，则选择第二比较信号c2作为第一边沿信号g1输出，选择第一比较信号c1作为第二边沿信号g2输出。相反，如果设置的延迟顺序为被测信号a1到被测信号a2的延迟时，则选择第一比较信号c1作为第一边沿信号g1输出，选择第二比较信号c2作为第二边沿信号g2输出。

延迟处理子单元302在第一边沿信号g1的每个上升沿位置处产生脉宽为一个时钟f周期的正脉冲p1、p2、p3……，得到包含正脉冲p1、p2、p3……的第一脉冲信号k。延迟处理子单元302在第二边沿信号g2的每个上升沿位置处产生脉宽为一个时钟f周期的正脉冲q1、q2……，得到包含正脉冲q1、q2……的第二脉冲信号r。由于正脉冲p2与正脉冲q1在时间顺序上相邻，则延迟计数子单元303依据时钟f，计算正脉冲p2到正脉冲q1的时间间隔，该时间间隔即为延迟时间t。在本变型中，延迟比较子单元304判断延迟时间t处于延迟时间范围h3内，则在第二脉冲信号r的对应正脉冲q2的上升沿，产生触发信号d。

需要说明的是，第一比较信号c1可能具有多个上升沿和下降沿，第二比较信号c1也可能具有多个上升沿和下降沿，相应的，第一脉冲信号k具有多个正脉冲，第二脉冲信号r也具有多个正脉冲，此处仅以两个正脉冲作为示意。可以理解的是，参照图4，延迟计数子单元303随后获取时间顺序上相邻的、第一脉冲信号k的正脉冲p5到第二脉冲信号r的正脉冲q2之间的时间间隔，将其作为延迟时间t，再根据与延迟时间范围h3的比较结果判断是否产生触发信号d，以此类推。

作为又一个示例，在本举例说明中，当设置的边沿类型为下降沿到上升沿的延迟、或者为上升沿到下降沿的延迟时，触发控制单元204获取时间顺序上相邻的、第一比较信号c1的第一边沿与第二比较信号c2的第二边沿之间的时间间隔具体为：依据时钟f、所述延迟顺序和边沿类型，对第一比较信号c1和第二比较信号c2中的一个进行反相处理，得到一个边沿信号，并获取时间顺序上相邻的、第一比较信号c1和第二比较信号c2中的另一个的上升沿与边沿信号的上升沿之间的时间间隔，得到两路被测信号a1和a2之间的延迟时间。在本示例中，对下降沿所在的比较信号进行反相，将下降沿到上升沿、或者上升沿到下降沿的时间间隔转换为上升沿到上升沿之间的时间间隔，该时间间隔作为两路被测信号a1和a2之间的延迟时间。

作为一个变型，如图3（b）所示，在上述示例中，触发控制单元204可以包括：第二信号选择单元305、延迟处理子单元302、延迟计数子单元303和延迟比较子单元304。

第二信号选择单元305用于当所述边沿类型为上升沿到下降沿的延迟时，依据所述延迟顺序选择第一比较信号c1和第二比较信号c2中的一个，作为第一边沿信号g1输出；选择第一比较信号c1和第二比较信号c2中的另一个，并进行反相处理后作为第二边沿信号g2输出。其中，当所述延迟顺序为被测信号a1到被测信号a2的延迟时，选择第一比较信号c1作为第一边沿信号g1；当所述延迟顺序为被测信号a2到被测信号a1的延迟时，选择第二比较信号c2作为第一边沿信号g1。

第二信号选择单元305还用于当所述边沿类型为下降沿到上升沿的延迟时，依据所述延迟顺序选择第一比较信号c1和第二比较信号c2中的一个，并进行反相处理后作为第一边沿信号g1输出；选择第一比较信号c1和第二比较信号c2中的另一个，作为第二边沿信号g2输出。其中，当所述延迟顺序为被测信号a1到被测信号a2的延迟时，选择第一比较信号c1并进行反相处理后，作为第一边沿信号g1输出；当所述延迟顺序为被测信号a2到被测信号a1的延迟时，选择第二比较信号c2并进行反相处理后，作为第一边沿信号g1输出。

延迟处理子单元302、延迟计数子单元303和延迟比较子单元304的数据处理过程与上述示例一类似，此处不再赘述。

作为另一个示例，在本举例说明中，当设置的延迟边沿为下降沿到下降沿的延迟时，触发控制单元204依据时钟f、延迟顺序和边沿类型，分别对第一比较信号c1和第二比较信号c2进行反相处理，得到第一边沿信号g1和第二边沿信号g2，并获取时间顺序上相邻的、第一边沿信号g1的上升沿与第二边沿信号g2的上升沿之间的时间间隔，得到两路被测信号a1和a2之间的延迟时间。在本示例中，对下降沿所在的比较信号进行反相，将下降沿到下降沿的时间间隔转换为上升沿到上升沿之间的时间间隔，该时间间隔作为所述两路被测信号a1和a2之间的延迟时间。

作为一个变型，如图3（c）所示，在上述示例中，触发控制单元204可以包括：第三信号选择单元306、延迟处理子单元302、延迟计数子单元303和延迟比较子单元304。第三信号选择单元306用于当所述边沿类型为下降沿到下降沿的延迟时，依据所述延迟顺序选择第一比较信号c1和第二比较信号c2中的一个，并进行反相处理后作为第一比较信号g1输出；选择第一比较信号c1和第二比较信号c2中的另一个，并进行反相处理后作为第二比较信号g2输出。其中，当所述延迟顺序为被测信号a1到被测信号a2的延迟时，选择第一比较信号c1并进行反相处理后，作为第一边沿信号g1输出；当所述延迟顺序为被测信号a2到被测信号a1的延迟时，选择第二比较信号c2并进行反相处理后，作为第一边沿信号g1。延迟处理子单元302、延迟计数子单元303和延迟比较子单元304的数据处理过程与前面所述类似，此处不再赘述。

从上述三个示例中可以看出，当边沿类型出现下降沿时，触发控制单元204将第一边沿与第二边沿之间的时间间隔统一转换为上升沿到上升沿的时间间隔。很显然的，第一信号选择单元304、第二信号选择单元305和第三信号选择单元306可以作为独立的单元存在于触发控制单元204中，此外，触发控制单元204还可以只具有一个选择单元，其集成了第一信号选择单元304、第二信号选择单元305和第三信号选择单元306的全部功能。

下面，根据数据采样单元201采样方式的不同，分两个实例，对上述示例做进一步说明。

实例一

参照图2，数据采样单元201包括两个ADC，依据采样时钟f1，分别对两路被测信号a1和a2进行采样，产生一路第一采样数据b1和一路第二采样数据b2；数字比较单元202包括两个数字比较器，分别对一路第一采样数据b1和一路第二采样数据b2进行电平比较处理，产生对应的一路第一比较信号c1和一路第二比较信号c2；此时，所述时钟f为采样时钟f1，触发控制单元204依据所述采样时钟f1、延迟顺序和边沿类型，由第一比较信号c1和第二比较信号c2获取延迟时间t。可以看出，当数据采样单元201对一路被测信号采样后产生一路串行低速的采样数据，例如，采样时钟为125MHz，则采样后得到的第一采样数据b1和第二采样数据b2的采样率均为125MSa/s。

对于触发控制单元204内部的子单元，结合图3（a）~（c），其中，延迟处理子单元302在第一边沿信号g1的上升沿产生一个脉宽为采样时钟周期的正脉冲；在第二边沿信号g2的上升沿产生一个脉宽为采样时钟周期的正脉冲；延迟计数子单元303依据采样时钟f1，获取时间顺序上相邻的、第一脉冲信号k的正脉冲到第二脉冲信号的正脉冲之间的脉冲时间间隔，得到延迟时间t。

作为一个具体的实施方式，在实例一中，如图5所示，延迟计数子单元303包括：

第一次数累加器501，其在第一脉冲信号k为低电平时，对采样时钟f1的数据变化次数进行累加；在第二脉冲信号r的正脉冲的上升沿，将累加结果作为第一计数值m1输出；在第一脉冲信号k的正脉冲的上升沿，对累加结果清零复位；

第一时间获取模块502，依据采样时钟f1的周期，将所述第一计数值m1转换为延迟时间t。

结合图4，第一次数累加器501在第一脉冲信号k为低电平时，即正脉冲p1的下降沿，对采样时钟f1的数据变化次数进行累加；在第一脉冲信号k的正脉冲p2的上升沿，对累加结果清零复位；然后，在正脉冲p2的下降沿，对采样时钟f1的数据变化次数从零开始进行累加，截止到第二脉冲信号r的高电平，即第二脉冲信号r的正脉冲q1的上升沿，采样时钟f1的数据变化次数为9，则输出第一计数值m1为9。假设本实例中，采样时钟f1为125MHz，其周期为8ns，则第一时间获取模块502将采样时钟f1的周期乘以第一计数值m1，即可得到第一脉冲信号k的正脉冲p2到第二脉冲信号r的正脉冲q1之间的脉冲时间间隔，为72ns。从图4中可以看出，按照正脉冲p1和正脉冲p2的上升沿，准确计算二者的时间间隔，应该是该脉冲时间间隔加上一个正脉冲的脉宽，因此，转换的得到延迟时间t应该为：第一计数值m1*采样时钟f的周期+正脉冲的脉宽=72ns+8ns=80ns。将该值与预设周期范围进行比较，在实例一中，延迟时间t处于延迟时间范围内，则在第二脉冲信号的正脉冲p2的上升沿产生触发信号d。

需要说明的是，第一时间获取模块可以仅将第一脉冲信号k的正脉冲p2到第二脉冲信号r的正脉冲q1之间的脉冲时间间隔，作为延迟时间t；则第一周期比较子单元403先将延迟时间范围减去一个采样时钟f1的周期，然后将延迟时间t与减去一个采样时钟f1周期的延迟时间范围进行比较，同样可以根据比较结果产生触发信号d。

实例二

参照图2，数据采样单元201依据采样时钟f1，分别对两路被测信号a1和a2进行采样，产生并行的n路第一采样数据b1、并行的n路第二采样数据b2和一个触发时钟f2；数字比较单元202分别对n路第一采样数据b1和n路第二采样数据b2进行电平比较处理，产生并行的n路第一比较信号c1和并行的n路第二比较信号c2；此时，时钟f为触发时钟f2，触发控制单元204依据触发时钟f2、所述延迟顺序和边沿类型，由所述并行的n路第一比较信号c1和并行的n路第二比较信号c2获取延迟时间t。

在本实例二中，采样时钟f1可以包括M个频率相同、相位不同的采样时钟f1（1~M），数据采样单元201包括与两路被测信号对应的两个采样子单元，每一个采样子单元可以包括M个并行的模数转换器ADC1~ADCM，其响应于M个采样时钟f1（1~M），分别对一路被测信号a1或a2进行模拟到数字的转换，实现并行数据采样，M≥1。对于每一个ADC，其依据与其对应一个采样时钟对被测信号进行采样后得到触发时钟和多路采样数据，例如，一个ADC对一路被测信号采样后可以得到4路、8路或者16路采样数据，多个ADC交织采样后，按照采样时间的先后顺序可以得到并行的n路采样数据。例如，一个采样子单元包括两个并行的模数转化器ADC1和ADC2，针对被测信号a1，ADC1依据一个1GHz采样时钟f11进行采样后，得到4路第一采样数据和250MHz的触发时钟，ADC1的采样率为1GSa/s；ADC2依据一个1GHz采样时钟f12对被测信号a1采样后，得到4路第一采样数据和250MHz的触发时钟，ADC2的采样率为1GSa/s；对被测信号a1采样后，总共得到n=8路并行的采样数据。采样时钟f11与采样时钟f12的相位相差π/2，通过两个ADC的交织采样后，采样子单元对被测信号a1的实际采样率为2GSa/s。被测信号a2的采样过程与对被测信号a1类似，此处不再赘述。

数字比较单元202可以包括两个比较子单元，每一个比较子单元包括n个数字比较器，一个比较子单元对n路第一采样数据b1进行并行电平比较处理，得到并行的n路第一比较信号c1；另一个比较子单元对n路第二采样数据b2进行并行电平比较处理，得到并行的n路第二比较信号c2。

对于触发控制单元204内部的子单元，结合图3（a）~（c）和图6，其中：

第一信号选择单元301、第二信号选择单元305、第三信号选择单元306依据n路第一采样数据b1和n路第二比较信号c2，所产生的第一边沿信号g1对应为并行的n路，所产生的第二边沿信号g2为并行的n路。

延迟处理子单元302针对n路第一边沿信号g1中的数据，按照采样的时间顺序查找数据变化，将数据变化“01”作为n路第一边沿信号g1的上升沿，并在n路第一边沿信号的上升沿产生一个脉宽为触发时钟周期的正脉冲，得到一个具有正脉冲的第一脉冲信号k，以及在数据变化“01”时获取与其对应的起始时刻；同时，针对n路第二边沿信号中的数据，按照采样的时间顺序查找数据变化，将数据变化“01”作为n路第二边沿信号g2的上升沿，并在n路第二边沿信号g2的上升沿产生一个脉宽为触发时钟周期的正脉冲，得到一个具有正脉冲的第二脉冲信号，以及在数据变化“01”时获取与其对应的结束时刻。

延迟计数子单元303依据触发时钟f2，获取时间顺序上相邻的、第一脉冲信号k的正脉冲到第二脉冲信号r的正脉冲之间的脉冲时间间隔；并依据所述脉冲时间间隔、所述起始时刻、所述结束时刻，获得所述延迟时间t。

所述数据变化“01”是指：将当前一个触发时钟周期内第一边沿信号g1的数据、及相邻的前一个触发时钟周期内第一边沿信号g1的数据组成n+1比特的数据，判断该n+1比特数据中出现数据“0”到数据“1”变化。以数据变化“01”中数据“1”对应的时刻为数据变化“01”的时刻。结合图6，以n取8为例，针对8路第一边沿信号g11~g18，在图6中以t₁、t₂……t₉、t₁₀、t₁₁……标示出采样的时间顺序，按照采样的时间顺序查找数据变化，得到第一个数据变化“01”，为t₄时刻。t₄时刻作为n路第一边沿信号g1的上升沿，并在此时产生一个脉宽为触发时钟周期的正脉冲p1，以此类推，在下一个数据变化“01”时，产生一个脉宽为触发时钟周期的正脉冲p2，得到一个具有正脉冲p1、P2的第一脉冲信号k。第二脉冲信号r的获取过程与此类似，可相互参照。

仅按照第一脉冲信号k和第二脉冲信号r中相邻两个正脉冲计算的时间并不能代表精确的延迟时间，还需判断数据“0”到数据“1”变化的时间位置。延迟处理子单元302在数据变化“01”时，依据数据变化“01”中数据“1”所在第一边沿信号g11~g18中的路数m1和触发时钟周期，获取起始时刻；依据数据变化“01”中数据“1”所在第二边沿信号g21~g28中的路数m2和触发时钟周期，获取结束时刻。则，

与数据变化“01”对应的起始时刻

与数据变化“01”对应的结束时刻T2

=触发时钟周期*（m2-1)/n，m2=1,2,3,4……n。

需要说明的是，与数据变化“01”对应的起始时刻T1和结束时刻T2，可以是延迟处理子单元302在每检测到一个数据变化“01”实时计算出来的，也可以是对其预先配置并存储，通过查找预存数据直接获取的到的。

结合图6，延迟处理子单元302针对8路第一边沿信号g11~g18中的数据，在出现数据变化“01”时，即t₄时刻，得到变化的数据“1”在第4路第一边沿信号上，m1=4，如果触发时钟为125MHz，则获取与正脉冲p1对应的周期起始时刻T1为：触发时钟周期*（n-3)/n=8ns*5/8=5ns。假设针对8路第二边沿信号g21~g28中的数据，在出现数据变化“01”时，得到变化的数据“1”在第2路第一边沿信号上，m2=2，则获取与正脉冲q2对应的结束时刻T2为：触发时钟周期*（1/n)=8ns*1/8=1ns。

作为一个具体的实施方式，在实例二中，如图7所示，延迟计数子单元303包括：

第二次数累加器701，其在第一脉冲信号k为低电平时，对触发时钟f2的数据变化次数进行累加；在第二脉冲信号r的正脉冲的上升沿，将累加结果作为第二计数值m2输出；在第一脉冲信号k的正脉冲的上升沿，对累加结果清零复位；

第一时间获取模块702，依据采样时钟f2的周期，将第二计数值m2转换为第一脉冲信号k的正脉冲到第二脉冲信号r的正脉冲之间的脉冲时间间隔；并依据所述脉冲时间间隔、周期起始时刻T1、周期结束时刻T2，获得所述延迟时间。

可以看出，第二次数累加器701与实例一中第一次数累加器501的处理过程类似，所不同的是，数据处理所依据的时钟，一个是触发时钟f2，另一个时采样时钟f1。第一时间获取模块702将第二计数值m2转换为第一脉冲信号k的正脉冲到第二脉冲信号r的正脉冲之间的脉冲时间间隔T，具体为：第二计数值m2*触发时钟f的周期+正脉冲的脉宽，之后，依据脉冲时间间隔T、正脉冲p1对应的起始时刻T1、正脉冲q2对应的结束时刻T2，获得延迟时间t，具体为：t=T+T1+T2，得到精确地延迟时间。

在本发明实施例中，采样时钟f、第一比较信号c1、第一比较信号c2、第一脉冲信号k、第二脉冲信号r和触发信号d之间相互同步。

以上对本发明所提供的一种具有延迟触发功能的示波器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (13)

1.一种具有延迟触发功能的示波器，包括：

数据采样单元，用于依据采样时钟，分别对两路被测信号进行采样，产生对应的第一采样数据和第二采样数据；

数字比较单元，用于分别对所述第一采样数据和第二采样数据进行电平比较处理，产生对应的第一比较信号和第二比较信号；

触发控制单元，用于依据所述第一比较信号和所述第二比较信号，产生触发信号；

采样存储单元，用于依据所述触发信号对所述第一采样数据和所述第二采样数据进行存储，产生波形显示数据；

其特征在于，

还包括：设置单元，用于设置延迟顺序、边沿类型和延迟时间范围；

所述触发控制单元用于依据一个时钟、所述延迟顺序和边沿类型，由所述第一比较信号和第二比较信号获取所述两路被测信号之间的延迟时间；并在所述延迟时间处于所述延迟时间范围时，产生所述触发信号。

2.如权利要求1所述的示波器，其特征在于，

所述触发控制单元依据所述时钟、所述延迟顺序和边沿类型，获取时间顺序上相邻的、第一比较信号的第一边沿与第二比较信号的第二边沿之间的时间间隔，得到所述两路被测信号之间的延迟时间；

其中，所述第一边沿为上升沿和下降沿中的一种；所述第二边沿为上升沿和下降沿中的一种。

3.如权利要求2所述的示波器，其特征在于，

所述触发控制单元依据所述时钟、所述延迟顺序和边沿类型，对第一比较信号和第二比较信号中的一个进行反相处理，得到一个边沿信号，并获取时间顺序上相邻的、第一比较信号和第二比较信号中的另一个的上升沿与所述边沿信号的上升沿之间的时间间隔，得到所述两路被测信号之间的延迟时间。

4.如权利要求2所述的示波器，其特征在于，

所述触发控制单元依据所述时钟、所述延迟顺序和边沿类型，分别对所述第一比较信号和第二比较信号进行反相处理，得到第一边沿信号和第二边沿信号，并获取时间顺序上相邻的、第一边沿信号的上升沿与第二边沿信号的上升沿之间的时间间隔，得到所述两路被测信号之间的延迟时间。

5.如权利要求2所述的示波器，其特征在于，所述触发控制单元包括：

第一信号选择单元，用于当所述边沿类型为上升沿到上升沿的延迟时，依据所述延迟顺序选择所述第一比较信号和第二比较信号中的一个作为第一边沿信号输出；选择所述第一比较信号和第二比较信号中的另一个作为第二边沿信号输出；

延迟处理子单元，用于在所述第一边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第一脉冲信号；在所述第二边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第二脉冲信号；

延迟计数子单元，用于依据所述时钟，获取时间顺序上相邻的、第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的时间间隔，得到所述延迟时间；

延迟比较子单元，用于将所述延迟时间与所述延迟时间范围进行比较，当所述延迟时间处于所述延迟时间范围时，在所述第二脉冲信号的正脉冲的上升沿，产生所述触发信号。

6.如权利要求3所述的示波器，其特征在于，所述触发控制单元包括：

第二信号选择单元，用于当所述边沿类型为上升沿到下降沿的延迟时，依据所述延迟顺序选择所述第一比较信号和第二比较信号中的一个，作为第一边沿信号输出，选择所述第一比较信号和第二比较信号中的另一个，并进行反相处理后作为第二边沿信号输出；当所述边沿类型为下降沿到上升沿的延迟时，依据所述延迟顺序选择所述第一比较信号和第二比较信号中的一个，并进行反相处理后作为第一边沿信号输出，选择所述第一比较信号和第二比较信号中的另一个，作为第二边沿信号输出；

延迟处理子单元，用于在所述第一边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第一脉冲信号；在所述第二边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第二脉冲信号；

延迟计数子单元，用于依据所述时钟，获取时间顺序上相邻的、第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的时间间隔，得到所述延迟时间；

延迟比较子单元，用于将所述延迟时间与所述延迟时间范围进行比较，当所述延迟时间处于所述延迟时间范围时，在所述第二脉冲信号的正脉冲的上升沿，产生所述触发信号。

7.如权利要求4所述的示波器，其特征在于，所述触发控制单元包括：

第三信号选择单元，用于当所述边沿类型为下降沿到下降沿的延迟时，依据所述延迟顺序选择所述第一比较信号和第二比较信号中的一个，并进行反相处理后作为第一比较信号输出；选择所述第一比较信号和第二比较信号中的另一个，并进行反相处理后作为第二比较信号输出；

延迟处理子单元，用于在所述第一边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第一脉冲信号；在所述第二边沿信号的上升沿产生一个正脉冲，得到一个具有正脉冲的第二脉冲信号；

延迟计数子单元，用于获取时间顺序上相邻的、第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的脉冲时间间隔，得到所述延迟时间；

延迟比较子单元，用于将所述延迟时间与所述延迟时间范围进行比较，当所述延迟时间处于所述延迟时间范围时，在所述第二脉冲信号的正脉冲的上升沿，产生所述触发信号。

8.如权利要求5、6或7中任一权利要求所述的示波器，其特征在于，

所述数据采样单元产生一路第一采样数据和一路第二采样数据；

所述数字比较单元产生对应的一路第一比较信号和一路第二比较信号；

所述触发控制单元依据所述采样时钟、所述延迟顺序和边沿类型，由所述第一比较信号和第二比较信号获取所述两路被测信号之间的延迟时间。

9.如权利要求8所述的示波器，其特征在于，

所述延迟处理子单元在所述第一边沿信号的上升沿产生一个脉宽为采样时钟周期的正脉冲；在所述第二边沿信号的上升沿产生一个脉宽为采样时钟周期的正脉冲；

所述延迟计数子单元依据所述采样时钟，获取时间顺序上相邻的、第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的脉冲时间间隔，得到所述延迟时间。

10.如权利要求8所述的示波器，其特征在于，

所述延迟计数子单元包括：

第一次数累加器，用于在所述第一脉冲信号为低电平时，对所述采样时钟的数据变化次数进行累加；在所述第二脉冲信号的正脉冲的上升沿，将累加结果作为第一计数值输出；在所述第一脉冲信号的正脉冲的上升沿，对累加结果清零复位；

第一时间获取模块，用于依据采样时钟的周期，将所述第一计数值转换为所述延迟时间。

11.如权利要求5、6或7中任一权利要求所述的示波器，其特征在于，

所述数据采样单元依据采样时钟，分别对两路被测信号进行采样，产生并行的n路第一采样数据、并行的n路第二采样数据和一个触发时钟；

所述数字比较单元分别对所述n路第一采样数据和n路第二采样数据进行电平比较处理，产生并行的n路第一比较信号和并行的n路第二比较信号；

所述触发控制单元依据所述触发时钟、所述延迟顺序和边沿类型，由所述并行的n路第一比较信号和并行的n路第二比较信号获取所述两路被测信号之间的延迟时间。

12.如权利要求11所述的示波器，其特征在于，

所述第一边沿信号为n路第一边沿信号；所述第二边沿信号为n路第二边沿信号；

所述延迟处理子单元针对所述n路第一边沿信号中的数据，按照采样的时间顺序查找数据变化，将数据变化“01”作为所述n路第一边沿信号的上升沿，并在所述n路第一边沿信号的上升沿产生一个脉宽为触发时钟周期的正脉冲，得到一个具有正脉冲的第一脉冲信号，以及在数据变化“01”时获取与其对应的起始时刻；同时，针对所述n路第二边沿信号中的数据，按照采样的时间顺序查找数据变化，将数据变化“01”作为所述n路第二边沿信号的上升沿，并在所述n路第二边沿信号的上升沿产生一个脉宽为触发时钟周期的正脉冲，得到一个具有正脉冲的第二脉冲信号，以及在数据变化“01”时获取与其对应的结束时刻；

所述延迟计数子单元依据所述触发时钟，获取时间顺序上相邻的、第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的脉冲时间间隔；并依据所述脉冲时间间隔、所述起始时刻、所述结束时刻，获得所述延迟时间。

13.如权利要求12所述的示波器，其特征在于，

所述延迟计数子单元包括：

第二次数累加器，用于在所述第一脉冲信号为低电平时，对所述触发时钟的数据变化次数进行累加；在所述第二脉冲信号的正脉冲的上升沿，将累加结果作为第二计数值输出；在所述第一脉冲信号的正脉冲的上升沿，对累加结果清零复位；

第二时间获取模块，用于依据触发时钟的周期，将所述第二计数值转换为所述第一脉冲信号的正脉冲到第二脉冲信号的正脉冲之间的脉冲时间间隔；并依据所述脉冲时间间隔、所述周期起始时刻、所述周期结束时刻，获得所述延迟时间。