CN103703447A - Mram场的干扰检测和恢复 - Google Patents
Mram场的干扰检测和恢复 Download PDFInfo
- Publication number
- CN103703447A CN103703447A CN201280034545.3A CN201280034545A CN103703447A CN 103703447 A CN103703447 A CN 103703447A CN 201280034545 A CN201280034545 A CN 201280034545A CN 103703447 A CN103703447 A CN 103703447A
- Authority
- CN
- China
- Prior art keywords
- bit error
- ecc word
- ecc
- read
- double bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
提供了一种方法和存储器设备,用于从与多个存储器设备位相关联的多个参考位的ECC字中读取数据并且确定ECC字中是否存在双位错误。ECC字可首先被双态切换两次,然后一检测到双位错误就复位参考位。
Description
相关申请的交叉引用
本申请要求2011年5月31日提交的美国临时申请No.61/491,761的权益。
技术领域
此处描述的示例性实施例一般地涉及存储器设备中的错误检测,特别涉及例如与磁阻随机存取存储器(MRAM)设备一起使用的参考位的错误检测。
背景技术
为了确定阵列内存储器位的状态,通常的做法是比较阵列位的状态和预设参考位的状态。例如,通过平均两个参考位的信号,其中一个处于高信号状态而另一个处于低信号状态,可以产生中点参考信号。
存储器设备在输出逻辑电路中通常包括某种形式的纠错码(ECC)。如果存储器位偏离其所希望状态被干扰,或者在其它情况下不能被正确读取,那么可以使用ECC来发现并且有可能校正存储器输出。在处理、封装和/或任意其他时间期间,参考位被干扰(即被改变为非正确状态)并不是罕见的。如果参考位偏离其原始状态被干扰,那么与参考位相比较的存储器位可能经历不常见的大量读取错误。
现有技术中的存储器系统无法从一个或更多个受干扰的参考位的当前状态有效地进行恢复。因此,大部分努力集中在使存储器设备更加鲁棒,即降低参考位干扰发生的几率。
外部场操纵MRAM数据的可能性是具有关键数据和/或安全数据的应用所关心的问题。对于这些应用中的许多应用,它们检测数据何时受到干扰是必要的;但是,数据是可恢复的不是必要的。第二个关心的问题是足够强的外部场将使MRAM永久性地无法实现功能。因高的外部域所致的两个常见的失败模式是包芯线干扰和参考位干扰,两者都导致残留的增大的失败率。希望在那些事件的任一者发生后恢复功能。
在ECC字中发生双位失败的概率足够低,以至于其是对于被访问的ECC字已经被篡改的很好的指示器。然而,监视单个字可能不够,这是因为将存在跨设备的宽范围的敏感性,并且在被监控的字仍然是正确的同时其他字可能累积双位失败。另外,已知的双位错误检测方案不被保证检测出超过两位的所有失败(但是,通常将检测出任何偶数位的失败)。当监视单个ECC字时,极端干扰状况所致的无法检测的多位失败可以是有可能的。通过监视某个范围内的ECC字,检测到首次篡改标记以及极端干扰的概率被增大。
因此,需要一种包括自愈性参考位方法的存储器设备(例如MRAM存储器设备)。此外,从结合附图以及前述的技术领域和背景技术给出的后续具体实施方式和权利要求中,示例性实施例的其他希望的特征和特性将变得清楚。
发明内容
提供一种用于包括自愈性参考位的存储器设备的方法和结构。
在一示例性实施例中,一种方法包括:双态切换(toggle)ECC字两次;读取ECC字;以及如果读取ECC字指示出双位错误,则指示已经发生篡改。
在另一示例性实施例中,一种方法包括:从多个参考位的ECC字中读取数据;以及确定ECC字中是否存在双位错误。
在再一示例性实施例中,一种阵列包括:多个阵列位;包括ECC字的多个参考位;以及检测模块,被配置为:从ECC字中读取数据,以及如果ECC字中指示出双位错误,则指示已经发生篡改。
附图说明
以下将结合附图介绍本发明,其中相同数字表示相同要素,并且
图1是示例性位阵列和相关联的参考位的概念图;
图2图示出具有受干扰的高参考位的图1中的位阵列;
图3图示出具有受干扰的低参考位的图1中的位阵列;
图4是流程图,示出根据一个实施例的存储器中的错误检测方法;
图5是流程图,示出根据另一个实施例的存储器中的错误检测方法;以及
图6是根据一个实施例的半导体存储器的概念框图。
具体实施方式
随后的详细描述本质上仅仅是说明性的,并且不希望限制实施例的主题或应用以及这样的实施例的用途。此处介绍的示例性实现方式不一定被解释为相比于其它实现方式是优选的或有利的。而且,并非意欲受到在在前技术领域、背景技术、发明内容或随后具体实施方式中所表达或暗示的理论限制。
此处可以按照功能和/或逻辑块组件并且参考可由不同计算组件或设备执行的操作、处理任务和功能的符号化表示来介绍技术和工艺。这些操作、任务和功能有时被称作计算机执行的、计算机化的、软件实现的或计算机实现的。实践中,一个或更多个处理器设备可通过操纵表示系统存储器中的存储器位置处的数据位的电信号以及其它信号处理,来执行所介绍的操作、任务和功能。维持数据位的存储器位置是物理位置,其具有对应于数据位的特定电、磁、光、或有机属性。应理解,附图中所示的各种时钟组件可通过配置成执行指定功能的任何数量的硬件、软件和/或固件组件实现。例如,系统或组件的实施例可以使用各种集成电路组件,例如存储器元件,数字信号处理元件,逻辑元件,查找表等,其在一个或更多个微处理器或其他控制设备的控制下可以执行各种功能。
简明起见,此处不再详述与某些系统和子系统(和其中的个体操作组件)的功能方面相关的传统技术。而且,此处包含的不同附图中示出的连接线意欲表示不同要素之间的示例性功能关系和/或物理耦接。需要注意的是,在该主题的实施例中可以存在很多替代或附加功能关系或物理连接。
参考图1,一组位100包括阵列中的多个位102(“阵列位”或简单的“位”)(例如位102(a)-(f))和一个或更多个与之相关联的参考位104(例如参考位104(a)-(b))。一个参考位104(a)被分配“L”,从名字上看具有“低”信号(例如,MRAM存储器中的低电导值),而另一参考位104(b)被分配“H”,从名字上看具有“高”信号(例如,MRAM存储器中的高电导值)。从在对位102执行读操作期间将参考位104用作参考的意义上讲,参考位104与位102“相关联”。
图1中,示出两个参考位104。然而,本发明并不限于此,而是可以在使用单个参考位或任意其它数量个参考位的存储器中被实现。例如,可以存在每个参考对16至32个阵列位。而且,此处介绍的系统和方法可结合MRAM或对于参考位采用中点产生方案的任意存储器设备使用。
应注意,与图1中的示例性实施例的组件类似的、如图2和图3中示出的此示例性实施例的所有组件被分配相同的附图标记。
在处理、封装和/或任意其他时间期间,参考位受到干扰(即被改变到非正确状态)不是罕见的。因此,如图2所示,参考位104(b)(其通常将具有“高”信号)可能被双态切换到“低”信号状态。类似的,如图3所示,位104(a)可能从其正常的“低”信号状态被双态切换到“高”信号状态。
图1中,参考位104的平均信号是(L+H)/2。然而,对于图2所示的错误状况,参考位104的平均信号被减小到(L+L)/2。这种情况下,一个或更多个低位102可能被误读为“高”。平均而言,一半的读取位将被误读。类似的,在图3中,参考位104的平均信号不正常地高,即(H+H)/2。这将导致一个或更多个高位102被误读为“低”。显然,即使一个受干扰的参考位104也能够导致对于与受干扰的参考位104相关联的任何位102的多个读取错误。
根据示例性实施例,在检测到双位错误时,假设因暴露于外部场而已经发生干扰或者写操作被劣化。虽然失败ECC字中的数据已经丢失,但是希望用新数据重获该部分的功能。受干扰的参考位将使相关联的ECC字无法实现功能。通过在检测到双位失败时执行复位参考位的操作,设备有可能重获功能。
如果在将设备返回到全面运作时复位参考位不成功,则很可能是写操作因包芯线干扰而被劣化。当外部场干扰MRAM中写入线的覆层时,写错误率增大,但是,不一定增大到双位错误具有高发生概率的点。包芯线干扰可能仅在使用高外部场的情况下是固定的,然而,对于低频应用,通过使用写验证序列来在不固定包芯线干扰的情况下实现低错误率可以是有可能的。如果双位错误的概率非常低,则通过在每一次写之后执行读来验证不存在双位错误,然后,如果双位错误被检测到则重新写入数据,能够明显减小双位错误的概率。双位错误发生两次的概率远低于其发生一次的概率。
由于在写操作期间MRAM对外部场最为敏感,所以检测外部场干扰的替代的、更敏感的手段是:定期执行两次双态切换操作(在没有在前读操作的情况下双态切换MRAM实现将数据切换到相反状态),然后是读操作。如果两个位未能返回到其原始状态(双态切换两次),那么双位错误将发生并被检测到。如前所述,跨多个ECC字执行此方法提高了检测到首次篡改标记以及极端干扰的概率。在另一实施例中,例如,自旋扭矩MRAM,双态切换操作可包括读取位的状态然后写入相反状态。
重要的是,应注意,单个位错误以足够显著的几率被预期发生,以及使用个体单个位错误不足以将篡改情形与通常预期的错误率相分离。此外,单个位错误将通过ECC被校正;因此,不是任何数据丢失的指示。描述了使用双位错误检测作为识别篡改的手段,这是因为在无篡改的情况下其极低的发生概率以及其与数据丢失的关联性。在首次篡改标记处,其中仅有设备上的很少的ECC字可能具有双位错误并且极不可能在任意ECC字中存在第三位错误,所有的被毁坏的字通过双位错误检测电路将是可识别的。只有当ECC字上存在第三位错误时,才可能字被误认为是正确的;然而,极为可能的是在此发生前多个其它ECC字具有可检测到的双位错误,这就是此处教导在将数据接受为有效之前从多个ECC字中读取数据的原因。在大多数极端干扰中,典型的双位错误检测电路具有大于百分之五十的机会检测出对任意单个ECC字的任何随机毁坏。
一个示例性实施例包括1)使用双位错误检测ECC来识别何时所访问的字已经达到2个位的失败,2)使用从不同的ECC字中的多次读取来保证没有任何篡改已经发生,3)替代地,对多个ECC字使用双强制写入以求更好的灵敏度,4)确定多个ECC字的数量以实现最小检测率,5)一检测到篡改就使用参考位编程序列,以及6)使用写验证序列来在使包芯线翻转情况下的操作下提供鲁棒行为。
示例性实施例被用于识别安全应用中的篡改,并且支持恢复和继续使用。从多个ECC字中进行读取提高了检测到篡改的概率。
图4和图5是流程图,示出此处公开的错误检测方案的示例性实施例。与处理400和500结合执行的各种任务可通过软件、硬件、固件或其任意组合来执行。为了说明目的,处理400和500的随后的介绍可能参考以上结合图1-图3提到的要素。在实践中,处理400和500的部分可通过所介绍系统的的不同元件(例如处理器或检测模块)执行。应理解,处理400和500可包括任意数量的附加任务或可替代任务,如图4和图5所示的任务不必以图示的顺序执行,并且,处理400和500可结合到更为广泛的具有没有在此详述的附加功能的过程或处理中。而且,图4和图5中示出的一个或更多个任务可从处理400和500的实施例中被忽略,只要所期望的整体功能保持完整无缺。
图4是流程图,示出根据一个实施例的用于检测参考位错误的方法。这些步骤可由存储器内或存储器外部的模块执行,而且可以经由硬件、软件、固件或其组合实现。
最初,对于多个读操作中的每一个读操作,从多个参考位的多个ECC字中读取数据(步骤402)。如本领域已知的,ECC方案使用算法和附加位来存储有关于相关联的数据位的信息。附加信息可用于确定那些数据位中的错误。例如,ECC存储器可使用分块码(例如Hamming码)和卷积树码,并可以以硬件、软件、固件或其任意组合来实现。ECC具有错误检测方面和错误校正方面。因此,具体ECC可能能够检测多位错误,然而仅能定位并校正单个位错误。例如,ECC算法包括单个位错误校正(SEC)算法和单个位错误校正/双位错误检测(SECDED)算法。这些ECC算法在本领域中广为人知,故不需要在此详细介绍。
不论所使用的具体ECC如何,ECC的输出通常都将包括与所读取的一个或更多个数据位的状态相关的某种信息,例如错误数量的计数以及错误的位置(即物理位置)。相应的一个或更多个参考位104的位置也是已知的。因此,在步骤404中,如果一个或更多个读操作识别出ECC字中的双位错误,则做出已经发生篡改的指示,并且在步骤406中,一检测到双位错误就复位参考位。
对于多个写操作中的每一个写操作,执行读操作来验证数据是正确的(步骤408),并且如果读操作指示出双位错误,则数据被重新写入至少一次(步骤410)。如果两次或更多次重新写入后错误发生,则做出已经发生篡改的进一步指示(步骤412)。
图5是流程图,示出一替代实施例,其中假设在单个操作中能够读取每个参考对的两个或更多个位。该实施例中,ECC字被双态切换两次502,然后被读取504。如果对ECC字的读取指示出双位错误,则做出已经发生篡改的指示506,并且一检测到双位错误就复位参考位508。
根据一个实施例,在常规存储器操作期间执行参考位的检测和/或修复,从而允许存储器的透明处理和不受干扰的操作。例如,可以在任何方便的读操作期间执行ECC检测步骤402。类似的,可以在任何方便的写操作期间执行双态切换参考位的步骤(步骤506)。该过程中,充分连续地检查并修复参考位。这帮助防止受干扰的参考位影响读取可靠性。
可以使用易失性或非易失性元件实现用于存储流程中的步骤和/或受影响的地址的日志。非易失性元件的使用将防止掉电事件中断检测和校正序列,但对大多数应用来说并不必要。如果需要与参考对的关联性的非易失性元件被使用,那么与日志相关联的位可包括在ECC和所使用的参考检测方案中。
上述功能可通过硬件、软件、固件等的任意组合提供。例如,参考图6所示的概念框图,示例性半导体存储器600包括一组阵列位102,其与一组参考位104相关联。检测模块602被配置为如果与ECC错误检测步骤相关联的错误计数大于预定阈值,则执行一个或更多个ECC错误检测步骤以检测阵列位102的错误的存在,并将参考位104中的一个参考位从一个状态双态切换到第二状态,如上所述。
可用通用处理器、内容可寻址存储器、数字信号处理器、专用集成电路、场可编程门阵列、任意合适的可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件、或设计为执行此处所述功能的任意组合来实施或实现检测模块602。处理器设备可以实现为微处理器、控制器、微控制器或状态机。而且,处理器设备可实现为计算设备的组合,例如,数字信号处理器和微处理器的组合、多个微处理器、结合数字信号处理器内核的一个或更多个微处理器、或任意其他这种配置。
以上已经关于示例性实施例描述了益处、其它优点和对问题的解决方案。但是,益处、优点、对问题的解决方案,以及可以使益处、优点、解决方案发生或变得更显著的任何一个或更多个要素并不构成任一项或全部权利要求的关键的、必须的或主要的特征或更素。如本文中所使用的,术语“包括”、“包括有”或其任何其它变体都希望覆盖非排他性的包括,从而使得包含要素的列表的处理、方法、物品或装置不仅包括那些要素,而且可以包括没有明确列出或这些处理、方法、物品或装置固有的其它要素。
尽管在前述的详细说明中已经呈现了至少一个示例性实施例,但是应当理解,存在大量的变型例。还应当理解,一个或更多个示例性实施例仅仅是示例,并不意图以任何方式限制本发明的范围、应用或配置。而是,前述的详细说明将为本领域技术人员提供用于实现本发明的示例性实施例的方便的路书,应理解,在示例性实施例中所描述的要素的功能和布置方面可以进行各种改变而不脱离如所附权利要求阐述的本发明的范围。
Claims (19)
1.一种方法,包括:
双态切换ECC字两次;
读取所述ECC字;以及
如果读取所述ECC字指示出双位错误,则指示已经发生篡改。
2.如权利要求1所述的方法,其中所述ECC字与多个参考位相关联,该方法进一步包括:
一检测到双位错误就复位所述参考位。
3.如权利要求2所述的方法,进一步包括:
对于多个读操作中的每一个读操作,从所述多个参考位的所述ECC字中读取数据;以及
如果一个或更多个读操作识别出所述ECC字中的双位错误,则指示已经发生篡改。
4.如权利要求1所述的方法,其中双态切换包括双态切换多个ECC字,读取包括读取所述多个ECC字,并且指示包括如果读取所述多个ECC字指示出双位错误,则指示已经发生篡改。
5.如权利要求4所述的方法,进一步包括:
对于多个读操作中的每一个读操作,从多个参考位的所述多个ECC字中读取数据;以及
如果一个或更多个读操作识别出所述多个ECC字中的双位错误,则指示已经发生篡改。
6.如权利要求5所述的方法,进一步包括:
一检测到双位错误就复位所述参考位。
7.如权利要求5所述的方法,进一步包括:
对于多个写操作中的每一个写操作,执行读操作来验证数据是正确的;
如果读操作指示出双位错误,则重新写入数据至少一次;以及
如果两次或更多次重新写入之后错误发生,则指示已经发生篡改。
8.一种方法,包括:
从多个参考位的ECC字中读取数据;以及
确定所述ECC字中是否存在双位错误。
9.如权利要求8所述的方法,进一步包括双态切换多个ECC字,并且其中读取包括读取所述多个ECC字,并且确定包括如果读取所述多个ECC字指示出双位错误则指示已经发生篡改。
10.如权利要求8所述的方法,进一步包括:
一检测到双位错误就复位所述参考位。
11.如权利要求10所述的方法,进一步包括:
执行读操作来验证数据是正确的;
如果读操作指示出双位错误,则重新写入数据至少一次;以及
确定两次或更多次重新写入之后双位错误是否发生。
12.如权利要求8所述的方法,进一步包括:
最初双态切换所述ECC字两次。
13.如权利要求12所述的方法,进一步包括:
一检测到双位错误就复位所述参考位。
14.一种存储器设备,包括:
多个存储器设备位;
包括ECC字的多个参考位;以及
检测模块,配置为:
从所述ECC字中读取数据;以及
如果在所述ECC字中指示出双位错误,则指示已经发生篡改。
15.如权利要求14所述的存储器设备,其中检测模块被进一步配置为:
在从所述ECC字中读取数据之前,双态切换所述ECC字两次。
16.如权利要求15所述的存储器设备,其中检测模块被进一步配置为:
一检测到双位错误就复位所述参考位。
17.如权利要求14所述的存储器设备,其中检测模块被进一步配置为:
对于多个读操作中的每一个读操作,从所述ECC字中读取数据;以及
如果一个或更多个读操作识别出双位错误,则指示已经发生篡改。
18.如权利要求14所述的存储器设备,其中所述参考位包括多个ECC字,并且检测模块被进一步配置为:
对于多个读操作中的每一个读操作,从所述多个ECC字中读取数据;以及
如果多个读操作中的一个或更多个读操作识别出双位错误,则指示已经发生篡改。
19.如权利要求18所述的存储器设备,其中检测模块被进一步配置为:
一检测到双位错误就复位所述参考位。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161491761P | 2011-05-31 | 2011-05-31 | |
US61/491,761 | 2011-05-31 | ||
PCT/US2012/040196 WO2012166910A1 (en) | 2011-05-31 | 2012-05-31 | Mram field disturb detection and recovery |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103703447A true CN103703447A (zh) | 2014-04-02 |
CN103703447B CN103703447B (zh) | 2017-02-08 |
Family
ID=47259850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280034545.3A Active CN103703447B (zh) | 2011-05-31 | 2012-05-31 | Mram场的干扰检测和恢复 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8984379B2 (zh) |
EP (1) | EP2715541B1 (zh) |
KR (1) | KR101983651B1 (zh) |
CN (1) | CN103703447B (zh) |
WO (1) | WO2012166910A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2954415B1 (en) | 2013-02-08 | 2020-12-02 | Everspin Technologies, Inc. | Tamper detection and response in a memory device |
US9218509B2 (en) | 2013-02-08 | 2015-12-22 | Everspin Technologies, Inc. | Response to tamper detection in a memory device |
US10146601B2 (en) | 2013-06-12 | 2018-12-04 | Everspin Technologies, Inc. | Methods and devices for healing reset errors in a magnetic memory |
US9558066B2 (en) * | 2014-09-26 | 2017-01-31 | Intel Corporation | Exchanging ECC metadata between memory and host system |
US10449811B2 (en) | 2015-06-15 | 2019-10-22 | Infineon Technologies Ag | Tire monitoring system and method |
WO2017058111A1 (en) * | 2015-09-28 | 2017-04-06 | Agency For Science, Technology And Research | Method of error detection in a toggle electric field magnetic random access memory (tef-ram) device and tef-ram device |
TWI670717B (zh) * | 2016-09-13 | 2019-09-01 | 東芝記憶體股份有限公司 | 記憶裝置及記憶體系統 |
DE102017124313B4 (de) | 2017-10-18 | 2021-03-18 | Infineon Technologies Ag | Speicheranordnung und verfahren zum verifizieren eines speicherzugriffs |
US11621026B2 (en) | 2020-12-01 | 2023-04-04 | International Business Machines Corporation | Write driver with magnetic field compensation |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1524269A (zh) * | 2000-08-28 | 2004-08-25 | Ħ��������˾ | Mtj mram串并行体系结构 |
US7320100B2 (en) * | 2003-05-20 | 2008-01-15 | Cray Inc. | Apparatus and method for memory with bit swapping on the fly and testing |
US7543211B2 (en) * | 2005-01-31 | 2009-06-02 | Everspin Technologies, Inc. | Toggle memory burst |
US20090172496A1 (en) * | 2007-12-28 | 2009-07-02 | Texas Instruments Incorporated | Technique for memory imprint reliability improvement |
US7747926B2 (en) * | 2006-05-02 | 2010-06-29 | Everspin Technologies, Inc. | Methods and apparatus for a memory device with self-healing reference bits |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5644583A (en) * | 1992-09-22 | 1997-07-01 | International Business Machines Corporation | Soft error correction technique and system for odd weight row error correction codes |
TW200502959A (en) | 2003-01-14 | 2005-01-16 | Koninkl Philips Electronics Nv | Tamper-resistant packaging and approach using magnetically-set data |
US7536612B2 (en) | 2003-08-29 | 2009-05-19 | International Business Machines Corporation | Field spike monitor for MRAM |
CN100547677C (zh) | 2003-11-24 | 2009-10-07 | Nxp股份有限公司 | 具有磁场传感器的mram芯片的非均匀屏蔽 |
EP1690261B1 (en) | 2003-11-24 | 2007-10-17 | Nxp B.V. | Method and device for preventing erroneous programming of a magnetoresistive memory element |
WO2007046350A1 (ja) * | 2005-10-18 | 2007-04-26 | Nec Corporation | Mramの動作方法 |
US8677221B2 (en) | 2008-01-02 | 2014-03-18 | Apple Inc. | Partial voltage read of memory |
US8255758B2 (en) * | 2008-01-21 | 2012-08-28 | Apple Inc. | Decoding of error correction code using partial bit inversion |
US8296626B2 (en) | 2008-11-07 | 2012-10-23 | Spansion Llc | Error correction for flash memory |
US8111544B2 (en) | 2009-02-23 | 2012-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Programming MRAM cells using probability write |
KR101688051B1 (ko) * | 2010-11-08 | 2016-12-20 | 삼성전자 주식회사 | 에러 검출 코드를 이용한 데이터 처리 장치, 데이터 처리 방법, 데이터 스큐 보상 방법 및 데이터 처리 장치를 포함하는 반도체 장치 |
-
2012
- 2012-05-31 WO PCT/US2012/040196 patent/WO2012166910A1/en unknown
- 2012-05-31 CN CN201280034545.3A patent/CN103703447B/zh active Active
- 2012-05-31 US US13/484,509 patent/US8984379B2/en active Active
- 2012-05-31 KR KR1020137034683A patent/KR101983651B1/ko active IP Right Grant
- 2012-05-31 EP EP12792839.8A patent/EP2715541B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1524269A (zh) * | 2000-08-28 | 2004-08-25 | Ħ��������˾ | Mtj mram串并行体系结构 |
US7320100B2 (en) * | 2003-05-20 | 2008-01-15 | Cray Inc. | Apparatus and method for memory with bit swapping on the fly and testing |
US7543211B2 (en) * | 2005-01-31 | 2009-06-02 | Everspin Technologies, Inc. | Toggle memory burst |
US7747926B2 (en) * | 2006-05-02 | 2010-06-29 | Everspin Technologies, Inc. | Methods and apparatus for a memory device with self-healing reference bits |
US20090172496A1 (en) * | 2007-12-28 | 2009-07-02 | Texas Instruments Incorporated | Technique for memory imprint reliability improvement |
Non-Patent Citations (1)
Title |
---|
DUTTON, BRADLEY FLETCHER: "《Embedded soft-core processor-based built-in self-test of field programmable gate arrarys》", 《DOCTORAL DISSERTATION, AUBUM UNIVERSITY》 * |
Also Published As
Publication number | Publication date |
---|---|
EP2715541A4 (en) | 2014-11-26 |
WO2012166910A1 (en) | 2012-12-06 |
EP2715541A1 (en) | 2014-04-09 |
KR20140051864A (ko) | 2014-05-02 |
US8984379B2 (en) | 2015-03-17 |
CN103703447B (zh) | 2017-02-08 |
EP2715541B1 (en) | 2017-12-20 |
KR101983651B1 (ko) | 2019-05-29 |
US20120311396A1 (en) | 2012-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103703447B (zh) | Mram场的干扰检测和恢复 | |
US10019312B2 (en) | Error monitoring of a memory device containing embedded error correction | |
US9940457B2 (en) | Detecting a cryogenic attack on a memory device with embedded error correction | |
US8347154B2 (en) | Use of hashing function to distinguish random and repeat errors in a memory system | |
CN105843699B (zh) | 用于错误监视与校正的动态随机存取存储器设备与方法 | |
CN205881469U (zh) | 电子设备和用于具有经受瞬态故障和永久故障的多个存储器位置的存储器的故障检测设备 | |
US8181094B2 (en) | System to improve error correction using variable latency and associated methods | |
US7565602B2 (en) | Memory error detection device and method for detecting a memory error | |
JP2003115195A (ja) | 耐障害性を有する磁気抵抗固体記憶装置 | |
WO2017011255A1 (en) | Dynamic enabling of redundant memory cells during operating life | |
KR20090087077A (ko) | Ecc-유닛 및 부가 프로세싱 장치를 갖는 메모리 시스템 | |
US7747926B2 (en) | Methods and apparatus for a memory device with self-healing reference bits | |
CN103594120A (zh) | 以读代写的存储器纠错方法 | |
US20140245106A1 (en) | Memeroy circuits, method for accessing a memory and method for repairing a memory | |
WO2017131700A1 (en) | Row repair of corrected memory address | |
US9594623B2 (en) | System on chip and method of updating program code on a system on chip | |
CN104598330B (zh) | 基于双备份的数据保存和校验方法 | |
CN105022675A (zh) | 嵌入式微处理器高速缓存4位数据翻转错误的纠正装置与方法 | |
US20230214295A1 (en) | Error rates for memory with built in error correction and detection | |
CN204833244U (zh) | 嵌入式微处理器高速缓存4位数据翻转错误的纠正装置 | |
CN105005513A (zh) | 高速缓存多位数据翻转错误的检测及容错装置与方法 | |
CN101341469A (zh) | 用于在数据存储器中识别供电中断和重建数据存储器的方法 | |
CN105830162B (zh) | 用于识别至少一个存储器元件中的错误数据的方法和装置 | |
JP2003115196A (ja) | 耐障害性を有する磁気抵抗固体記憶装置のための製造検査 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |