CN103685961A - 一种利用单片sram实现视频数据同步实时处理的系统 - Google Patents

一种利用单片sram实现视频数据同步实时处理的系统 Download PDF

Info

Publication number
CN103685961A
CN103685961A CN201310723459.XA CN201310723459A CN103685961A CN 103685961 A CN103685961 A CN 103685961A CN 201310723459 A CN201310723459 A CN 201310723459A CN 103685961 A CN103685961 A CN 103685961A
Authority
CN
China
Prior art keywords
data
module
clock
modular converter
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310723459.XA
Other languages
English (en)
Other versions
CN103685961B (zh
Inventor
任侃
刘恒建
韩鲁
刘琳
陆恺立
顾国华
钱惟贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Science and Technology
Original Assignee
Nanjing University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Science and Technology filed Critical Nanjing University of Science and Technology
Priority to CN201310723459.XA priority Critical patent/CN103685961B/zh
Publication of CN103685961A publication Critical patent/CN103685961A/zh
Application granted granted Critical
Publication of CN103685961B publication Critical patent/CN103685961B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Image Input (AREA)
  • Image Processing (AREA)

Abstract

本发明提出一种利用单片SRAM实现视频数据同步实时处理的系统。包括数据模块、数据延迟模块、第一时钟转换模块、数据存取模块和第二时钟转换模块；数据模块同时与数据延迟模块和第一时钟转换模块相连，第一时钟转换模块、数据存取模块和第二时钟转换模块依次相连。本发明可以节省FPGA上的片外资源，并实现视频的实时处理。

Description

一种利用单片SRAM实现视频数据同步实时处理的系统
技术领域
本发明属于图像处理的技术领域，具体涉及一种利用单片SRAM实现视频数据同步实时处理的系统。
背景技术
目标搜索跟踪系统中，由CCD采集目标视频，对视频进行图像处理，提取到目标。图像处理是整个跟踪系统中最重要的部分，能否实时高效的处理好视频图像是整个跟踪系统能否实用的关键。近年来，对目标跟踪系统的研究越来越多，为提高目标跟踪系统的实时性，算法的硬件化成为了一种主流的方式。而一般的图像数据都很大，单纯的使用FPGA的内部资源是远远不够的，而SRAM拥有较大的存储空间。2007年，康艳霞等人提出了用两片SRAM实现数据的乒乓缓存设计(康艳霞,剑中.实时视频处理系统中乒乓缓存的设计.弹箭与制导学报.2007.27(4):218-221)，用两片SRAM完成乒乓缓存，虽然实现起来简单，并且实时性也很好，但是却造成了片外资源的浪费。
发明内容
本发明提供一种利用单片SRAM实现视频数据同步实时处理的系统，可以节省FPGA上的片外资源，并实现视频的实时处理。
为了解决上述技术问题，本发明提供一种利用单片SRAM实现视频数据同步实时处理的系统，包括数据模块、数据延迟模块、第一时钟转换模块、数据存取模块和第二时钟转换模块；数据模块同时与数据延迟模块和第一时钟转换模块相连，第一时钟转换模块、数据存取模块和第二时钟转换模块依次相连；所述数据模块利用AD芯片将CCD采集的模拟图像数据转化为数字图像数据；所述数据延迟模块利用同步fifo完成当前帧图像数据的延迟，使当前帧图像与前一帧图像保持同步；所述第一时钟转换模块利用异步fifo将低频率图像数据转换为高频率图像数据，完成时钟转换；所述数据存取模块利用单片SRAM实现图像数据的存取，其中，SRAM分为两个存储区，即第一存储区和第二存储区，第一存储区存储奇数帧的图像数据，第二存储区存储偶数帧的图像数据；所述第二时钟转换模块利用异步fifo将高频率图像数据转换为低频率图像数据，完成时钟转换。
本发明与现有技术相比，其显著优点在于，（1）本发明运用FPGA实现数据的采集和处理能够有效的提高运算速度可实现图像数据的实时处理；（2）本发明采用一片SRAM完成图像数据的乒乓操作，有效的节省了FPGA处理板上的片外资源，为后续算法的实现提供了更多的资源，可用FPGA实现更复杂的算法。
附图说明
图1是本发明一种实施本发明的FPGA处理系统。
图2是本发明一种利用单片SRAM实现视频数据同步实时处理的系统框图。
具体实施方式
如图2所示，一种利用单片SRAM实现视频数据同步实时处理的系统，包括数据模块、数据延迟模块、第一时钟转换模块、数据存取模块和第二时钟转换模块；数据模块同时与数据延迟模块和第一时钟转换模块相连，第一时钟转换模块、数据存取模块和第二时钟转换模块依次相连；
所述数据模块利用AD芯片将CCD采集的模拟图像数据转化为数字图像数据；
所述数据延迟模块利用同步fifo完成当前帧图像数据的延迟，使当前帧图像与前一帧图像保持同步；
所述第一时钟转换模块利用异步fifo将低频率图像数据转换为高频率图像数据，完成时钟转换；
所述数据存取模块利用单片SRAM实现图像数据的存取，其中，根据SRAM的地址，可以将SRAM分为两个存储区，即第一存储区和第二存储区，第一存储区存储奇数帧的图像数据，第二存储区存储偶数帧的图像数据；
所述第二时钟转换模块利用异步fifo将高频率图像数据转换为低频率图像数据，完成时钟转换。
本发明工作过程为：数据模块从CCD相机中获取模拟图像数据，然后将模拟图像转换为数字图像数据后将数字图像当前帧的数据同时输入到数据延迟模块和第一时钟转换模块；数据延迟模块接收到当前帧数据后进行延迟处理，输出后供后端处理；第一时钟转换模块收到当前帧数据后进行时钟转换，将低频率图像数据转换为高频率图像数据，并将数据发送给数据存取模块；数据存取模块接收到当前帧数据后将数据存储到SRAM中进行乒乓操作，并将前一帧图像的数据发送到第二时钟转换模块；第二时钟转换模块收前一帧图像的数据后进行时钟转换,将高频率图像数据转换为低频率图像数据后输出前一帧图像的数据；数据延迟模块输出的当前帧图像数据与第二时钟模块输出的前一帧图像的数据共同构成图像序列的前后两帧图像。
本发明工作过程中，在向SRAM写入当前帧数时，当前帧若为奇数帧图像，则将当前帧图像数据按行写入到第一存储区，在写入过程中写完一行后就按行读取存储在第二存储区中的前一帧图像数；当前帧若为偶数帧图像，则将当前帧图像数据按行写入到第二存储区，在写入过程中写完一行之后就按行读取存储在第一存储区中的前一帧图像数据；如此循环操作，最后将当前帧图像数据写入SRAM中，并将前一帧图像数据从SRAM中读出。
实施例
本实施例处理系统如图1所示，以FPGA为主处理芯片，包括一个视频接口，一片SRAM和一个CCD；CCD与FPGA处理板相连接；FPGA处理板的主芯片为Virtex5FX30T；SRAM选用的芯片为IS61WV102416BLL，含有20个地址位以及16个数据位，以地址400000为分界线，分为两部分，即第一存储区和第二存储区；算法使用Verilog语言描述，程序编写和仿真在ISE13.1上完成。实施过程如下：
第一步：首先分别给CCD和FPGA处理板上电，将CCD采集到的视频数据通过视频接口输入到FPGA处理板中，然后经过FPGA控制数据模块中的AD转换芯片完成模拟数据到数字数据的转换，其中每帧图像的大小为640*480。
第二步：在第一时钟转换模块中，将带有行场信号的图像数据输入到第一个异步fifo中，完成数据的转换，其中写入时钟为27Mhz，读时钟为108Mhz。当场信号由0变为1时，即当场信号到来的时候进入数据等待状态，并将choose（奇偶信号）信号加1，其中choose信号位宽为1位，每次加1后则在0和1之间变化，利用此变化进行奇偶帧的选择。等到行信号到来的时候将第一个异步fifo的写使能信号置为1，因当前时钟下无法写入数据的，故将数据输入到一个D触发器当中，然后再输入到fifo中，以此确保数据不会缺失。而当行信号的下降沿到来的时候将写使能置为0；
数据读出第一个异步fifo时，由于读时钟的速度要大于写时钟的速度，如果边写边读，则很快就能将数据读空。所以鉴于CCD产生的图像数据的行消隐有160个时钟，一行有640个数据，可以在行消隐时间段内将数据读完。但一般为了确保能将一行数据完全读出，奔实施例当写计数信号为560，即当第一个异步fifo写入560个数据时，将读使能信号置为1，开始读取第一个异步fifo中的数据，当将第一个异步fifo中的数据读空时，即读计数为0时，将读使能信号置为0，停止读数据；
当场信号的下降沿到来的时候，说明一帧图像已经结束，并进入数据等待状态，等待场信号的到来，循环的执行，完成数据时钟的转换。
第三步：数据存取模块中，当场信号上升沿到来时，若choose为0，则从SRAM中地址400000开始写入数据，从地址0开始读取数据，当行信号上升沿到来的时候将SRAM的写使能信号置0，地址从400000开始不断的加1，当加完一行数据时，把写使能信号置1。当行信号的下降沿到来的时，将写使能信号置1，将读使能信号置0，停止写数据，从地址0开始读数据，然后地址不断加1，当一行读完的时候将读使能信号置1，直到下一个上升沿来临的时候再开始读写操作。这样不断循环，直到写地址到707199，读地址到307199，即完成一帧图像的数据的读写的时候停止；
当场信号上升沿到来时，若choose为1，则将从地址0开始写入数据，从地址400000开始读取数据，当行信号上升沿到来的时候将SRAM的写使能信号置0，地址从0开始不断的加1，当加完一行数据时，把写使能信号置1。当行信号的下降沿到来的时候将写使能信号置1，将读使能信号置0，停止写数据，从地址400000开始读数据，然后地址不断加1，当一行读完的时候将读使能信号置1，直到下一个上升沿来临的时候再开始读写操作。这样不断循环，直到当写地址到307199，读地址到707199，即完成一帧图像的数据的读写的时候停止。
第四步：第二时钟转换模块中，类似于第二步的操作，将SRAM中读出的数据输入到第二个异步fifo中，其中写时钟为108Mhz，读时钟为27Mhz，由于写入的速度要大于读的速度，故直接将读使能信号置为1，直到将fifo中的数据读空的时候再将读使能信号置为0。
最后，根据第四步输出的数据与第一步输出的数据做对比，经过调试观察第四步输出的数据延迟时钟的个数，然后相应地在数据模块连接一个数据延迟模块，使数据延迟模块输出前帧图像数据与第四步输出前一帧图像数据保持同步。最终数据延迟模块输出前帧图像数据与第四步输出前一帧图像数据保持同步构成视频流的前后两帧图像。
实施本实施例时，FPGA资源占FPGA可用用情况如表1所示。
表1本实施例硬件平台FPGA资源消耗情况
本实施例使用 FPGA可用 利用率
片寄存器 71 20480 0.35%
片查找表 381 20480 1.86%
从表1看出，本实施例使用的片寄存器数量占FPGA全部可用数量的0.35%，使用的片查找表数量占FPGA全部可用数量的1.86%，说明本发明所占用的FPGA资源非常少，为后取图像处理留出了大量的FPGA资源，完全可以满足后续图像处理的操作。

Claims (3)

1.一种利用单片SRAM实现视频数据同步实时处理的系统，其特征在于，包括数据模块、数据延迟模块、第一时钟转换模块、数据存取模块和第二时钟转换模块；数据模块同时与数据延迟模块和第一时钟转换模块相连，第一时钟转换模块、数据存取模块和第二时钟转换模块依次相连；
所述数据模块利用AD芯片将CCD采集的模拟图像数据转化为数字图像数据；
所述数据延迟模块利用同步fifo完成当前帧图像数据的延迟，使当前帧图像与前一帧图像保持同步；
所述第一时钟转换模块利用异步fifo将低频率图像数据转换为高频率图像数据，完成时钟转换；
所述数据存取模块利用单片SRAM实现图像数据的存取，其中，SRAM分为两个存储区，即第一存储区和第二存储区，第一存储区存储奇数帧的图像数据，第二存储区存储偶数帧的图像数据；
所述第二时钟转换模块利用异步fifo将高频率图像数据转换为低频率图像数据，完成时钟转换。
2.如权利要求1所述的利用单片SRAM实现视频数据同步实时处理的系统，其特征在于，数据模块从CCD相机中获取模拟图像数据，然后将模拟图像转换为数字图像数据后将数字图像当前帧的数据同时输入到数据延迟模块和第一时钟转换模块；数据延迟模块接收到当前帧数据后进行延迟处理，输出后供后端处理；第一时钟转换模块收到当前帧数据后进行时钟转换，将低频率图像数据转换为高频率图像数据，并将数据发送给数据存取模块；数据存取模块接收到当前帧数据后将数据存储到SRAM中进行乒乓操作，并将前一帧图像的数据发送到第二时钟转换模块；第二时钟转换模块收前一帧图像的数据后进行时钟转换,将高频率图像数据转换为低频率图像数据后输出前一帧图像的数据；数据延迟模块输出的当前帧图像数据与第二时钟模块输出的前一帧图像的数据共同构成图像序列的前后两帧图像。
3.如权利要求1所述的利用单片SRAM实现视频数据同步实时处理的系统，其特征在于，在向SRAM写入当前帧数时，当前帧若为奇数帧图像，则将当前帧图像数据按行写入到第一存储区，在写入过程中写完一行后就按行读取存储在第二存储区中的前一帧图像数；当前帧若为偶数帧图像，则将当前帧图像数据按行写入到第二存储区，在写入过程中写完一行之后就按行读取存储在第一存储区中的前一帧图像数据；如此循环操作，最后将当前帧图像数据写入SRAM中，并将前一帧图像数据从SRAM中读出。
CN201310723459.XA 2013-12-24 2013-12-24 一种利用单片sram实现视频数据同步实时处理的系统 Expired - Fee Related CN103685961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310723459.XA CN103685961B (zh) 2013-12-24 2013-12-24 一种利用单片sram实现视频数据同步实时处理的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310723459.XA CN103685961B (zh) 2013-12-24 2013-12-24 一种利用单片sram实现视频数据同步实时处理的系统

Publications (2)

Publication Number Publication Date
CN103685961A true CN103685961A (zh) 2014-03-26
CN103685961B CN103685961B (zh) 2017-01-25

Family

ID=50322113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310723459.XA Expired - Fee Related CN103685961B (zh) 2013-12-24 2013-12-24 一种利用单片sram实现视频数据同步实时处理的系统

Country Status (1)

Country Link
CN (1) CN103685961B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835111A (zh) * 2015-04-07 2015-08-12 无锡艾立德智能科技有限公司 一种基于fpga的单sram实现乒乓算法的方法及实时红外图像处理方法
CN106101712A (zh) * 2016-06-13 2016-11-09 浙江大华技术股份有限公司 一种视频流数据的处理方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723496B1 (ko) * 2005-08-11 2007-06-04 삼성전자주식회사 통합 ｆｉｆｏ 메모리를 사용하는 다중-레이트 입력데이터의 동기화기 및 방법
CN101178434A (zh) * 2007-02-02 2008-05-14 上海易罗信息科技有限公司 雷达数据采集系统及其采集方法
JP4561782B2 (ja) * 2007-06-21 2010-10-13 ソニー株式会社 半導体メモリ装置、半導体メモリ装置の動作方法
CN101437171A (zh) * 2008-12-19 2009-05-20 北京理工大学 一种具有视频处理速度的三目立体视觉装置
CN201449607U (zh) * 2009-05-26 2010-05-05 西北工业大学 基于usb2.0的数据采集器
CN201444681U (zh) * 2009-06-11 2010-04-28 中国华录·松下电子信息有限公司 全高清3d高帧率高速视频信号缓冲存储器
CN103327269B (zh) * 2013-07-03 2016-05-11 中国船舶重工集团公司第七二四研究所 采用滚动输出模式的高速雷达视频显示处理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835111A (zh) * 2015-04-07 2015-08-12 无锡艾立德智能科技有限公司 一种基于fpga的单sram实现乒乓算法的方法及实时红外图像处理方法
CN106101712A (zh) * 2016-06-13 2016-11-09 浙江大华技术股份有限公司 一种视频流数据的处理方法及装置
CN106101712B (zh) * 2016-06-13 2019-07-16 浙江大华技术股份有限公司 一种视频流数据的处理方法及装置

Also Published As

Publication number Publication date
CN103685961B (zh) 2017-01-25

Similar Documents

Publication Publication Date Title
CN107249101A (zh) 一种高分辨率图像采集与处理装置
CN103968845B (zh) 一种用于星敏感器的dsp与fpga并行多模式星图处理方法
CN102946529B (zh) 基于fpga和多核dsp的图像传输及处理系统
CN102131053A (zh) 一种适用于高速成像系统的数据采集、编码和存储方法
CN110940841B (zh) 基于fpga的数字三维示波器快速采集系统
CN1949881B (zh) 高速ccd相机数据合成系统
CN101246256A (zh) 基于fpga的可升级高速波前斜率处理机
CN103327265A (zh) 一种基于fpga的四路视频合成方法及其装置
CN103544470B (zh) 一种动平台对空目标双色红外异构并行自动目标识别器
CN101567979A (zh) 基于usb2.0的红外摄像机与计算机间数据采集系统
CN103678729A (zh) 一种基于fpga实现的高速a/d采样数据实时存储方法
CN107066200A (zh) 一种基于fpga的数据采集方法及数据采集系统
CN103685961A (zh) 一种利用单片sram实现视频数据同步实时处理的系统
CN104469265A (zh) 一种玻璃缺陷图像采集处理系统
CN103309981B (zh) 一种具有高存储效率的adc数据组织系统及其方法
CN101793557B (zh) 高分辨率成像仪数据实时采集系统及方法
CN208722402U (zh) 一种多通道混合数据采集模块
CN201449607U (zh) 基于usb2.0的数据采集器
CN201322778Y (zh) 电力系统负荷特性测辩装置
CN102868865A (zh) 一种图像像元合并的电路及方法
CN208128368U (zh) 一种智能图像处理系统
CN201569435U (zh) 一种高速ccd相机数据合成系统
CN204100994U (zh) 一种二相线阵ccd数据采集与处理系统
CN110996005B (zh) 一种实时数字图像增强方法及系统
CN100481913C (zh) 实时图像异步采集接口装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170125

Termination date: 20191224

CF01 Termination of patent right due to non-payment of annual fee